

中等专业学校教材

# MOS 集 成 电 路

吴 雪 方 编

上 海 科 学 技 术 出 版 社

## 内 容 提 要

本教材经中等专业学校电子类专业教材编审委员会审定，作为半导体专业的统编教材。

全书六章。第一章 MOS 晶体管的原理与特性，系统阐述了 MOS 场效应晶体管的结构、工作原理及主要参数；第二章 MOS 倒相器和门电路，阐述 E/E MOS、E/D MOS 及 CMOS 倒相器的工作原理和特性；第三章 触发器和其它逻辑部件，介绍各种 MOS 触发器、加法器、译码器及移位寄存器；第四章 大规模集成电路，主要介绍 RAM、ROM 及 CCD 器件；第五章 MOS 集成电路设计与布图，为读者提供了 MOS 集成电路的基本设计和布图方法；第六章 MOS 工艺，介绍生产中的一些常规工艺及实施技术。

全书深入浅出，注重物理现象，尽量避免不必要的数学推导，是中专半导体专业的理想教材，也是广大从事半导体研制、应用工作的科技人员的有益参考书。

中等专业学校教材

### MOS 集 成 电 路

吴雪方 编

上海科学技术出版社出版

(上海瑞金二路 450 号)

新华书店上海发行所发行 上海商务印刷厂印刷

开本 787×1092 1/16 印张 12.25 字数 284,000

1986 年 6 月第 1 版 1986 年 6 月第 1 次印刷

印数 1—2,300

统一书号：15119·2477 定价：2.05 元

## 出 版 说 明

根据国务院关于高等学校教材工作分工的规定，我部承担了全国高等学校工科电子类专业课教材的编审、出版的组织工作。从一九七七年底到一九八二年初，由于各有关院校，特别是参与编审工作的广大教师的努力和有关出版社的紧密配合，共编审出版了教材 159 种。

为了使工科电子类专业教材能更好地适应社会主义现代化建设培养人才的需要，反映国内外电子科学技术水平，达到“打好基础，精选内容，逐步更新，利于教学”的要求，在总结第一轮教材编审出版工作经验的基础上，电子工业部于一九八二年先后成立了高等学校《无线电技术与信息系统》、《电磁场与微波技术》、《电子材料与固体器件》、《电子物理与器件》、《电子机械》、《计算机与自动控制》，中等专业学校《电子类专业》、《电子机械类专业》共八个教材编审委员会，作为教材工作方面的一个经常性的业务指导机构，并制定了一九八二～一九八五年教材编审出版规划，列入规划的教材、教学参考书、实验指导书等共 217 种选题。在努力提高教材质量，适当增加教材品种的思想指导下，这一批教材的编审工作由编审委员会直接组织进行。

这一批教材的书稿，主要是从通过教学实践、师生反映较好的讲义中评选择优和从第一轮较好的教材中修编产生出来的。广大编审者、各编审委员会和有关出版社都为保证和提高教材质量作出了努力。

这一批教材，分别由电子工业出版社、国防工业出版社、上海科学技术出版社、西北电讯工程学院出版社、湖南科学技术出版社、江苏科学技术出版社、黑龙江科学技术出版社和天津科学技术出版社承担出版工作。

限于水平和经验，这一批教材的编审出版工作肯定还会有许多缺点和不足之处，希望使用教材的单位、广大教师和同学积极提出批评建议，共同为提高工科电子类专业教材的质量而努力。

电子工业部教材办公室

## 前　　言

早在三十年代初期，人们就曾企图试制一种按照场效应原理工作的有源固体晶体管，但一直到五十年代，由于得不到稳定而可控的表面，试制场效应晶体管的努力没有得到成功。到了六十年代初期，半导体工艺出现了一个重要的突破。随着硅平面工艺的发展，在硅衬底上生长一层二氧化硅( $\text{SiO}_2$ )绝缘层，为人们提供了一种可靠稳定的半导体 Si 表面。这样，才制成了可以替代真空管或双极型晶体管功能的金属-氧化物-半导体场效应晶体管(简称 MOS FET)。接着，一九六四年又产生了简单的由金属-氧化物-半导体场效应晶体管构成的集成电路。MOS 集成电路由于具有制造工艺简单、集成度高、抗干扰能力强、功耗等低突出的优点，因此发展速度很快。

一方面，由于工艺技术的日新月异，性能愈来愈优越的电路品种层出不穷。最早发展的是 P 沟道 MOS 集成电路(PMOS)，随后相继发展了 NMOS、CMOS、双层栅 MOS、VMOS 以及高性能的 HMOS。这些品种的发展，都向速度高、功耗低的方向迈进。另一方面，集成度差不多每年以翻一番的速度增长。目前，在每个芯片上，制造几万个晶体管的电路已不是神秘的事了。MOS 集成电路向高速、低耗、高集成度方向发展的结果，促进了计算机的超小型化。微处理机的出现，使性能较高的 NMOS 单片计算机成为现实。

在我国，随着社会主义四个现代化建设事业的发展，MOS 大规模集成电路和其它集成电路一样，已成为四化建设的重点项目之一，必将得到迅速发展，并在工业、农业、国防和生活等各个领域，起着巨大的作用。

本书共分六章。第一章为“MOS 晶体管的原理与特性”，系统地阐述了 MOS 场效应晶体管的结构、工作原理及主要参数。由于 MOS 晶体管几乎是 MOS 电路中的唯一元件，MOS 集成电路分析与设计都是建立在 MOS 晶体管的基础上的，所以本章是全书的基础。第二章叙述“MOS 倒相器和门电路”，比较详细地阐述了 E/E MOS、E/D MOS 及 CMOS 倒相器的工作原理和特性。这是组成各种 MOS 集成电路的基本单元。第三章为“触发器和其他逻辑部件”，它以倒相器为基础，分别介绍各种 MOS 触发器、加法器、译码器、计数器及移位寄存器。第四章介绍“大规模集成电路”，主要介绍 MOS 随机存取存储器(RAM)和 MOS 只读存储器(ROM)，最后还介绍与 MOS 器件结构相类似的 CCD 器件及其应用。第五章介绍“MOS 集成电路设计与布图”，为读者提供了 MOS 集成电路的基本设计和布图方法。第六章讲述“MOS 工艺”，概要地介绍了 PMOS 常规工艺、NMOS 工艺、CMOS 工艺以及 VMOS 工艺，并介绍了硅栅、离子注入、双层栅等技术在 MOS 工艺中的应用。最后，还介绍了在硅-蓝宝石上面制造 MOS 电路的方法。

本书是中等专业学校半导体专业的统编教材，文字叙述力求浅显，注重物理现象，尽量避免了不必要的数学推导。本书由辽宁早新无线电工业学校蒋正一同志审阅，在编写过程中，还得到了校内外许多同志协助和支持，在此致以谢意。由于编者水平有限，难免有不少缺点和错误，敬请读者批评指正。

编　　者

# 目 录

## 第一章 MOS 晶体管原理与特性

§ 1.1 MOS 晶体管一般介绍 .....	1
一、MOS 场效应晶体管的结构及工作原理 .....	1
二、MOS 晶体管的四种类型 .....	3
三、MOS 场效应晶体管的特点 .....	3
§ 1.2 MOS 晶体管的物理基础 .....	4
一、理想 MOS 系统在外场作用下的硅表面 .....	4
二、表面势及空间电荷区的电荷 .....	7
三、MOS 电容 .....	8
四、实际 MOS 系统的硅表面 .....	9
五、MOS 器件的阈值电压 .....	11
§ 1.3 MOS 晶体管的输出特性 .....	15
一、MOS 晶体管输出特性的定性讨论 .....	15
二、MOS 晶体管电流-电压特性方程 .....	16
§ 1.4 MOS 晶体管的主要参数 .....	20
一、直流参数 .....	20
二、低频小信号参数 .....	23
三、MOS 晶体管的最高频率 .....	26
§ 1.5 MOS 晶体管的温度特性 .....	27
一、导电因子随温度的变化 .....	27
二、阈电压随温度的变化 .....	28
§ 1.6 MOS 晶体管图形设计举例 .....	29

## 第二章 MOS 倒相器和门电路

§ 2.1 电阻负载 MOS 倒相器 .....	31
一、工作原理 .....	32
二、负载线与工作点 .....	32
三、不同负载对倒相器性能的影响 .....	32
§ 2.2 E/E MOS 倒相器 .....	33
一、工作原理 .....	33
二、静态特性分析 .....	35
三、瞬态响应 .....	44
四、MOS 倒相器设计举例 .....	52
§ 2.3 E/D MOS 倒相器 .....	53
一、工作原理 .....	53
二、静态分析 .....	54

三、瞬态响应 .....	58
<b>§ 2·4 CMOS 倒相器 .....</b>	<b>59</b>
一、CMOS 倒相器原理 .....	59
二、直流传输特性和噪声容限 .....	60
三、瞬态响应 .....	64
四、功耗讨论 .....	68
<b>§ 2·5 MOS 门电路与传输门 .....</b>	<b>70</b>
一、单沟道 MOS 门电路 .....	70
二、CMOS 门电路 .....	75
三、MOS 传输门 .....	79

### 第三章 触发器和其它逻辑部件

<b>§ 3·1 MOS 触发器 .....</b>	<b>82</b>
一、R-S 触发器 .....	82
二、J-K 触发器 .....	86
三、D 触发器 .....	88
<b>§ 3·2 MOS 加法器 .....</b>	<b>91</b>
一、MOS 半加器 .....	91
二、MOS 全加器 .....	92
<b>§ 3·3 MOS 译码器 .....</b>	<b>94</b>
一、三变量译码器 .....	94
二、八段译码器 .....	96
<b>§ 3·4 MOS 移位寄存器 .....</b>	<b>100</b>
一、静态移位寄存器 .....	100
二、动态移位寄存器 .....	102

### 第四章 大规模集成电路

<b>§ 4·1 MOS 存贮器 .....</b>	<b>109</b>
一、随机存取存贮器(RAM) .....	110
二、只读存贮器(ROM) .....	117
<b>§ 4·2 电荷耦合器件(CCD) .....</b>	<b>124</b>
一、CCD 结构及工作原理 .....	125
二、CCD 基本参数及结构改进 .....	130
三、CCD 应用概述 .....	132

### 第五章 MOS 集成电路设计与布图

<b>§ 5·1 PMOS 集成电路版图设计 .....</b>	<b>134</b>
一、PMOS 电路器件设计 .....	134
二、版图设计 .....	139
<b>§ 5·2 CMOS 集成电路设计 .....</b>	<b>145</b>
一、CMOS 电路器件设计 .....	145

二、CMOS 版图设计概要 .....	147
三、CMOS 阈值电压的设计 .....	150
<b>§ 5.3 超大规模集成电路设计的基本原理简介 .....</b>	<b>154</b>
一、概述 .....	154
二、按比例缩小设计原理 .....	154

## 第六章 MOS 工艺

<b>§ 6.1 MOS 常规工艺 .....</b>	<b>157</b>
一、PMOS 工艺 .....	157
二、NMOS 工艺 .....	158
<b>§ 6.2 硅栅工艺 .....</b>	<b>160</b>
一、主要优点 .....	161
二、P 沟道硅栅工艺 .....	162
三、等平面硅栅 N 沟 MOS 工艺 .....	164
<b>§ 6.3 离子注入技术在 MOS 工艺中的应用 .....</b>	<b>167</b>
一、离子注入法调整 MOS 器件的 $V_T$ .....	167
二、离子注入实现栅自对准 .....	168
<b>§ 6.4 双层栅工艺 .....</b>	<b>169</b>
一、MNOS 工艺 .....	170
二、MAOS 工艺 .....	171
<b>§ 6.5 CMOS 工艺 .....</b>	<b>172</b>
一、基本 CMOS 工艺叙述 .....	172
二、离子注入法制造 CMOS 电路 .....	175
三、SOS 技术制造 CMOS 电路 .....	176
<b>§ 6.6 E/D MOS 工艺 .....</b>	<b>179</b>
一、离子注入法制造 E/D MOS .....	179
二、 $\text{SiO}_2\text{-Al}_2\text{O}_3$ 双层栅 E/D MOS .....	180
三、双扩散法制造 E/D MOS .....	181
<b>§ 6.7 VMOS 工艺 .....</b>	<b>181</b>
一、结构与特点 .....	181
二、VMOS 的主要工艺过程 .....	182
<b>§ 6.8 生产中电路参数的监测方法 .....</b>	<b>183</b>

# 第一章 MOS 晶体管原理与特性

MOS 集成电路，基本都是由一个个 MOS 晶体管组成的，因此 MOS 晶体管是 MOS 集成电路的基础。在讨论 MOS 电路之前，必须对 MOS 晶体管的原理、基本特性和各种参数有个深入的了解。

本章主要叙述 MOS 场效应晶体管的物理基础、基本特性及其主要参数。

## § 1.1 MOS 晶体管一般介绍

### 一、MOS 场效应晶体管的结构及工作原理

1. N 沟道 MOS 晶体管 图 1-1 表示一个 N 沟道 MOS 场效应晶体管的结构模型。它是在 P 型 Si 片上扩散两个 N<sup>+</sup> 区，一个为深扩散区，另一个为漏扩散区。两个 N<sup>+</sup> 扩散区之间称为沟道区，在沟道区上面，用热氧化生长一层薄氧化层，作为绝缘栅。然后在源扩散区、漏扩散区和绝缘栅上蒸发一层金属铝，作为引出电极，分别为深极（用 S 表示）、漏极（用 D 表示）和控制栅极（用 G 表示）。整个制作过程，都是采用硅平面工艺。




图 1-1 N 沟道 MOS 晶体管结构图

从图中可以看到，从金属栅开始向下为二氧化硅绝缘层，再下面为半导体硅，这样由金属-二氧化硅-硅三层组成了 MOS 系统。如果在金属栅上不加栅源电压，源漏之间被两个“背靠背”的二极管隔离，即使在源漏之间加了电压  $V_{DS}$ ，也不会有电流通过，而只有极微小的 PN 结泄漏电流。但当在栅极上加了足够大的正向栅源电压  $V_{GS}$  以后，就会在栅极下面产生一个指向硅表面的电场。当这个栅源电压大于 MOS 管的阈值电压  $V_T$  时，P 型硅体内的电子在电场的作用下，被吸引到表面，形成与体内导电类型相反的 N 型薄层，称为 N 沟道，它把源、漏两个扩散区连接起来。当在源漏之间施加一个电压  $V_{DS}$ ，电流就从漏区经过沟道流向源区，如图 1-2 所示。当栅源电压  $V_{GS}$  继续增高，被吸引到反型层中的电子也就增多（即导电沟道增厚，电阻减小），漏深电流就随  $V_{GS}$  的增大而迅速增大。相反，如果栅源电压减小，反型层中的电子跟着减少，导电沟道减薄，沟道电阻增大，流过沟道的电流就会减小。栅源电压小于阈值电压  $V_T$  时，沟道消失， $I_D=0$ 。当  $V_{DS}$  一定时，漏源电流  $I_D$  随  $V_{GS}$  变化的关系曲线，由图 1-3 表示，称为转移特性曲线。

上面讲到的 MOS 晶体管，在栅源电压  $V_{GS}=0$  时，栅氧化层下面的 Si 表面层不存在反




图 1-2 N 沟道 MOS 晶体管工作原理示意图




图 1-3 N 沟道增强型 MOS 晶体管转移特性

型沟道，源漏之间没有电流通过。只有当栅源电压  $V_{GS} \geq V_T$ ，Si 表面层才开始形成强反型层，源漏之间才开始有电流通过。按这种方式工作的器件，称为 N 沟道增强型 MOS 器件。

如果当栅源电压  $V_{GS}=0$  时，在栅氧化层下面的 Si 表面层内已经形成原始沟道，只要在源漏之间施加很小的电压  $V_{DS}$ ，源漏之间就有电流通过。按这种方式工作的器件，称为 N 沟道耗尽型器件。

例如在 P 型衬底浓度较低和栅氧化层中存在较多的正电荷时，就往往会造成 N 沟道耗尽型 MOS 晶体管。它的转移特性曲线由图 1-4 所表示。从图上看到，当栅源电压  $V_{GS}$  由零向正方向增大时，被吸引到反型层中的电子增多，漏源电流随  $V_{GS}$  的升高而增大。如果在栅源电压  $V_{GS}$  由零向负方向增大时，反型层中的电子被电场排斥而减少，漏源电流跟着减少；当栅源电压  $V_{GS}$  的负值达到某值时，使反型层完全消失，漏源电流就下降为零。我们称这时的  $V_{GS}$  为器件的沟道夹断电压，用  $V_T$  表示。它与阈电压具有同样的涵义，所以也用阈值电压  $V_T$  表示。从上面分析知道，N 沟道增强型 MOS 管的阈电压  $V_T > 0$ ，N 沟道耗尽型 MOS 管的阈电压  $V_T < 0$ 。

既然源、漏扩散区是在同一次扩散中形成的，从结构上看，漏区和源区没有什么区别。那么，源和漏是怎样决定的呢？这主要由应用时的偏置条件来决定。我们定义 N 沟道 MOS 晶体管中电位最低的一个扩散区为源极，电位较高的为漏极。在一般工作条件下，源极与衬底是连接在一起的，所以使漏极相对于衬底处于高电位，即漏区(N<sup>+</sup>)和衬底之间的 PN 结处于反向偏置。这样，MOS 晶体管在正常工作时，漏扩散区与衬底之间是相互绝缘的。

2. P 沟道 MOS 晶体管 如果采用 N 型衬底，并在它的上面做成两个 P<sup>+</sup> 型源、漏扩散区，就可制成 P 沟道 MOS 场效应晶体管。

图 1-5 为 P 沟道增强型 MOS 晶体管的工作电压偏置示意图。其中源极接地，栅源电压  $V_{GS}$  和漏源电压  $V_{DS}$  都是负偏置电压，与上述 NMOS 晶体管的电压偏置情况正好相反。

图 1-6 为 P 沟道增强型 MOS 晶体管的转移特性曲线。当栅源电压  $|V_{GS}|$  增大到  $|V_T|$  时，N 型衬底表面的反型层开始形成，漏源之间开始有电流通过，当  $|V_{GS}|$  继续增大，反型层中的空穴增多，漏源电流随之增加。相反， $|V_{GS}|$  减小时，漏源电流也跟着减小；当  $|V_{GS}| < |V_T|$  时，沟道消失， $I_D=0$ 。采用常规工艺制造的 P 沟道 MOS 晶体管，只能制造出增强型




图 1-5 P 沟道 MOS 晶体管工作原理示意图




图 1-6 P 沟道增强型 MOS 晶体管转移特性曲线

MOS晶体管。

当然, P 沟道 MOS 晶体管也应该能做出耗尽型的, 就是当  $V_{GS}=0$  时, 棚下面的 P 型硅表面层里就有原始的 P 沟道存在, 只有在棚源之间加上一定的正电压, 原始沟道才会消失, 使  $I_D=0$ 。这种管子的转移特性曲线由图 1-7 表示, 这里的  $V_T$  为正值。

从上面介绍知道, P 沟道增强型 MOS 管的阈电压  $V_T$  为负值, 而 P 沟道耗尽型 MOS 管的阈电压  $V_T$  为正值。

## 二、MOS 晶体管的四种类型

上面讲到, MOS 晶体管根据导电载流子的不同, 可分为 N 沟道 MOS 晶体管和 P 沟道 MOS 晶体管。每种沟道的 MOS 晶体管又可根据不同的工作方式, 再分为增强型和耗尽型两种。因此, MOS 晶体管共有四种类型, 现将它们的情况归纳于表 1-1 之中。

为了清楚起见, 将它们的转移特性曲线及常用符号, 归纳在图 1-8 中, 以便大家比较。




图 1-7 P 沟道耗尽型 MOS 晶体管的转移特性曲线

表 1-1 MOS 晶体管的四种类型

类 型	衬底材料	源漏扩散	$V_{DS}$	$I_D$	$V_{GS}$	$V_T$
P 沟道增强型	N	P+	$<0$	-	$<0$	$<0$
			$<0$	-		$>0$
N 沟道增强型	P	N+	$>0$	+	$>0$	$>0$
			$>0$	+		$<0$

符号中的源与漏之间的破折线, 表示在  $V_{GS}=0$  时, 漏源之间不存在导电沟道, 为增强型器件; 实线表示在  $V_{GS}=0$  时, 漏源之间已经存在导电沟道, 为耗尽型器件。图中箭头方向从衬底指向沟道的, 表示 N 型沟道; 箭头方向从沟道指向衬底的, 表示 P 型沟道。

## 三、MOS 场效应晶体管的特点

MOS 场效应晶体管是一种表面器件, 它的工作原理、导电机理和制造方法与双极型晶体管相比, 有很大的不同。

1. 功耗低 MOS 晶体管是电压控制器件, 而双极型晶体管是电流控制器件。导通一




图 1-8 四种类型 MOS 晶体管的转移特性及符号

一个双极型晶体管要给基极提供电流；而导通一个 MOS 晶体管只要在控制栅极上提供一个电压。由于栅源之间隔着阻抗高达  $10^{12}\Omega$  以上的氧化膜绝缘层，因此具有很高的输入阻抗。对于增强型 MOS 晶体管而言，在漏源之间隔着两个“背靠背”的 PN 结，所以栅源、栅漏之间并不存在着直接通路。因此，MOS 晶体管的功耗是非常低的，几乎在不消耗输入功率的情况下能够维持工作，这对 MOS 集成电路更有重要的意义。

2. 器件几何尺寸小 由于 MOS 晶体管的结构简单，因此 MOS 管的几何尺寸可以做得很小。尤其在集成电路中，相当于一只双极型晶体管所占的面积上能放进几十只 MOS 晶体管，因此可以大大提高 MOS 电路的集成度。

3. 制造工艺简单 MOS 晶体管的制造工艺步骤要比双极型晶体管简单，只要一次扩散，两次氧化，四次光刻，经过高温的次数少。所以容易控制，成品率较高。

但 MOS 晶体管也有它的不足之处，主要是开关速度较慢，工作频率较低。MOS 集成电路的工作速度要比等效的双极型集成电路慢 10 倍到 100 倍，甚至更多。但近年来，经过各方的改进，MOS 晶体管的开关速度已有了很大的提高。

## § 1.2 MOS 晶体管的物理基础

上面简要地介绍了 MOS 晶体管的结构、类型及工作原理。为了深入了解 MOS 晶体管的特性，有必要对组成 MOS 晶体管的 MOS 系统的物理性质作进一步的分析讨论。比如，半导体 Si 和氧化物交界处的 Si 表面，是如何随着外加电场变化的；MOS 晶体管的两值电压  $V_T$  与哪些因素有关等，这是本节讨论的主要内容。

### 一、理想 MOS 系统在外场作用下的硅表面

大家知道，实际 MOS 系统的情况是很复杂的。如金属与半导体之间存在着功函数差，

会引起电子交换;在Si-SiO<sub>2</sub>界面,存在着表面态;在氧化层内,由于离子沾污(主要是钠离子),存在着可动正电荷;在Si-SiO<sub>2</sub>界面处由于SiO<sub>2</sub>中缺氧带来的固定正电荷,或在SiO<sub>2</sub>中存在着电离陷阱等等。这些复杂的因素,都会影响Si的表面性质,从而影响器件的性能。为了讨论方便起见,我们先撇开上述各种复杂因素,假定存在着一个理想的MOS系统,认为氧化层中不存在正电荷对表面的影响,也不存在半导体与金属之间的功函数差,金属与半导体之间不存在交换电子的因素。

下面以 P 型 Si 为衬底的 MOS 系统为例, 来说明理想 MOS 系统的 Si 表面是如何受外电场影响的。这里规定电场的方向从 Si 表而指向体内为正方向。鉴于用能带图来说明 Si 表面的电子状态比较方便, 所以我们通过表面能带在外场作用下的变化来阐明 Si 表面的空间电荷区随电场变化的情况。

1.  $E=0$ (平带) 外电场为零时, Si 表面没有电场的作用, Si 表面载流子浓度与体内一样, Si 本身呈电中性, 电子能量从体内到表面都一样, 所以能带是平的, 不存在表面空间电荷区。如图 1-9(a)所示。

2.  $E < 0$  (积累) 若在金属栅极相对于硅衬底加一负电压  $V_g$ , 开始瞬间, 电场终止在欧姆结。接着, Si 内部的可动空穴将受到电场力的作用而聚集到 Si 表面, 形成积累层, 从屏蔽外场进入体内。当达到热平衡时, 外加电压  $V_g$  一部分降落在  $\text{SiO}_2$  层内(用  $V_{ox}$  表示), 另一部分降落在 Si 表面上的空间积累层内(用  $\phi_s$  表示), 即:

$$V_g = V_{\infty} + \phi_s \quad (1-1)$$

由于积累在硅表面的空穴是多子，因此空穴表面浓度很高，但这个积累层是非常薄的。在表面积累层中，由于  $\phi_s < 0$ ，因此 Si 表面处电子的能量要升高  $[-q\phi_s(x)]$ ，所以能带向上弯曲。如图 1-9(b) 所示。这里的  $\phi_s(x)$  是空穴积累区的变量，在 Si-SiO<sub>2</sub> 交界面  $x=0$  处， $\phi_s(x)$  的数值最大，其值为  $\phi_s$ ，称为表面势。

表面积累了空穴,为了保持MOS系统的电中性条件,要在金属栅上感应出与积累层中电荷量相等的负电荷 $Q_m$ 。显然,在表面空间电荷区处于积累的情况下,MOS晶体管是不能导通的。

3.  $E > 0$ (耗尽) 若  $V_a$  略大于零, 这时电场方向由 Si 表面指向体内。Si 中的空穴在电场力的作用下, 逆电场方向运动, 最后在 Si 表面处留了一层离化的受主离子。由于这层是由离化了的受主离子构成的, 所以其电荷密度也基本上等子体掺杂的受主浓度  $N_A$ 。我们称这种情况为耗尽, 其空间电荷区称为耗尽层, 与 PN 结中的耗尽层相类似。由于这里的表面势  $\phi_s > 0$ , 因此, Si 表面处的能量要降低  $[-q\phi_s(x)]$ 。如图 1-9(c)所示。表面能带向下弯曲, 说明表面处的  $|E_F - E_i|$  减小, 空穴浓度减小。

4.  $E > 0$ (反型) 若  $V_g$  进一步增加, 即电场进一步加强, Si 表面的空穴进一步减少, 耗尽层的范围扩大, 与此同时, P 型 Si 中的少子——电子受到电场力的作用, 向 Si 表面运动并在表面积聚。表面能带向下弯曲更甚, 费米能级  $E_F$  与本征费米能级  $E_i$  发生相交, 在表面处  $E_F - E_i$  由负变正, 即表面出现了与体内导电类型相反的情况, 这时称表面为反型。但这时反型层中的载流子仍然太少, 空间电荷区几乎由浓度为  $N_A$  的不可动的受主离子组成, 漏源之间仍处于高阻状态, 所以 MOS 晶体管仍不能导通。

5.  $\mu \gg 0$  (强反型) 若电场在上述基础上进一步增强, 能带向下弯曲的程度更大, 甚至出现了在表面  $x=0$  处的  $E_F - E_i$  不仅转为正值, 而且在数值上与体内相等。如图 1-9(d) 所




图 1-9 理想 MOS 在外电场作用下的能带变化

示。这时表面势

$$\phi_S = 2\phi_F \quad (1-2)$$

其中  $\phi_F$  为费米势，其定义为：

$$\phi_F = -\frac{E_F - E_i}{q} \quad (1-3)$$

(1-2)式表明，当表面势达到两倍费米势时，P型硅表面层中的电子浓度已等于体内的空穴浓度，即表面出现了强反型。这就是强反型条件。这时反型层中的电子已有足够的数

量，满足源漏导通的条件。

$\phi_F$  的数值可以从公式

$$\phi_{FP} = \frac{kT}{q} \ln \frac{N_A}{n_i}$$

计算出来，也可以通过查图求得。

可见，MOS 晶体管要达到导通，就必须满足强反型条件。以掺杂浓度为  $N_A = 10^{15}$  个/cm<sup>3</sup> 的衬底为例，可查得  $\phi_F = 0.29$  V，即在  $\phi_s = 0.58$  V 时表面开始强反型。

如果半导体材料采用 N 型硅，那么与上面的讨论方法一样，可以得出在  $E > 0$  时出现电子积累，而在  $E < 0$  时，将可能出现电离的施主耗尽层，或进一步出现反型及强反型的空穴层。

## 二、表面势及空间电荷区的电荷

从上面讨论知道，表面势  $\phi_s$  的大小，是表征空间电荷区电荷量多少的一个量。它们的数量关系在后面的讨论中是非常有用的。

1. 表面势 半导体表面空间电荷区在 Si-SiO<sub>2</sub> 界面处的表面势，可以通过解泊松方程来求得。一般情况下，空间电荷区内存在着电离的受主  $N_A$  和施主  $N_D$ ，还有电子  $n$  和空穴  $p$ 。因此，空间电荷区的电荷密度可写为：

$$Q(x) = q[N_D + p(x) - N_A - n(x)] \quad (1-4)$$

但是在耗尽层近似条件下，空间电荷区的电荷密度可化简为  $Q(x) = -qN_A$ 。因为所考虑的是 P 型半导体，空间电荷区中的  $N_D \approx 0$ ；在耗尽时，空间电荷区的空穴浓度  $p(x) \ll N_A$ ；而在  $\phi_s < 2\phi_F$  时，空间电荷区中的电子浓度  $n(x) \ll N_A$ 。所以，耗尽近似下的  $Q(x) = -qN_A$ 。把它代入泊松方程，得：

$$\frac{d^2\phi}{dx^2} = \frac{qN_A}{\epsilon_s} \quad (1-5)$$

这一方程与分析 PN 结耗尽层时的泊松方程是一致的。下面求解这个方程：


首先，把(1-5)式改写成：

$$-\frac{dE}{dx} = \frac{qN_A}{\epsilon_s}$$


用分离变量法，对两边积分：

$$-\int_s^0 dE = \int_s^{x_0} \frac{qN_A}{\epsilon_s} dx$$

即得到电场在空间电荷区距 Si-SiO<sub>2</sub> 界面为  $x$  处的电场强度，式中  $x_0$  为耗尽层(空间电



(a) N 型硅中费米势与掺杂浓度的关系



(b) P 型硅中费米势与掺杂浓度的关系

图 1-10 半导体硅费米势与掺杂浓度关系

荷区)的宽度。

$$E(x) = \frac{qN_A(x_d - x)}{\epsilon_S} \quad (1-6)$$

再将  $E = -\frac{d\phi}{dx}$  代入，并用分离变量法，对两边积分：

$$-\int_{\phi(x)}^0 d\phi = \int_x^{x_d} \frac{qN_A}{\epsilon_S} (x_d - x) dx$$

即得空间电荷区内距 Si-SiO<sub>2</sub> 界面  $x$  处的电势为：

$$\phi(x) = \frac{qN_A}{2\epsilon_S} (x_d - x)^2 \quad (1-7)$$

当  $x=0$  时， $\phi(0)=\phi_s$ 。即：

$$\phi_s = \frac{qN_A x_d^2}{2\epsilon_S} \quad (1-8)$$

耗尽层宽度即为此处的空间电荷区宽度，可以写成：

$$x_d = \left[ \frac{2\epsilon_S \phi_s}{qN_A} \right]^{\frac{1}{2}} \quad (1-9)$$

这个结果与单边突变结 PN 结空间电荷区的宽度类同。

如果满足强反型条件  $\phi_s=2\phi_F$ ，那么空间电荷区的最大宽度为：

$$x_{dm} = \left[ \frac{4\epsilon_S \phi_F}{qN_A} \right]^{\frac{1}{2}} \quad (1-10)$$

2. 空间电荷区的电荷密度 根据(1-9)式，我们可以得到空间电荷区内单位面积的电荷量为：

$$Q_t = qN_A x_d = [2\epsilon_S qN_A \phi_s]^{\frac{1}{2}}$$

如果  $N_A=10^{16}$  个/cm<sup>3</sup>， $\phi_s$  分别为 0.2V 和 0.4V，则可以得到单位面积内空间电荷密度为  $2.5 \times 10^{-8}$ C/cm<sup>2</sup> 和  $3.6 \times 10^{-8}$ C/cm<sup>2</sup>。

从式 1-8 中可以看到，掺杂浓度愈高，要达到强反型的表面势就愈大，这和前面讲到的强反型条件  $\phi_s=2\phi_F$  是一致的。

### 三、MOS 电容

由金属-氧化物-半导体构成的 MOS 系统，可以看成一个平行板电容器，金属和半导体看作两块平行板，中间的 SiO<sub>2</sub> 为绝缘介质，如图 1-11(a)所示。根据电容的定义，必须满足：

$$C = \frac{dQ_m}{dV_G} \quad (1-11)$$

式中  $V_G$  为加在 MOS 电容上的栅电压， $Q_m$  为金属表面的电荷量。根据电中性条件， $Q_m$  在数值上应等于整个空间电荷区的电荷量  $Q_t$ 。

现将(1-11)式取倒数，并将  $V_G=V_\infty + \phi_s$  代入，即得：

$$\frac{1}{C} = \frac{dV_G}{dQ_m} = \frac{dV_\infty}{dQ_m} + \frac{d\phi_s}{dQ_m} = \frac{1}{C_\infty} + \frac{1}{C_s} \quad (1-12)$$

这样，就把总的 MOS 电容分解成为 SiO<sub>2</sub> 层电容  $C_\infty$  和半导体空间电荷区电容  $C_s$  两个电容，如图 1-11(b)所示的串联作用。于是：




图 1-11 MOS 电容器及等效线路

$$C_{ox} = \frac{dQ_m}{dV_{ox}} \quad (1-13)$$

$$C_s = \frac{dQ_m}{d\phi_s} \quad (1-14)$$

氧化层电容相当于一个平板电容器，它的单位面积的电容值为：

$$C_{ox} = \frac{\epsilon_{ox}}{t_{ox}} \quad (1-15)$$

式中  $t_{ox}$  为氧化层厚度， $\epsilon_{ox}$  为  $\text{SiO}_2$  的介电常数，也称电容率，其值为  $\epsilon_1 \epsilon_0 = 3.9 \times 8.85 \times 10^{-14} \text{F/cm} \approx 0.345 \times 10^{-12} \text{F/cm}$ 。可见  $C_{ox}$  是一个与材料及几何尺寸有关的参数。当  $\text{SiO}_2$  层的厚度一定， $C_{ox}$  也就一定，它是不随外电压变化的。

空间电荷区的电容，也可看成为一个平板电容器，但是它的间距  $x_d$  是可变的，其单位面积电容可表示为：

$$C_s = \frac{\epsilon_s}{x_d} \quad (1-16)$$

式中  $\epsilon_s$  为 Si 的介电常数，其值为  $\epsilon_{Si} \epsilon_0 = 12 \times 8.85 \times 10^{-14} \text{F/cm} \approx 1 \times 10^{-12} \text{F/cm}$ 。 $x_d$  为空间电荷区的厚度。前面已经讲到，空间电荷区的宽度是随外加电压变化的。因此， $C_s$  是随着  $x_d$  变化而变化的。若空间电荷处于积累情况，由于  $x_d$  很小，所以  $C_s$  很大，则总的 MOS 电容近似等于氧化层电容  $C_{ox}$ 。而在强反型时， $x_d$  达到最大值  $x_{dm}$ ， $C_s$  达到极小值。所以总的 MOS 电容也达到极小。

MOS 电容随电压变化(即电容电压特性)更详细的内容，大家可以根据(1-12)和(1-9)两式自己导出，或参阅有关资料，这里不再叙述。

#### 四、实际 MOS 系统的硅表面

前面已经提到，实际的 MOS 系统是比较复杂的。因此，在没有外电场作用的情况下，Si 表面可能已经形成空间电荷区，从而使能带发生弯曲。下面将分别讨论由于金属与半导体功函数不同，以及栅氧化层中的有效表面态电荷密度对 Si 表面的影响。

**1. 功函数差的影响** 金属与半导体的功函数是不同的，并且二氧化硅也不完全绝缘，所以金属与半导体之间就会通过氧化层交换电子，使 Si 表面形成空间电荷区，从而发生能带弯曲。

所谓功函数，是指一个起始能量等于费米能量  $E_F$  的电子由金属或半导体内部逸出到真空中所需要的最小能量。

设金属(以 Al 为例)的功函数为  $W_m$ ，半导体(以 Si 为例)的功函数为  $W_s$ ，如图 1-12(a)

所示。如果两个系统结合在一起，由于金属 Al 的功函数小于半导体的功函数，因此有一些电子从金属转移到半导体表面，金属表面因缺少电子而带正电荷，半导体表面由于电子过剩而出现带负电荷的空间电荷区，Si 表面的能带发生向下弯曲。当达到平衡时，金属 Al 与半导体之间的接触电势差为  $\phi_{ms}$ 。这里金属一边是高电势，半导体一边是低电势。如图 1-12 (b) 所示。

$\phi_{ms}$  与功函数的关系为：

$$\phi_{ms} = \frac{W_m - W_s}{q} \quad (1-17)$$

如果要使能带变平，必须在金属栅上施加一个电压，以抵消功函数差对能带的影响。如图 1-12(c) 所示。这个电压为：

$$V_{G1} = \phi_{ms} \quad (1-18)$$




图 1-12 金属半导体功函数对能带的影响

下面对接触电势差与哪些因素有关作些简要说明。

功函数差  $\phi_{ms}$  的大小，不仅与所选择的金属材料有关，还与硅的型号，掺杂浓度有关。图




图 1-13 Al 和 Au 电极的势能差

$\phi_{ms}$  与 Si 掺杂浓度的关系

1-13 为在氧化的 N 型和 P 型硅上，铝和金电极的功函数差  $\phi_{ms}$  与硅杂质浓度的关系。从图中看到，金属 Al 和半导体 Si 的功函数差  $\phi_{ms}$  一般都是小于零，而金和半导体的功函数差一般都大于零。

如果掺杂浓度为  $1 \times 10^{15}$  个/ $\text{cm}^3$  的 N 型 Si，与 Al 的功函数差，可从图 1-15 中查得为  $-0.8\text{V}$ ，对同样掺杂浓度的 P 型 Si，与 Al 的功函数差为  $-0.9\text{V}$  左右。

2. 氧化层中有效表面态电荷的影响 所谓有效表面态电荷，是为了处理问题方便引进的概念。它将固定正电荷（主要是氧空位）、可动正电荷（主要是钠离子）及  $\text{Si}-\text{SiO}_2$  交界面上存在的界面态，看成是集中在  $\text{SiO}_2$  中靠近  $\text{Si}-\text{SiO}_2$  界面处的正电荷，它的面电荷密度用  $Q_{ss}$  表示。 $Q_{ss}$  的大小，特别明显地依赖于工艺水平和工艺条件。由于它起着一个正电中心的作用，相当于对 Si 表面施加一个正电场，使 Si 表面感应出一个带负电的空间电荷区，致使能带向下弯曲，如图 1-14 所示。要使能带变平，必须在金属栅上施加一个栅电压  $V_{G1}$ ，以抵消有效表面态电荷密度  $Q_{ss}$  对能带的