


pdp11/70

处理机手册



中国铁道出版社

PDP-11/70处理机手册

美国数字设备公司 编
铁道部直属电子计算所 译

中 国 铁 道 出 版 社

1980年·北京

内 容 简 介

本手册详尽地描述了PDP-11/70计算机的结构和功能。内容包括：中央处理机及浮点处理器选件的寻址方式和指令系统，中央处理机的控制过程，存贮管理和总线变换过程，高速缓存、高速输入/输出控制器及高速总线的结构和工作原理，控制台操作方法，以及反映该机特点的程序设计技术。

本手册可供研制、应用计算机的人员和大专院校有关专业的师生参考。

PDP-11/70 Processor Handbook
Digital Equipment Corporation, 1976

3P62/62

PDP-11/70处理机手册

美国数字设备公司 编
铁道部直属电子计算所 译

中国铁道出版社出版

责任编辑 林瑞耕

封面设计 翟 达

新华书店北京发行所发行

各地新华书店经售

中国铁道出版社印刷厂印

开本：787×1092 $\frac{1}{2}$ 印张：9 字数：197千

1980年4月第1版

1980年4月第1次印刷

印数：0001—7,000册 定价：0.95元

译者前言

PDP-11系列电子计算机是美国数字设备公司(DEC)于1970年研制成功的,属于小型计算机系列。其设计思想新颖、功能较强,便于扩充。由于具有科学计算、实时控制和数据处理功能,又有多种扩展选件、外围设备、通讯选件和系统软件可供选用,因此,PDP-11系列机在科研、工业、商业、交通运输等部门得到广泛应用。

PDP-11/70计算机是1975年生产的一个新机种,是PDP-11系列中的高档机,属于中型机的范畴。较之该系列以前的各档机型除采用了单一总线的系统结构格式外,还改进了I/O总线结构、增设了高速缓冲存储器、扩展了存储管理部件功能、增大了主存容量、研制了新的系统软件,从而大大提高了系统吞吐能力。因此,PDP-11/70为建造高速实时系统和大型多用户分时系统提供了所需的环境。

《PDP-11/70处理机手册》是根据DEC1976年版本翻译的。它对学习、了解国外先进计算机的结构、功能和开展计算机应用具有一定的参考价值。可供我国从事计算机科学和计算机工程的科技人员、高等院校计算机有关专业师生参考。

该手册是在姜言莖同志主持下翻译的。参加翻译工作的有石成孝、张鹤年、张佐相、王书仁、钱鸿圭、王玉启、杨秀琴等同志,译稿完成后,由张鹤年、石成孝同志对全文进行了校对。另外,王学联、石炳坤二同志也为本书的翻译出版,做了大量工作。

在翻译过程中，译者参考了上海市计算技术研究所《PDP-11/45处理机手册》的译文（1974年），并曾得到四机部一九一五所有关同志的支持和帮助，对此深表感谢。

铁道部直属电子计算所

一九七九年六月

目 录

第一章 引 言	1
1.1 PDP-11/70	1
1.2 一般特点	1
1.3 系统结构	1
1.4 中央处理机	3
1.5 主存贮器	7
1.6 存贮器系统	9
1.7 中央处理机的其它设备	10
1.8 单总线	11
1.9 系统的相互作用	13
1.10 PDP-11系列.....	17
1.11 可供选用的外部设备	18
第二章 技术规格	20
2.1 组装	20
2.2 部件	20
2.3 其它规格	21
第三章 寻址方式	22
3.1 单操作数寻址	23
3.2 双操作数寻址	24
3.3 直接寻址	25
3.4 间接寻址	30
3.5 PC用作通用寄存器	32
3.6 堆栈指示器用作通用寄存器	37
第四章 指令系统	39
4.1 概述	39

4.2 指令格式	40
4.3 字节指令	41
4.4 单操作数指令	42
4.5 双操作数指令	56
4.6 程序控制指令	64
4.7 杂类指令	86
4.8 条件码操作指令	90
第五章 处理器控制	92
5.1 概述	92
5.2 寄存器	92
5.3 处理器自陷	94
5.4 栈限	96
5.5 程序中断请求	97
第六章 寻址	99
6.1 概述	99
6.2 地址空间	99
6.3 CPU 地址变换过程	100
6.4 兼容性	102
6.5 存贮管理	103
6.6 单总线地址变换器	125
6.7 非存在存贮器错误	126
第七章 存贮系统	128
7.1 概述	128
7.2 高速缓冲存贮器	128
7.3 奇偶校验	133
7.4 寄存器	136
第八章 浮点处理器	144
8.1 概述	144
8.2 操作	144
8.3 结构	146

8.4 浮点数据格式	146
8.5 浮点处理器的状态寄存器	149
8.6 浮点异常码寄存器和浮点异常地址寄存器	154
8.7 浮点处理器指令寻址方式	155
8.8 精度	156
8.9 浮点指令	158
第九章 程序设计技术	185
9.1 堆栈	185
9.2 子程序链接	189
9.3 中断	194
9.4 重入性	197
9.5 位置无关码	200
9.6 协同程序	201
第十章 高速输入输出控制器	202
10.1 系统性能	202
10.2 高速、海量存储外部设备	202
10.3 高速控制器	205
10.4 寄存器	207
10.5 控制器寄存器	208
第十一章 控制台操作	219
11.1 引言	219
11.2 概述	219
11.3 启动和停止	221
11.4 访问主存	222
11.5 步进操作	223
11.6 通用寄存器	224
11.7 单指令/总线单周期	225
11.8 开关和指示灯的功能	226
11.9 M9301-YC引导装入程序	230
附 录	235

附录A 单总线地址	235
附录B CPU和海量存储设备寄存器	250
附录C 指令计时法	259
附录D 指令索引	275

第一章 引 言

1.1 PDP-11/70

PDP-11/70是PDP-11系列中功能最强的计算机，它被设计成可在复杂的、高性能的庞大系统中运行。做为强有力的计算工具，它可用于高速实时系统和要求大容量可寻址存贮空间的大型多用户、多任务的分时系统。为实现多功能计算的要求，PDP-11/70使用32位硬件结构。

1.2 一般特点

PDP-11/70中央处理机（CPU）具有如下的硬件特点和扩充功能：

- 高速缓冲存贮器提供非常快的程序执行速度和很高的系统吞吐量；
- 主存管理部件用于多用户、多任务环境下的重定位和存贮保护；
- 访问主存的能力可达200万字节（1字节 = 8位）；
- 高速海量存贮控制器选件可做为CPU的组成部分，它为高速存贮设备提供了专用的通路；
- 高性能的浮点处理器选件可对32位和64位数进行运算。

1.3 系统结构

PDP-11/70是一种中型通用计算机，按PDP-11系列的基本结构设计，功能逐级增强，向上兼容。图1—1是这种机器的方框图。




图 1-1 PDP-11/70的方框图

CPU执行系统要求的全部算术和逻辑运算。存贮管理部件与计算机基本部件一样是标准的，容许扩展存贮器寻址、重定位和存贮保护。单总线地址变换器(UNIBUSMap)也是标准的，它将单总线地址转换成物理存贮器地址。高速缓存由2048个字节的快速、双极型半导体存贮器构成，它是主存(磁心)数据缓冲机构。CPU为浮点处理器和高速输入/输出(I/O)控制器(最多为4个)保留了预先已布线的空间。

PDP-11/70系统扩充了PDP-11结构的内部执行过程，从而大大提高了系统的吞吐能力。所有的存贮器都挂在高速数据总线上。用来控制海量存贮设备的内部高速I/O控制器，通过高速缓冲存贮器直接同主存贮器连接，实现数据交换(使用高速缓存只是为了节省时间)。为使CPU以很高的速度访问主存，将它直接同高速缓冲存贮系统连接起来。

单总线仍然是PDP-11/70系统的主要控制通路。在概念上，它同以前的PDP-11系统一致，系统中的主存仍可被看作接在单总线上并通过单总线与单总线上的其它设备相连。通过总线传送高速I/O控制器的控制信号和状态信息。

PDP-11结构的内部执行过程的扩充,毫不影响PDP-11/70的程序设计。

1.4 中央处理机

PDP-11/70的CPU执行系统要求的全部算术和逻辑运算。它也充当单总线控制的判优单元,调整总线请求,把总线控制转向优先级最高的请求设备。

CPU含有多种算术和控制逻辑,其中有用硬件实现乘法和除法运算的高速定点算术运算,广泛的测试和转移操作以及其它控制操作。它为添加高速浮点处理器和高速控制器准备了空间。

机器的操作方式有三种:核态 (Kernel mode), 管态 (Supervisor mode) 和目态 (User mode)。

机器处于核态时,机器完全由一个程序控制;机器处于另外两种方式时,处理器禁止执行某些指令并且可以拒绝直接访问系统上的外部设备。在多道程序运行环境下,硬件的这种特点可以用来实现完整的执行保护。

CPU含有16个通用寄存器,它们可以用作累加器、变址寄存器或堆栈指示器。堆栈对于嵌套程序和建立重入码 (re-entrant coding) 非常有用,也可用作具有后进先出结构的临时存贮器。通用寄存器之一用作PDP-11/70的指令计数器;另有三个用作处理器堆栈指示器,每种操作方式各有一个。

CPU以并行二进制方式逐步执行各个指令,实现机器的全部计算和逻辑操作。

1.4.1 通用寄存器

通用寄存器有各种用途,依使用要求的不同,用法也不一样。通用寄存器可以用作累加器、变址寄存器、自动增量

寄存器、自动减量寄存器或数据临时存贮区的堆栈指示器。第三章介绍寻址方式时，将较详细地描述它们的用法。可在二个通用寄存器之间，二个主存单元（或二个设备寄存器）之间，或者主存单元（或设备寄存器）同通用寄存器之间进行算术运算。




图 1-2 通用寄存器

R7用作机器的指令计数器（PC），它含有将要执行的下一条指令的地址，一般只用于寻址，不能用作累加器进行算术运算。

寄存器R6通常用作处理器的堆栈指示器，它指出相应堆栈（具有后进先出结构的公共临时存贮区）的最后入口。

（关于程序设计中使用堆栈的资料参看第九章）。三个堆栈分别称为核态堆栈、管态堆栈和目态堆栈。CPU在核态下操作时使用核态堆栈，管态下使用管态堆栈，目态下使用目态堆栈。发生中断和自陷时，PDP-11/70自动把处理器的当前状态保存在由服务程序指定的堆栈中。这种以堆栈为基础的结构简化了重入程序的设计。

其余12个寄存器分成两组非限定型的寄存器，R0~R5。

当前操作中使用哪组寄存器，由处理机状态字决定。

使用两组寄存器，提高了实时数据处理的速度，并便于多道程序设计。0组6个通用寄存器都可以用作实时任务或设备的累加器和(或)变址寄存器，或者用作核态或管态程序的通用寄存器。1组通用寄存器可为其它程序或目态程序所使用，从而管理程序可保护它的通用寄存器和堆栈不为用户程序或管理程序的其它部分所侵犯。

1.4.2 处理器状态字




图 1-3 处理器状态字

处理器状态字置于第17777776存贮单元，它含有关于PDP-11/70当前状态的信息。其中包括当前使用的寄存器组号，当前处理器优先级，当前的和原先的操作方式，描述执行最近一条指令后所得结果的条件码，以及在程序调试过程中用以检测一条指令执行后是否引起自陷的指示位。

方式

与方式有关的信息包括：当前方式，它或为目态或为管态或为核态（在第15、14位）；机器在最近一次中断或自陷之前所处的方式（第12、13位）；当前使用哪一组通用寄存器（0组或1组，在第11位）。

由于这三种方式分别为用户提供了三组不同的处理器堆栈和变换主存的存贮管理寄存器，使得多道程序系统有一个完整的保护环境、管态和目态禁止程序执行“HALT”指

令，如果硬要执行该指令，处理器就通过第4号存贮单元产生自陷。此外，处理器忽略“RESET”（外部总线复位）和“SPL”（置优先级）指令。在核态下，处理器可执行所有指令。

在核态下运行的程序能把用户程序变换到磁心存贮器的任何位置，从而严格保护关键区域（包括设备寄存器和处理器状态字），使之不受用户操作环境的影响。

处理器优先级

CPU可在八个优先级（0~7）的任何一级上进行操作。当它在第七级上操作时，外部设备不能用请求服务使其中断。为使中断有效，CPU操作的优先级必须低于外部设备请求的优先级。处理器当前的优先级保留在处理器状态字（第5~7位）中。处理器通过八个优先级进行有效的中断屏蔽，并可借助“置优先级”（SPL）指令动态地改变处理器的优先级，而SPL指令只能在核态下使用，详见第四章。SPL指令能使核态程序变更CPU的优先级而不影响处理器状态字的其余部分。

条件码

条件码含有关于CPU最近一次操作结果的信息。其中包括：进位位（C），若前一次操作从最高位产生进位时置1；负位（N），若前一次的操作结果为负数时置1；零位（Z），若前一次的操作结果为零时置1；溢出位（V），若前一次的操作结果导致算术溢出时置1。

自陷

自陷位（T）能在程序控制下置1或清0。置1时，处理器一旦执行完当前指令就立即通过第14号存贮单元产生自陷，同时装入一个新的处理器状态字。自陷位为设置断点提供了有力手段，从而特别有利于调试程序。

中断和自陷指令都能自动地保存原先的处理器状态字和指令计数器，并代之以中断和自陷服务例行程序所需的相应数值。因此，用户能使 CPU 自动地变换方式和寄存器组，变更 CPU 的优先级，或者每当发生自陷或中断时自陷位无效。

1.4.3 栈限寄存器

PDP-11系列的所有型号都在第 400 号存储单元上有一个堆栈溢出界。PDP-11/70 的核态栈界是可变的，是通过第1777774号存储单元即栈限寄存器设置的。

一旦核态堆栈越界，处理器继续执行完当前指令，然后立即自陷到第 4 号存储单元（黄色或警告性堆栈违章）。如果程序因某些原因坚持超出 16 个字的限度，则处理器就紧急结束（abort）该违章指令，将堆栈指示器 R6 置成 4，并自陷到第 4 号存储单元（红色或致命性堆栈违章）。关于这些自陷的说明，参阅附录 A。

1.5 主存储器

主存储器的组织

可以把主存储器看成一串具有指定地址号的存储单元。16384 个字节的 PDP-11 主存如图 1-4 所示。




图 1-4 存储器地址

因为 PDP-11 系列的主存被设计成既适应 16 位的字，又适应 8 位的字节，所以总的地址数与字数并不一致。一个 8 K 字的主存可以含有 16 K 字节并构成 037777（8 进制）个存

贮单元。字总是以偶数存贮单元为开头。如图 1—5 所示，PDP-11 的字分成高字节和低字节。




图 1—5 高字节和低字节

偶数号存贮单元存放低字节，奇数号存贮单元存放高字节。为方便起见，把 PDP-11 的主存看作如图 1—6 所示。

系统留出一些存贮单元用作中断和自陷处理、处理器堆栈、通用寄存器及外部设备寄存器。一般保留的地址为 0 到 370₈，在大系统上保留的地址为 0 到 777₈。




图 1—6 字和字节地址

奇偶校验

PDP-11/70 广泛使用奇偶校验，以确保信息的正确。所有的存贮器都有字节奇偶校验。数据和地址的校验位是在把它们传送给存贮器时产生的，并且从存贮器传送出来时加以校验。CPU 中设置了寄存器，用以提供奇偶校验发生错