

# CMOS 集成电路原理及应用

[日]铃木八十二 著

赵春成 赵利统 译

田 振 东 校

电子工业出版社

## 内 容 摘 要

本书介绍了 CMOS 集成电路的基本原理，并对常用的门电路、振荡器、运算电路、计数器等电路的基本结构及应用进行了详细讨论。附录中还介绍了 CMOS 电路发展的最新动向，并附有国外部分公司及国标、部标主要产品型号表，便于读者查阅。

本书可供从事研制、生产及应用 CMOS 电路的工程技术人员参考。

## CMOS 集成电路原理及应用

[日]铃木八十二 著

赵春成 赵利统 译

田振东 校

责任编辑：边际

\*

电子工业出版社出版（北京市万寿路）

新华书店北京发行所发行 各地新华书店经营

星城印刷厂印刷

\*

开本：850×1168 1/32 印张：5.75 插页：2 字数：151.2千字

1985年6月第1版 1985年10月第1次印刷

印数：25000册 定价：1.20 元

统一书号：15290·105

## 目 录

第一章 CMOS 基础 .....	1
第二章 CMOS 电路的使用方法 .....	19
第三章 CMOS 门电路组成的振荡器 .....	46
第四章 CMOS 接口电路 .....	67
第五章 CMOS 数字运算电路及应用 .....	92
第六章 CMOS 计数器及应用 .....	109
第七章 CMOS 电路的锁定现象及其防止方法 .....	124
附录 I CMOS 最新动向 .....	133
附录 II CMOS 电路品种一览表 .....	156

# 第一章 CMOS 基础

目前，CMOS 电路由于低功耗，单电源工作等优点，在集成电路中增长很快，可是也存在一些问题，譬如电路和工艺都比 NMOS 复杂，而且易受静电感应，电涌的破坏和易产生锁定现象等，所以要增加防护措施。另外有的用户还提出“应用时易出现差错”等问题。本书根据上述这些问题，叙述 CMOS 的使用方法，及使用中防止故障出现的措施。同时介绍 CMOS 应用的实例，以达到即便是初学者也能对 CMOS 器件充分理解，能够使用的目的。

## 1.1 何谓 CMOS

CMOS 是英文 Complementary Metal Oxide Semiconductor 的简称，意思为互补型金属氧化物半导体。这个词是什么时候产生的呢？研究 CMOS 的 Wanlass 认为，开始称为 Complementary Field Effect Circuitry (互补场效应电路) 其后称为 Complementary Symmetry MOS Transistor Circuits (互补对称型金属氧化物半导体晶体管电路)，最后简称为 CMOS。各公司的 CMOS 标准逻辑系列的商品名称如表 1.1 所示。

表 1.1

公司名称	电路名称缩写	电路全名
RCA公司	COS/MOS	Complementary Symmetry/Metal Oxide Semiconductor
摩托罗拉公司	MeMOS	Motorola Complementary Metal Oxide Semiconductor
东芝公司	C <sup>2</sup> MOS	Clocked Complementary Metal Oxide Semiconductor

## 1.2 CMOS 电路的结构

CMOS 的驱动管和负载管是分别由N沟道 MOS 管和P沟道 MOS 管组成的，由于这一点，CMOS 具有其它电路所不能比拟的特点。


### 1.2.1 单沟道 MOS 管的结构


要想了解 CMOS，首先要了解单沟道 MOS 晶体管。如图 1.1a 所示，在 P型硅衬底上制作两个靠得很近的 N型扩散区，然后在上面生长一层  $\text{SiO}_2$  薄膜，再蒸发一层铝电极。

如图所示，这二个 N型扩散区上的铝金属线分别成为漏电极和源电极，跨接在这二个扩散区之间的铝金属线即为栅电极，这就是 N沟道 MOS 管的基本结构。


这时若在栅极和衬底之间加一正电压，栅极下面的硅表面就要 N型化，并产生沟道电流。

从图 1.1b 可知，这个栅电压达到某一数值时，源-漏之间才有电流。这时的栅电压就定义为 N沟道 MOS 晶体管的阈值电压  $V_{tN}$ 。这个电压是正电压时，源漏之间是低阻抗通路。反之，栅






(b) NMOS管的输入特性( $I_{DS}$ - $V_{GS}$ )




(c) NMOS管的输出特性( $V_{DS}$ - $I_{DS}$ )

图1.1 NMOS 管的结构和特性



(a) PMOS管的结构



(c) PMOS管的输出特性( $I_{DS}$ — $V_{DS}$ )




图 1.2 PMOS 管的结构和特性

极电压为 0 伏时，N 沟道 MOS 晶体管截止，源漏之间是高阻抗。象这样工作的 MOS 晶体管称为增强型 MOS 管。图 1.1c 所示的是增强型 N 沟道 MOS 管的输出特性。

而图 1.1b 中所示的栅电压从 0 伏开始向正电压变化时，没有截止状态的这种 MOS 管称为耗尽型 MOS 管。一般这种耗尽型晶体管除了特殊的情况，在 CMOS 里是不使用的。

P 沟道 MOS 管也具有类似的结构。在 P 沟道 MOS 管里，如果在栅极和衬底之间加一负电压，栅极下面的硅表面就要 P 型化，形成沟道，于是在源漏之间产生电流。因此，P 沟道 MOS 晶体管的栅极工作电压和 N 沟道 MOS 晶体管的栅极工作电压极性完全相反。图 1.2 所示的是 P 沟道 MOS 晶体管的结构和特性。

上述单沟道 MOS 晶体管的导电模型都是栅极下面的硅表面反型后，在源漏之间才有电流。N 沟道 MOS 管的沟道(反型层)中参与导电的是电子，P 沟道 MOS 管的沟道中参与导电的是空穴。通常把电子和空穴都称为载流子。

其中把出现反型层的栅电压称为 MOS 晶体管的阈值电压 ( $V_{thN}$ ,  $V_{thP}$ )。为了方便可定义为：当源漏电流  $I_{ds}$  为  $1\mu A$  (或  $10\mu A$ ) 时的栅源电压  $V_{gs}$  叫阈值电压  $V_{th}$ 。

根据这个假定，标准逻辑系列 TC4011 BP 的  $V_{th}$  的偏差范围如图 1.2d 所示。从这可以看出阈值电压  $V_{th}$  多少有一定的偏差范围。

另外，为简便起见，下面把 N 沟道 MOS 晶体管称为 N-MOST，把 P 沟道 MOS 管称为 P-MOST。

## 1.22 CMOS 的结构

巧妙地利用 N-MOST 和 P-MOST 的栅极工作电压极性相反的特性，做成了 CMOS。如图 1.3 中所示，首先在 N 型硅衬底上扩散一 P 型区，通常把这个 P 型区称为 P 阵，这个 P 阵就是 N-MOST 的衬底。在这个 P 阵内用扩散方法制作两个 N 型区，形成 N-MOST。另外，P-MOST 是直接在同一 N 型硅衬底上制作的。




图 1.3 CMOS 的结构和 CMOS 反相器

### 1.3 CMOS 的工作原理

图 1.4a 所示是 CMOS 反相器，可以把它看成一个单刀双掷开关。

象图 1.4b 的情况，输入低电平时（例如接地 GND），N-MOST 截止，输出和地之间是高阻抗。另一方面这时由于 P-MOST 导通（非饱和工作），输出和电源之间是低阻抗，所以输出电压为  $V_{DD}$ 。

反之，如图 1.4c 的情况，输入高电压（例如为电源电压  $V_{DD}$ ），N-MOST 导通（非饱和工作），输出和地之间为低阻抗，另一方面这时由于 P-MOST 截止，输出和电源之间为高阻抗，所以输出电压为低电压。


还有，如图 1.4d 所示，输入电压为中间电压，例如为  $\frac{1}{2}V_{DD}$ ，N-MOST 和 P-MOST 都导通（饱和区工作），输出电压由二管的导通电阻分压决定。


明白了这个工作状态，就可以做出 CMOS 反相器 TC4007 UBP 的输入-输出电压的变化曲线，如图 1.4e 所示。

一般把这个特性曲线叫输入-输出传输特性曲线。这个特性

曲线的 I 区域，相当图 1.4b 的情况； III 区域相当于 1.4d 的情况， V 区域相当于 1.4c 的情况， II 和 IV 区域相当前述的中间工作状态。

这个特性曲线中的虚线是用肖克莱公式算出的理论曲线。另外一条 45° 角的直线和特性曲线的交点，表示 CMOS 反相器的转换电压  $V_{tac}$ 。一般说  $V_{tac}$  和前面单管的阈值电压  $V_{thN}$ 、 $V_{thP}$  是不同的。 $V_{tac}$  是由物理参数和工艺参数的比决定的，一般可认为它是  $V_{DD}$  的二分之一左右。





(e) CMOS 反相器的输入-输出电压传输特性

图 1.4 把 CMOS 反相器看成单刀双掷开关时的工作说明图

## 1.4 CMOS 的特点

### 1.4.1 功耗低

象上面所说的，CMOS 的输入电压为 0 伏或为  $V_{DD}$  时，总是一个 MOS 管导通，而另一个 MOS 管截止。所以功耗成为理想状态的 0。可是，象图 1.5a 所示，由于硅表面及 P-N 结存在泄漏电流，因此仍有很小的功耗。图 1.5b 所示是 CMOS 逻辑系列 TC4011BP 的功耗电流特性，从图中看出随着环境温度的上升，可达到 100nA (毫微安) 的泄漏电流。




图 1.5 CMOS静态功耗电流





图 1.6 CMOS的穿通电流特性

另外，象图 1.6a 所示，在 N-MOST 和 P-MOST 同时导通时，从电源到地有穿通电流，也是 CMOS 功耗电流的一部分。如图 1.6b 所示，在  $V_{DD} = 10V$  时，这个电流的最大值约 3mA。因此，为了减少穿通电流，应使用较低的电源电压，并且输入电压的变化速度要快，这样，才能使动态功耗比较小。



另外，从图 1.7a, b 中看出，由于输出有负载电容  $C_L$ ，所以有充电和放电电流，因此，也存在功耗。这个充放电流和输入脉冲的频率  $f$  成正比，所以在电源电压为  $V_{DD}$  时，其功耗电流  $I_{DD} = f \cdot C_L \cdot V_{DD}^2$ ，其特性如图 1.7c 所示。

在图 1.7 的特性曲线里也画有 TTL 的特性曲线。可以清楚地看出 CMOS 低功耗的特点是其最大的优点，尤其在低频时，CMOS 的功耗更是极低的。

#### 1.4.2 噪声容限大

CMOS 和 TTL 的输入-输出电压传输特性的比较如图 1.8a 所示。从这个特性图看出，输入电压从“1”电平变到




图 1.8

“0”电平时，CMOS 曲线有一急剧的变化点，其值约为  $V_{DD}$  的  $\frac{1}{2}$ ，通常把这个输入电压称为输入转换电压。因此，对于从地线或电源线来的噪声，CMOS 的抗噪声能力都是比较强的。另外，如图 1.8b, c 所示，由于输入端的接法不同或温度变化， $V_{in}$  都会有少许变化，因此，在使用时要考虑这些问题。

图 1.9a, b 所示噪声容限  $V_{NI}$  的涵义是，在保证输出电平不变的情况下，能允许的输入电平的变化范围。

根据上述定义得到下式：

$$V_{NI(H)} = V_{oH(\min)} - V_{IH(\min)}$$

$$V_{NI(L)} = V_{IL(\max)} - V_{oL(\max)}$$

其中：

$V_{NI(H)}$ ：高电平噪声容限。

$V_{NI(L)}$ ：低电平噪声容限。

$V_{oH(\min)}$ ：前级电路最小输出高电平。

$V_{IH(\min)}$ ：本级电路允许最小输入高电平。

$V_{oL(\max)}$ ：前级电路最大输出低电平。

$V_{IL(\max)}$ ：本级电路允许最大输入低电平。

表 1.2 所示是 CMOS 和 TTL 的噪声容限比较。可以清楚的看出 CMOS 的噪声容限大，特别是象图 1.9c 所示，CMOS 的噪声容限可以随电源电压  $V_{DD}$  的升高而增大。因此 CMOS 具有抗噪声能力强的优点。




表 1.2 CMOS 和 TTL 在电源电压为 5V 时的噪声容限

	TTL	CMOS
$V_{NI(H)}$	0.4V	1.45V
$V_{NI(L)}$	0.4V	1.45V

### 1.4.3 单一电源工作及电源工作电压范围宽


由于输出电压可以高到电源电压，电路转换电压  $V_{in}$  约为

5 V  $V_{cc}$



(a) TTL(74LS00)  
的噪声容限

(b) CMOS(TC4011BP)  
的噪声容限



(c) CMOS(TC4011BP) 噪声容限和电源电压的关系

图 1.9 TTL 和 CMOS 噪声容限的比较