




免费附赠光盘一张

CPLD 系统设计技术入门与应用

EDA 技术丛书

黄正谨 徐 坚 章小丽 熊明珍 等编著



电子工业出版社
PUBLISHING HOUSE OF ELECTRONICS INDUSTRY
<http://www.phei.com.cn>

EDA

技术丛书

EDA 技术丛书

CPLD 系统设计技术 入门与应用

黄正谨 徐 坚
等编著
章小丽 熊明珍

电子工业出版社

Publishing House of Electronics Industry

北京·BEIJING

内 容 提 要

本书定位于复杂可编程逻辑器件(CPLD)的系统设计技术,以ALTERA公司的系列芯片和相应的开发软件为目标载体进行阐述。本书从系统设计的角度详尽地阐述了ALTERA主要系列的PLD芯片的结构和特点,以及相应的开发软件MAX+plusII和Quartus的使用。同时,本书以大量新颖而详尽的设计实例为基础,着力描述了数字系统设计的系统级设计方法,并且从数字系统设计的完整性的角度对数字系统设计的重用性、数字系统的可测性(IEEE 1149.1)和数字系统的可靠性设计作了初步的探讨。

本书结合众多详尽的实例,深入浅出,力图在对业界推崇的复杂数字系统设计方法的描述的同时给读者提供一些新的器件新的思路,为蓬勃发展的数字系统设计注入新的活力。

本书不仅可以作为相关专业的各个层次的学生、教师的参考书与实验指导书,同时也可作为硬件系统设计人员掌握最新技术的实用参考书。

未经许可,不得以任何方式复制或抄袭本书之部分或全部内容。

版权所有,侵权必究。

图书在版编目(CIP)数据

CPLD 系统设计技术入门与应用 / 黄正瑾等编著. —北京: 电子工业出版社, 2002.3

(EDA 技术丛书)

ISBN 7-5053-7501-6

I .C... II.黄... III.可编程序逻辑器件—系统设计 IV.TP211

中国版本图书馆 CIP 数据核字 (2002) 第 010963 号

责任编辑: 陆伯雄

印 刷: 北京天竺颖华印刷厂

出版发行: 电子工业出版社 <http://www.phei.com.cn>

北京市海淀区万寿路 173 信箱 邮编 100036

经 销: 各地新华书店

开 本: 787×1092 1/16 印张: 23 字数: 494 千字 (附光盘 1 张)

版 次: 2002 年 3 月第 1 版 2002 年 3 月第 1 次印刷

印 数: 5000 册 定价: 40.00 元

凡购买电子工业出版社的图书,如有缺损问题,请向购买书店调换。若书店售缺,请与本社发行部联系。

联系电话: (010)68279077

《EDA 技术丛书》

编委会名单

主任：邵国培(解放军电子工程学院副院长、教授、博导)

副主任：陆伯雄(电子工业出版社高级编辑)
黄正瑾(东南大学电工电子实验中心主任、教授)

主编：李东生(解放军电子工程学院电子技术实验中心副主任、副教授)

编委：李辉(中国科技大学高级工程师)
郑步生(南京航空航天大学 EDA 实验中心副主任、副教授)
龚建荣(南京邮电学院信息工程系副主任、副教授)
张勇(解放军电子工程学院高级工程师)

序 言

众所周知，电子系统的集成化，不仅可使系统的体积小、重量轻且功耗低，更重要的是可使系统的可靠性大大提高。因此自集成电路问世以来，集成规模便以 10 倍/6 年的速度增长。从 20 世纪 90 年代初以来，电子系统日趋数字化、复杂化和大规模集成化。由于个人电脑、无绳电话和高速数据传输设备的发展需求，电子厂商们越加迫切地追求电子产品的高功能、优品质、低成本、微功耗和微小封装尺寸。为达此目标，必须采用少量的 IC 器件和面积尽可能小的 PCB 板研制高集成化的复杂系统，这些要求进一步促进集成工艺的发展。

1999 年，以 0.18 微米工艺为基础的百万门器件已经出现，预计在 2002 年和 2005 年，集成工艺将分别达到 0.13 微米和 0.1 微米。深亚微米半导体工艺、B 表面安装技术的发展又支持了产品的集成化程度的进步，使电子产品进入了片上系统(SOC, System On Chip)时代。所谓片上系统的设计，是将电路设计、系统设计、硬件设计、软件设计和体系结构设计集合于一体的设计。这样复杂的设计通常需要很多人、经过多年研究开发方能实现，不依靠计算机的帮助是无法在短期完成的。




图 0-1 产品的利润与其上市时间的关系

另一方面，电子产品设计周期短和上市快也是电子厂商们坚持不懈的追求。图 0-1 表明了产品上市时间与其利润之间的关系。一个产品从开始上市到其从市场上被淘汰为止，其销售情况是一个三角形。这个三角形的面积便是此产品的总的利润，如果产品上市晚了，如图中 t_2 时间较 t_1 时间晚了时间 Δ ，则从 t_2 开始的三角形的面积比从 t_1 开始的三角形的面积将小得多，也就是所获得的总利润将小得多。这说明，一个企业如果能够比其竞争对手更快地推出新产品，更快地对市场作出反应，即可获取更大的市场份额和更大的利润。

电子设计自动化(EDA, Electronics Design Automation)，即用计算机帮助设计人员完成繁琐的设计工作，是解决以上两个问题的惟一途径。

电子设计自动化在不同的时期有不同的内容。在 20 世纪 70 年代表现为计算机辅助设计 (CAD)，即将电子设计中涉及到的许多计算用计算机程序实现。在 20 世纪 80 年代表现为计算机辅助工程(CAE)，主要体现在一些绘图软件出现，减轻了设计人员的劳动。从 20 世纪 80 年代末开始，设计复杂程度越来越高，EDA 的主要内容逐步转变为电子系统设计自动化 (ESDA)。现在数字系统的 EDA 可以直接根据设计要求，以自顶至底的方式设计，并相应地完成系统描述、仿真、集成和验证等环节，直到最后生成所需要的器件。在以上过程中，除系统级设计和行为级描述及对功能的描述以外均可由计算机自动完成。也就是说，设计人员借助开发软件的帮助，可以将设计过程中的许多细节问题抛开，而将注意力集中在产品的总体开发上。这样大大减轻了工作人员的工作量，提高了设计效率，减少了以往复杂的工序，缩短了开发周期，实现了真正意义上的电子设计自动化。这个变化是伴随着片上系统的设计出现的，因此有人将 EDA 转向片上系统看作是一次关于系统设计的革命。

对电子系统设计自动化而言，现代设计方法和现代测试方法是至关重要的。当前，EDA 包含单片机、ASIC(专用集成电路)和 DSP(数字信号处理)等主要方向。

无论哪一种方向，都需要一个功能齐全、处理方法先进、使用方便和高效的开发系统。目前世界上一些大型 EDA 软件公司已开发了一些著名的软件，如 orCAD、Cadence、PSPICE(以及由其衍生出的软件 Electronic Work Bench)和 Viewlogic(现在为 INNOVEDA)等，各大半导体器件公司为了推动其生产的芯片的应用，也推出了一些开发软件，如 Lattice 公司的 Synario，ALTERA 公司的 Max+plus II，Xilinx 公司的 Fundation 等。随着新器件和新工艺的出现，这些开发软件也在不断更新或升级，如 Lattice 公司的 Synario 和 ALTERA 公司的 Max+plus II 将分别被 Expert 和 Quatues 所代替。软件系统变化如此之快，使得几年前出版的有关书籍，特别是教材，已经不能完全适用于现在的器件和开发系统的现状。

每个开发系统都有自己的描述语言，为了便于各系统之间的兼容，IEEE 公布了几种标准语言，最常用的有 VHDL 和 Verilog。VHDL 是美国国防部于 20 世纪 80 年代初推出，其全称是 Very High Speed Integrated Circuit HDL，即超高速集成电路硬件描述语言，该语言曾于 1987 年和 1993 年两次被定为 IEEE 的标准；Verilog 语言原是美国 Gateway Design Automation 公司于 20 世纪 80 年代开发的逻辑模拟器 Verilog-XL 所使用的硬件描述语言。1989 年 Cadence 公司收购该公司后于 1990 年公开以 Verilog HDL 名称发表，并成立了 OVI(Open Verilog International)组织负责该语言的发展。由于该语言的优越性，各大半导体器件公司纷纷采用它作为开发本公司产品的工具。IEEE 也于 1995 年将其定为协会的标准，即 IEEE1364-1995，这两种语言已成为从事 EDA 的电子工程师必须掌握的工具。

与开发工具同样重要的是器件，就 ASIC 方向而言，所使用的集成方式有全定制、半定制和可编程逻辑器件等。可编程逻辑器件(PLD)与全定制和半定制不同，它按标准器件生产，芯片工厂因此可以获得规模生产效益。而用户则可以通过编程 PLD 器件以实现特殊的应用，从而获得 ASIC 产品的功能。换言之，PLD 将控制功能交给用户，用户在用 PLD 器件研发产品时即获得了这种控制功能。CPLD 和 FPGA 较全定制和半定制方法具有更多的灵活性——既适用于短研制周期、小批量产品开发，也可用于大批量产品的样品研制，且项目开发前期

费用低，开发时间短，有利于新产品占领市场，是目前 ASIC 设计所使用的最主要的方法。有人认为，可编程逻辑器件(PLD)不仅近年来受到系统设计者的青睐，而且在半导体领域中呈现出一支独秀的增长态势，成为系统级平台设计的首选。随着 PLD 器件向更高速、更高集成度、更强功能和更灵活的方向发展，将来也仍然是掩膜式专用集成电路(全定制与半定制方式)有力的竞争者。

CPLD 和 FPGA 普及的另一个重要原因是 IP(知识产权)越来越被高度重视，带有 IP 内核的功能块在 ASIC 设计平台上的应用日益广泛。越来越多的设计人员，采用设计重用，将系统设计模块化，为设计带来了快捷和方便。并可以使每个设计人员充分利用软件代码，提高开发效率，减少应市时间，降低研发费用，缩短研发周期，降低风险。这是研究 EDA 技术必须关注的问题。

本丛书的宗旨为读者介绍当前我国最流行的几种 EDA 软件以及 CPLD 和 FPGA 的原理和应用，其中包括通用设计软件 Protel，电路设计软件 OrCAD，电路设计软件 Multisim(原 Electronic Work bench6.0 以上版本)，系统模拟软件 System view 和 CPLD 开发软件 Max+plus II(Quatues)，FPGA 开发软件 Fundation，ispLSI 开发软件 Expert(Synario)等。在介绍这些 EDA 软件时，既不像大部分教科书那样只简要介绍它们的基本规则和有关器件的基本原理(这种介绍只适用于对初学者的训练，对生产科研的实际应用则不能完全适应)；也不像使用手册那样洋洋大篇，难以快速掌握；更不像公司宣传用的资料那样过多地介绍自己的产品，缺乏可读性。而是从教会读者基本使用方法开始，通过各种实例，由浅入深地介绍其应用(在 3 个介绍开发软件的著作中还按以用为本的原则对有关的器件和 VHDL 语言作了必要的阐述)。丛书作者都是有一定教学和科研实践经验的教师，清楚如何启发读者快速地掌握软件的精要，各本书中也不同程度地反映了作者教学和科研实践中的宝贵经验，其中很多是在教科书和使用手册中见不到的(例如对 VHDL 的应用，教科书上介绍的只是通用的规则，本丛书则是介绍针对某个开发系统中适用的规则)。尤其介绍了若干较大型的设计实例，直至对 IP 的简单应用。读者可以从入门开始，经过由浅入深的训练，逐步达到精通的境界。

黄正瑾 于东南大学
2001 年 12 月

前　　言

EDA(Electronic Design Automation, 电子设计自动化)技术是现代电子工程领域的一门新技术。它提供了基于计算机和信息技术的电路系统设计方法。EDA 技术的发展和推广应用极大地推动了电子工业的发展。EDA 教学和产业界的技术推广是当今业界的一个技术热点, EDA 技术是现代电子工业中不可缺少的一项技术, 掌握 EDA 技术是通信电子类高校学生就业的一个基本条件。

ALTERA 公司是 20 世纪 90 年代以后发展很快的最大可编程逻辑器件供应商之一。业界公认 MAX+plusII 是最优秀的 PLD 开发平台之一。现已推出第四代可编程逻辑器件开发平台 Quartus。

本书从器件模型开始, 讲解软件的使用、VHDL 编程、数字系统设计方法和设计实例。通过本书的学习, 读者将全面了解世界最先进的 PLD (可编程逻辑器件) 的原理和产品设计方法。尤其对于数字系统设计方法的描述将会使读者对于业界推崇的系统设计方法、设计工具有一种全新的的认识。

本书起点适中, 目标高, 每篇自成一体, 同时在每一篇中又层次分明, 适合多个层面的读者, 尤其适合高校通信电子类学生和系统设计人员, 本书将是国内最全面和采用最新技术的 CPLD 专著之一。

本书由黄正瑾编写第 1 章; 徐坚编写第 2、3、6、8、9、10、11、12、13 章, 章小丽、宋继亮编写第 4、5 章; 熊明珍、宋继亮编写第 7 章; 宋继亮、徐坚、章小丽编写第 14 章。由于编者水平有限, 时间仓促, 书中难免还存在一些缺点和错误, 殷切希望广大读者批评指正。

作者的电子邮箱为 edalab@seu.edu.cn.

本书的编写过程中, 张慧、朱卫军、庄学群、杨丹为本书的出版付出了艰辛的劳动, 作者的同事和家人也都给予了充分的理解与支持, 在此一并表示衷心的感谢。书中参考和引用了许多学者和专家的著作及研究成果, 在此也向他们表示深深的敬意和感谢。

编者

2001 年 10 月

光盘使用说明

为了方便读者使用本书进行 CPLD 系统设计，我们征得 ALTERA 公司的同意和授权，随书附上 MAX+plusII 10.0 的 baseline 版本的安装软件，读者在安装软件以后可以到 ALTERA 公司的网站(www.altera.com)，申请相应的 license 文件。

软件的安装过程自动进行，插入 CDROM，执行 `setup.exe` 文件，并依照屏幕指示进行操作即可。软件安装完成之后，需要设置 license 文件的路径，并且可以查看授权使用的功能。软件的安装和申请 license 文件的具体细节请参照本书相关章节的叙述。

目 录

第一篇 CPLD 概述

第 1 章 CPLD 与 FPGA	3
1.1 CPLD 的基本结构与发展概况	4
1.1.1 SPLD 的基本结构	4
1.1.2 CPLD 的结构特点	12
1.1.3 CPLD 的编程工艺	15
1.2 FPGA 的基本结构与发展概况	16
1.2.1 门阵列简介	16
1.2.2 FPGA 的基本结构	17
1.2.3 FPGA 的编程	20
1.3 CPLD 和 FPGA 的新概念	22
1.3.1 CPLD 的在系统编程技术	22
1.3.2 片内存储器和其他片内逻辑	23
1.3.3 低电压、低功耗系列芯片	23
1.3.4 IP 的使用和嵌入式模块	23
1.3.5 混合编程技术	23
1.4 CPLD 和 FPGA 的选用	23
1.4.1 逻辑单元	24
1.4.2 互连	24
1.4.3 编程工艺	24
第 2 章 ALTERA 系列 CPLD	27
2.1 ALTERA 系列 CPLD 和 FPGA 简介	28
2.1.1 可编程片上系统解决方案	28
2.1.2 APEX 系列器件	29
2.1.3 FLEX 系列器件	32
2.1.4 MAX 系列器件	34
2.1.5 ACEX 系列器件	35
2.1.6 配置器件	35

2.2 ALTERA 系列 CPLD 和 FPGA 的结构	35
2.2.1 Classic 系列	36
2.2.2 MAX 系列.....	38
2.2.3 FLEX 系列.....	43
2.2.4 ACEX 系列.....	51
2.2.5 APEX 系列.....	56
2.2.6 小结.....	65
第 3 章 ALTERA 系列 CPLD 的特点及使用.....	69
3.1 ALTERA 系列库和 IP 核	70
3.1.1 IP 核	70
3.1.2 LPM.....	71
3.2 器件编程与配置	73
3.2.1 编程硬件	73
3.2.2 编程/配置模式.....	75
第二篇 VHDL 编程技术	
第 4 章 VHDL 基本结构与语法	93
4.1 VHDL 程序基本结构.....	94
4.1.1 实体.....	95
4.1.2 结构体.....	96
4.2 VHDL 语言要素.....	98
4.2.1 标识符.....	98
4.2.2 数据对象.....	99
4.2.3 数据类型.....	102
4.2.4 运算符	104
4.2.5 VHDL 的属性.....	105
4.3 VHDL 基本描述方法.....	106
4.3.1 顺序语句	106
4.3.2 并行语句	109
4.4 常用电路描述	115
4.4.1 加法器(全加器、BCD 码加法器)	115
4.4.2 译码器	116
4.4.3 编码器	117
4.4.4 比较器	117

4.4.5	数据选择器	118
4.4.6	奇偶校验电路	118
4.4.7	三态输出电路	119
4.4.8	同步化电路	119
4.4.9	移位寄存器	119
4.4.10	M=60 的计数器	120
4.4.11	堆栈(stack)	121
第 5 章	VHDL 程序设计进阶	123
5.1	库、程序包、子程序和子程序重载	124
5.1.1	库	124
5.1.2	程序包	125
5.1.3	子程序	128
5.1.4	子程序重载	130
5.1.5	决断函数	131
5.2	结构 VHDL	133
5.2.1	元件及元件例化	133
5.2.2	配置	137
5.3	有限状态机	139
第 6 章	逻辑综合和实现	147
6.1	可综合的 VHDL 设计特点	148
6.1.1	编码提示	148
6.1.2	设计要点	153
6.2	SYNOPSYS 综合过程	154
6.2.1	概述	154
6.2.2	行为级综合的概念	154
6.2.3	行为级描述的局限性	155
6.2.4	示例	155
6.2.5	Synopsis 行为综合工具	159
第三篇 软件操作		
第 7 章	MAX+plusII 基本操作	167
7.1	MAX+plusII 概述	168
7.1.1	MAX+plusII10.0(Baseline)的功能	168

7.1.2 系统要求	168
7.2 MAX+plusII10.0 的安装	169
7.2.1 MAX+plusII10.0 的安装	169
7.2.2 MAX+plusII10.0 的第一次运行	173
7.3 MAX+plusII 的设计过程	174
7.4 图形输入的设计过程	176
7.4.1 项目建立与图形输入	176
7.4.2 项目编译	182
7.4.3 项目检验	183
7.4.4 目标器件选择与管脚锁定	189
7.4.5 器件编程/配置	193
7.5 工具条和常用菜单选项说明	194
7.6 图形的层次化设计及 BUS 使用	197
7.6.1 层次化设计	197
7.6.2 BUS 使用	200
7.7 语言描述输入法	202
7.8 混合设计输入	203
7.9 使用 LPM 及 FLEX10K 中的 RAM	203
7.9.1 LPM(可调参数元件)的使用	203
7.9.2 FLEX10K 中 RAM 的使用	205
7.10 常见错误及处理方法	209
第 8 章 MAX+plusII 设计进阶	211
8.1 项目层次结构与文件系统	212
8.1.1 项目层次结构	212
8.1.2 文件系统	213
8.2 功能库和 IP 核的使用	216
第 9 章 设计综合与器件配置	223
9.1 设计综合选择项	224
9.1.1 器件选择, 资源和探测分配	224
9.1.2 反向注释	225
9.1.3 全局项目器件选择项	225
9.1.4 全局项目参数	225
9.1.5 全局项目定时要求	226
9.1.6 全局项目逻辑综合	226

9.2 器件配置.....	240
9.2.1 简介	240
9.2.2 使用 Flash Memory 配置 PLD	240
第 10 章 Quartus II 设计流程.....	243
10.1 Quartus II 软件概述及安装.....	244
10.1.1 Quartus II 概述.....	244
10.1.2 Quartus II 的功能.....	244
10.1.3 系统安装要求.....	245
10.1.4 Quartus II 软件安装.....	246
10.2 设计输入	251
10.3 设计编译	255
10.4 设计定时分析	264
10.5 设计仿真	269
10.6 器件编程	276

第四篇 数字系统设计方法及范例

第 11 章 数字系统设计方法	281
11.1 数字系统基本结构与模型	282
11.1.1 数字系统的基本概念	282
11.1.2 数字系统的基本模型	282
11.2 数字系统设计方法论	282
11.2.1 自顶向下设计方法	283
11.2.2 设计验证	283
11.3 自顶向下的设计方法	290
11.3.1 分离的控制器和体系结构	291
11.3.2 锤炼体系结构和控制算法	292
第 12 章 数字系统设计的重用性、可测性和可靠性	295
12.1 数字系统设计的重用性	296
12.1.1 概述	296
12.1.2 针对 FPGA 的系统级重用要点	299
12.1.3 编码和综合技巧	304
12.1.4 验证策略	313
12.2 数字系统设计的可测性	314

12.2.1 简介	314
12.2.2 IEEE Std.1149.1 BST 架构	314
12.2.3 IEEE Std.1149.1 边界扫描寄存器	316
12.3 数字系统设计的可靠性	318
12.3.1 故障容错技术	319
12.3.2 编码检错技术	319
12.3.3 自检测测试设计	320
12.3.4 电路的故障安全性和可自检性	320
12.3.5 事故安全设计	320
12.3.6 软件容错技术	320
第 13 章 测试平台的建立	323
13.1 概述	324
13.1.1 测试平台的逻辑结构	324
13.1.2 不同级别的测试平台	324
13.1.3 测试平台的优点	324
13.1.4 测试平台的建立方法	325
13.1.5 TextIO 相关定义	325
13.2 建立测试平台	326
13.2.1 源代码	326
13.2.2 测试平台的代码	326
13.2.3 测试向量文件	327
13.2.4 测试结果	327
第 14 章 数字系统设计开发平台及范例	329
14.1 设计开发系统、平台简介	330
14.2 设计范例	332
14.2.1 设计实例一：自适应数字频率计	332
14.2.2 设计实例二：直接数字频率合成信号发生器(DDS)设计	342
14.2.3 设计实例三：CPU 设计	345
14.3 展望	351
参考文献	352

第一篇 CPLD 概述

PLD 是可编程逻辑器件(Programmable Logic Device)的英语缩写。可编程逻辑器件是一种数字集成电路的半成品，在其芯片上按一定排列方式集成了大量的门和触发器等基本逻辑元件，使用者可利用某种开发工具对其进行加工，即按设计要求将这些片内的元件连接起来(此过程称为编程)，使之完成某个逻辑电路或系统的功能，成为一个可在实际电子系统中使用的专用集成电路(ASIC——Application Specific Integrated Circuit)。

本篇包括：

第1章 CPLD与FPGA

第2章 ALTERA系列CPLD

第3章 ALTERA系列CPLD的特点及使用

