

《手把手教你设计 CPU——RISC-V 处理器篇》姊妹书籍

- 深入浅出，系统性介绍新兴 RISC-V 指令集架构和嵌入式开发的基本知识。
- 别出心裁，通过全面剖析蜂鸟 E203 开源 SoC 和开源软硬件平台，破除软硬件的边界。
- 注重实践，涵盖全套开源软件开发套件、Windows IDE、示例程序和操作系统移植。



RISC-V 架构与 嵌入式开发快速入门

胡振波 ◎著



中国工信出版集团



人民邮电出版社
POSTS & TELECOM PRESS



RISC-V 架构与 嵌入式开发快速入门

胡振波◎著

人民邮电出版社
北京

图书在版编目（C I P）数据

RISC-V架构与嵌入式开发快速入门 / 胡振波著. --
北京 : 人民邮电出版社, 2019.1
ISBN 978-7-115-49413-9

I. ①R… II. ①胡… III. ①微处理器—系统设计
IV. ①TP332

中国版本图书馆CIP数据核字(2018)第217626号

内 容 提 要

本书是一本介绍 RISC-V 架构嵌入式开发的入门书籍, 以通俗的语言系统介绍了嵌入式开发的基础知识和 RISC-V 架构的内容, 力求帮助读者快速掌握 RISC-V 架构的嵌入式开发技术。

本书共分为两部分。第一部分为第 1~14 章, 基本涵盖了使用 RISC-V 架构进行嵌入式开发所需的所有关键知识。第二部分为附录部分, 详细介绍了 RISC-V 指令集架构, 辅以作者加入的背景知识解读和注解, 以便于读者理解。

本书适合嵌入式开发的相关从业者和广大的 RISC-V 爱好者阅读使用, 也适合作为大中专院校师生学习 RISC-V 架构和嵌入式开发的指导用书。

-
- ◆ 著 胡振波
 - 责任编辑 张爽
 - 责任印制 焦志炜
 - ◆ 人民邮电出版社出版发行 北京市丰台区成寿寺路 11 号
 - 邮编 100164 电子邮件 315@ptpress.com.cn
 - 网址 <http://www.ptpress.com.cn>
 - 山东华立印务有限公司印刷
 - ◆ 开本: 800×1000 1/16
 - 印张: 23.5
 - 字数: 515 千字 2019 年 1 月第 1 版
 - 印数: 1~2500 册 2019 年 1 月山东第 1 次印刷
-

定价: 79.00 元

读者服务热线: (010) 81055410 印装质量热线: (010) 81055316
反盗版热线: (010) 81055315
广告经营许可证: 京东工商广登字 20170147 号

序

拿到这本书稿的时间是 2018 年 5 月，当时作者的《手把手教你设计 CPU——RISC-V 处理器篇》刚刚出版。作者带着几本样书赶到深圳参加我组织的一场“嵌入式技术与物联网产业发展”研讨会，作者关于 RISC-V 发展历史和应用的报告，吸引了深圳业界朋友们极大的关注，我对 RISC-V 的了解也从此开始。

如果说作者的第一本书旨在教你如何设计一个基于 RISC-V 内核的处理器，那么《RISC-V 架构与嵌入式开发快速入门》则会教你如何基于一款 RISC-V 内核的处理器进行嵌入式开发。和我们看到的基于 STM32 ARM 嵌入式开发相关的图书一样，本书讲授的内容非常丰富，文笔风趣流畅。需要指出的是，2003 年 ARM 正式发布 Cortex-M3 内核，2007 年 ST 发布第一款基于此内核的 STM32 MCU 芯片。基于 ARM 的 MCU 芯片已经走过 10 余年历程，而 RISC-V 最早的起源也只能追溯到 2010 年的加州伯克利大学，该大学的几位计算机系教授在使用 MIPS、SPARC 和 x86 进行许多年的教学和科研之后，发现他们需要发明一种新的处理器指令集，四年之后这种处理器规范开放了。2016 年 RISC-V 基金会成立，之后开源和商业 RISC-V 处理器 IP 陆续出现，短短两年时间内，作者撰写出本书的内容实属不易。

在物联网和嵌入式领域，一定是 RISC-V 最先落地并且广泛应用。RISC-V 基金会最大的支持者——西部数据公司在其存储产品中使用了 RISC-V 架构处理器。2018 年 RISC-V 基金会应邀在德国纽伦堡世界嵌入式展会上举办了一个全天的课程，内容包括成员公司技术专家和大学教授的演讲。为了鼓励更多人去参观展位，基金会还举办了一场寻宝游戏，获胜者可以获得 SiFive 和 Microsemi 最新的 RISC-V 开发板以及 SEGGER J-link 调试工具。许多著名的嵌入式软件和工具公司都开始支持 RISC-V，比如德国 SEGGER、劳特巴赫和瑞典 IAR。

2018 年 8 月，印度理工学院开发出第一个自主微处理器——Shakti，它的设计基于 RISC-V 开放指令架构，制造工艺是 180nm。计算机与科学系教授 Veezhinathan 说，美国制造的芯片采用 20nm 工艺，Shakti 芯片在这个阶段无法为智能手机提供运算能力，但是它仍然可以用在洗衣机或智能相机等智能设备当中。2018 年 11 月，在 Andes RISC-V CON 座谈会上，清华大学教授兼深鉴科技联合创始人汪玉博士、晶心科技苏泓萌先生以及中国科学院信息工程研究所研究员宋威等专家，一同就“RISC-V 是不是准备好了”进行了讨论，大家普遍认为物联网和消费电子将是 RISC-V 最主要的应用市场。

嵌入式系统应用非常广泛，物联网更是碎片化的市场。目前 RISC-V 技术还在发展，各家芯片平台还在开发之中，应用将会逐步展开和落地。“千里之行，始于足下”，芯片、开发板、调试器、SDK、OS、培训、社区和图书，这些都是 RISC-V 嵌入式应用不可缺少的生态环境。现在市场上能看到和购买到的通用 RISC-V 芯片与开发板还不多，图书资料更少。《RISC-V 架构与嵌入式开发快速入门》的出版，将为希望学习 RISC-V 技术和应用开发的朋

2 | 他序

友们解惑答疑，本书配套的蜂鸟 FPGA 开发板和调试器将为希望上手操作的朋友提供低成本的入门平台。

物联网时代，开源软件和开源硬件的合作非常重要，本书对基于 GCC 工具链的开源 HBird-E-SDK 做了详细介绍。相信包括 Linux 和 FreeRTOS 在内的开源软件将为 RISC-V 的发展增光添彩，感谢作者为 RISC-V 的普及推广所做的贡献！

何小庆
中国软件行业协会嵌入式系统分会副理事长
2018年11月9日于中关村

自序

对于从事集成电路设计或者嵌入式软件开发的同仁而言，2016年是令人瞩目的一年，在这一年RISC-V基金会正式成立并开始运作。

RISC-V基金会是一个非营利性的组织，负责维护标准的RISC-V指令集手册与架构文档，并推动RISC-V架构的发展。RISC-V架构的目标如下。

- 成为一种完全开放的指令集，可以被任何学术机构或商业组织自由使用。
- 成为一种真正适合硬件实现且稳定的标准指令集。

这是一个很宏大的愿景，在处理器领域是一个划时代的事件。在此之前，处理器设计虽然是一门开放的学科，其所需的技术也趋于成熟，但产业界仍然存在着如下一些现象。

- 处理器指令架构（ISA）长期以来主要由以Intel（x86架构）与ARM（ARM架构）为代表的商业巨头公司所掌控，而其软件生态环境衍生出的寡头排他效应，成为普通公司与个人无法逾越的天堑。
- 由于寡头排他效应，众多的处理器体系结构走向消亡，国产的商用处理器也在艰难地推进中，从而造成了处理器设计这项工作变成了极少数国外商业公司的“王谢堂前燕”，国内长期以来没有形成有足够影响力的相关产业与商业公司，相关的产业人才更是稀缺。

我国一直苦于主流指令集架构（ISA）受制于国外商业公司，无法形成国产自主的主流通用处理器产业体系。因此，开放的RISC-V架构的诞生，对于国内产业界而言，是一次千载难逢的好机会。

RISC-V诞生于美国硅谷，时至今日，欧美很多大学的计算机相关教材都已经更换为RISC-V版本，大量的科技巨头宣布支持RISC-V架构，并且涌现出了一大批RISC-V相关的科技新创公司。

在国内，RISC-V虽然起步较晚，但传播速度却非常迅猛。2016年时几乎没有人听说过RISC-V，而2017年RISC-V便频频见诸报道。进入2018年，RISC-V已经开始被业界广泛接纳，很多国内大学开始使用RISC-V进行计算机体系结构和嵌入式相关的教学。可以说RISC-V像一粒种子一样，在国内迅速地发芽生长。

由于RISC-V开放的特性，国内涌现出了一大群爱好者，大家组建了几个微信群和社区，每天在其中进行着热烈的讨论。社区成立了专门的公众号（CNRV），每两周发布RISC-V在世界范围内的相关进展，还组织了线下的活动，很多处理器设计爱好者也开始学习设计RISC-V处理器。而由于广泛的产业需求，学会和掌握RISC-V也将变成一门通用的技术。

综上所述，作为一种全新的处理器架构，RISC-V被接受的速度如此之快，在以往都是不可想象的。

作为一名处理器设计领域的资深从业人员，我一直关注着RISC-V的发展。2017年年初，

2 | 自序

我利用自己的专业知识设计了蜂鸟 E203 超低功耗 RISC-V 处理器内核，并将其进行了开源，成为国内最早开源的 RISC-V 处理器内核之一，受到了社区成员的热烈欢迎，很多爱好者和初学者都将蜂鸟 E203 作为案例进行学习。但是由于 RISC-V 的诞生时间太短，在很多方面没有翔实的中文资料，这为初学者系统学习 RISC-V 带来极大的阻碍。基于此原因，在社区成员的鼓励下，我以开源的蜂鸟 E203 为案例，对其内部设计细节和源码进行了透彻的分析，撰写了国内第一本系统介绍 RISC-V 架构和 RISC-V 处理器设计的书《手把手教你设计 CPU——RISC-V 处理器篇》，为 RISC-V 在国内的快速普及贡献了自己的绵薄之力。

《手把手教你设计 CPU—RISC-V 处理器篇》虽然解决了 RISC-V 架构和处理器内核设计方面中文资料欠缺的问题，但是在嵌入式软件开发方面，仍然欠缺中文资料。所以尽管有了 RISC-V 处理器内核，很多用户还是不知道该如何使用 RISC-V 处理器内核进行嵌入式开发。为了促进 RISC-V 在国内的进一步普及，尤其是方便广大初学者快速入门，我决定利用业余时间撰写本书，总结并分享一些使用 RISC-V 进行嵌入式开发的技术和经验。

技术书籍的撰写是一个枯燥而漫长的过程，需要付出很多的时间和精力。在此要感谢我的亲密“战友”以及合作伙伴对我的支持，没有他们的鼓励，我难以坚持下来。我更加需要感谢我的家人特别是我的妻子，我因为花费了大量的周末和夜晚时间撰稿而无法陪伴家人，没有他们对我的鼎力支持，本书也不可能完成。

我由衷地希望本书能够促进 RISC-V 在国内的进一步普及，尤其是能够帮助广大初学者快速地掌握这门新兴的开放架构和嵌入式开发技术。作为一名国内处理器设计领域的“老兵”，我更加希望我国能够利用 RISC-V 提供的契机，完成主流通用处理器内核领域的国产自主化，实现我国半导体产业的一次跨越。

胡振波

2018 年于上海

前言

RISC-V 架构在极短的时间内便引起了业界的高度关注，从众多反应快速的小公司到实力雄厚的巨头公司（如 NVIDIA、西部数据等）均开始使用 RISC-V 架构开发产品。“旧时王谢堂前燕，飞入寻常百姓家”，在摩尔定律逐步逼近极限的今天，开放的 RISC-V 架构的诞生，催生出了一轮新的 CPU 创新热潮。

RISC-V 在全世界范围内的兴起与风靡，在国内也引起了广泛的关注，当前国内的众多院校与公司都开始研究并使用 RISC-V 架构，将其用于学术或者工程项目中。尤其是在深嵌入式领域，无论是硬件处理器核，还是软件工具链，RISC-V 架构处理器已经具备了替代传统商用深嵌入式处理器（譬如 ARM Cortex-M 处理器）的能力。但是由于 RISC-V 诞生时间太短，在很多方面亟需系统而翔实的中文资料来帮助初学者快速掌握这一门新兴的处理器架构。

本书的姊妹版《手把手教你设计 CPU——RISC-V 处理器篇》已经出版，提供了一个非常高效的超低功耗开源 RISC-V 处理器学习案例——蜂鸟 E203，并对其进行了全方面剖析和讲解，解决了在 CPU 硬件设计方面中文资料欠缺的问题。

但是，有关 RISC-V 嵌入式软件开发方面的中文资料仍然欠缺，体现在如下方面。

- 目前的 RISC-V 文档是英文原版的指令集手册，虽然此文档非常精简短小，但是该文档比较专业，处理器架构研究不深的读者难以理解。因此，学习者最好有对 RISC-V 指令集架构介绍的中文资料。
- 对于 RISC-V 的软件开发工具链，包括嵌入式和 Windows 软件开发工具的下载和使用方法、简单嵌入式开发平台的搭建等，也没有很好的中文资料系统介绍。
- 对于 RISC-V 的汇编语言开发、典型的 RISC-V 嵌入式开发平台和环境的使用、典型示例程序等，也没有很好的中文资料系统介绍。

综上，虽然部分专业人士已经能够娴熟地使用 RISC-V 进行嵌入式开发，但是初学者却无从下手。为了促进 RISC-V 在国内的普及，尤其是被广大初学者接受和快速入门，本书将分享和总结一些使用 RISC-V 进行嵌入式开发的相关技术和经验，主要面向对 RISC-V 感兴趣的入门用户，包括嵌入式软件开发和硬件设计人员。

作者希望本书能够作为一本通俗读本，帮助初学者和爱好者顺利越过初期的陡峭学习曲线，快速掌握 RISC-V 进行嵌入式开发的本领。谨以此书献给曾经帮助过作者的良师益友、合作伙伴和默默工作的工程师们！

本书内容

- 您是否想用最短的时间熟悉并掌握 RISC-V 架构及其嵌入式开发技术？
- 您是否想快速了解一款开源低功耗 RISC-V 处理器内核？
- 您是否想深入理解并快速使用一款免费和完整的 MCU 级别 SoC 平台？
- 您是否想快速学会 RISC-V 的 GCC 工具链和 Windows IDE 的使用？
- 您是否想快速了解一款完整的 RISC-V 嵌入式软件开发套件（Software Development Kit, SDK）以及配套的软件示例？

如果您对上述任意一个问题感兴趣，本书都将是您很好的选择。

作者开发了一款 MCU 级别超低功耗 RISC-V 处理器（蜂鸟 E203）作为学习案例，并且配套开源了一整套完整的 MCU SoC 平台、软件开发套件（SDK）以及配套软件示例。

本书旨在让更多的人快速使用起 RISC-V 架构的嵌入式处理器并对其进行软件开发。作为一本介绍 RISC-V 嵌入式开发入门的图书，为了使本书能够自成体系，从而使得（对于 CPU 硬件设计不感兴趣的）嵌入式软件方面的读者从一本书中便可以获取到完整的信息量和知识体系，本书与其姊妹篇《手把手教你设计 CPU——RISC-V 处理器》存在部分内容的重复，请读者见谅。

本书分为正文部分和附录部分，各部分主要内容如下。

正文部分共包括 14 章内容。

第 1 章主要介绍 CPU 的基础知识、指令集架构的历史、CPU 的应用领域、各领域的主流架构、RISC-V 的诞生背景等。

第 2 章主要对开源的 RISC-V 处理器——蜂鸟 E203 处理器核和 SoC 的特性进行整体介绍。

第 3 章主要介绍 RISC-V 架构和特点，着重分析其大道至简的设计哲学，并阐述 RISC-V 和曾经出现过的开放架构有何不同。

第 4 章主要介绍 RISC-V 架构定义的中断和异常机制。

第 5 章主要介绍蜂鸟 E203 开源 MCU SoC 的整体特性。

第 6 章主要介绍蜂鸟 E203 开源 MCU SoC 的外设详细信息。

第 7 章主要介绍蜂鸟 E203 开源 MCU SoC 的开发板。

第 8 章主要介绍编译器如何将 C/C++ 语言编写的程序转换成为处理器能够执行的二进制代码的过程，从而帮助初学者快速地了解编译的基本过程。

第 9 章主要介绍嵌入式开发的特点和 RISC-V GCC 开发工具链使用的相关信息。

第 10 章主要介绍如何直接使用 RISC-V 架构的汇编语言进行程序设计，以及如何在 C/C++ 程序中内嵌汇编或者在汇编程序中调用 C/C++ 函数。

第 11 章主要介绍如何使用基于 Linux 环境的 HBird-E-SDK 开发环境对蜂鸟 E203 开源 MCU 进行嵌入式软件开发。

第 12 章主要介绍几个功能更加丰富的示例程序，以便于读者巩固和加深对 RISC-V 嵌入式软件开发的理解。

第 13 章主要介绍如何使用基于 MCU Eclipse IDE 的 Windows 开发调试环境对蜂鸟 E203 MCU 开发板进行软件开发和调试。

第 14 章主要介绍如何向蜂鸟 E203 MCU 开发板上移植实时操作系统。

附录部分包括附录 A~附录 G，将对 RISC-V 指令集架构进行详细介绍，对 RISC-V 指令集架构细节感兴趣的读者可以先行阅读附录部分。

附录 A 主要介绍 RISC-V 架构的指令集。该附录翻译自 RISC-V 的“指令集文档”，并对相关内容进行了重新组织，以求通俗易懂。

附录 B 主要介绍 RISC-V 架构的 CSR 寄存器。该附录对 CSR 寄存器的介绍翻译自 RISC-V 的“特权架构文档”，同时还介绍了蜂鸟 E203 处理器核自定义的 CSR 寄存器。

附录 C 主要介绍 RISC-V 架构定义的系统平台中断控制器（Platform Level Interrupt Controller，PLIC）。该附录对 PLIC 的介绍翻译自 RISC-V 的“特权架构文档”。

附录 D 主要介绍存储器模型（Memory Model）的相关背景知识，帮助读者更深入地理解 RISC-V 架构的存储器模型。

附录 E 主要结合多线程“锁”的示例对存储器原子操作指令的应用背景进行简要介绍。

附录 F 和附录 G 分别是 RISC-V 指令的编码列表和 RISC-V 伪指令的列表。

附录均节取自 RISC-V 的“指令集文档”，供读者快速查阅。

建议与反馈

由于时间仓促且作者水平有限，书中难免存在不足之处。敬请各位读者批评指正，相关问题请与本书编辑（zhangtao@ptpress.com.cn）联系交流。

资源与支持

本书由异步社区出品，社区（<https://www.epubit.com/>）为您提供相关资源和后续服务。

提交勘误

作者和编辑尽最大努力来确保书中内容的准确性，但难免会存在疏漏。欢迎您将发现的问题反馈给我们，帮助我们提升图书的质量。

当您发现错误时，请登录异步社区，按书名搜索，进入本书页面，单击“提交勘误”，输入勘误信息，单击“提交”按钮即可。本书的作者和编辑会对您提交的勘误进行审核，确认并接受后，您将获赠异步社区的 100 积分。积分可用于在异步社区兑换优惠券、样书或奖品。

The screenshot shows a web form for reporting errors. At the top, there are three tabs: '详细信息' (Detailed Information), '写书评' (Write a review), and '提交勘误' (Report Error), with '提交勘误' being the active tab. Below the tabs are three input fields: '页码:' (Page number:), '页内位置(行数):' (Page location (line number:)), and '勘误印次:' (Error edition:). There is also a rich text editor area containing placeholder text. At the bottom right of the form are two buttons: '字数统计' (Character count statistics) and a large '提交' (Submit) button.

扫码关注本书

扫描下方二维码，您将会在异步社区微信服务号中看到本书信息及相关的服务提示。



与我们联系

我们的联系邮箱是 contact@epubit.com.cn。

此为试读，需要完整PDF请访问：www.ertongbook.com

如果您对本书有任何疑问或建议，请您发邮件给我们，并请在邮件标题中注明本书书名，以便我们更高效地做出反馈。

如果您有兴趣出版图书、录制教学视频，或者参与图书翻译、技术审校等工作，可以发邮件给我们；有意出版图书的作者也可以到异步社区在线提交投稿（直接访问www.epubit.com/selfpublish/submission即可）。

如果您是学校、培训机构或企业，想批量购买本书或异步社区出版的其他图书，也可以发邮件给我们。

如果您在网上发现有针对异步社区出品图书的各种形式的盗版行为，包括对图书全部或部分内容的非授权传播，请您将怀疑有侵权行为的链接发邮件给我们。您的这一举动是对作者权益的保护，也是我们持续为您提供有价值的内容的动力之源。

关于异步社区和异步图书

“**异步社区**”是人民邮电出版社旗下IT专业图书社区，致力于出版精品IT技术图书和相关学习产品，为作译者提供优质出版服务。异步社区创办于2015年8月，提供大量精品IT技术图书和电子书，以及高品质技术文章和视频课程。更多详情请访问异步社区官网<https://www.epubit.com>。

“**异步图书**”是由异步社区编辑团队策划出版的精品IT专业图书的品牌，依托于人民邮电出版社近30年的计算机图书出版积累和专业编辑团队，相关图书在封面上印有异步图书的LOGO。异步图书的出版领域包括软件开发、大数据、AI、测试、前端、网络技术等。



异步社区



微信服务号

目 录

第 1 章 进入 32 位时代，谁能成为下一个 8051	1
1.1 磨刀不误砍柴工—CPU 基础	
知识介绍.....	1
1.1.1 ISA—CPU 的灵魂	2
1.1.2 CISC 与 RISC	3
1.1.3 32 位与 64 位架构.....	4
1.1.4 ISA 众生相.....	5
1.1.5 CPU 的领域之分.....	9
1.1.6 8 位时代的传奇“前辈” —8051.....	10
1.1.7 IoT 的崛起—32 位 时代的到来.....	11
1.2 无敌是多么寂寞—ARM 统治 着的世界.....	11
1.2.1 独乐乐与众乐乐—ARM 公司的盈利模式.....	12
1.2.2 小个子有大力量—无处 不在的 Cortex-M 系列.....	14
1.2.3 移动王者—Cortex-A 系列 在手持设备领域的巨大 成功.....	16
1.2.4 进击的巨人—ARM 进军 PC 与服务器领域的雄心.....	18
1.2.5 游戏终结者之 ARM.....	19
1.3 东边日出西边雨，道是无晴却有晴 —RISC-V 登场	19
1.4 RISC-V 和其他开放架构有何 不同.....	21
1.4.1 “平民英雄” —OpenRISC	22
1.4.2 “豪门显贵” —SPARC	22
1.4.3 “名校优生” —RISC-V.....	23
1.5 结语：进入 32 位时代，谁能成为深 嵌入式领域的下一个 8051?	23
第 2 章 开源蜂鸟 E203 超低功耗 RISC-V Core 与 SoC	25
2.1 乱花渐欲迷人眼	25
2.2 与众不同的蜂鸟 E203 处理器	25
2.3 蜂鸟虽小，五脏俱全 —蜂鸟 E203 简介	26
2.4 蜂鸟 E203 性能指标	27
2.5 蜂鸟 E203 配套 SoC	28
第 3 章 大道至简—RISC-V 架构 之魂	29
3.1 简单就是美—RISC-V 架构的 设计哲学	29
3.1.1 无病一身轻—架构的 篇幅	30
3.1.2 能屈能伸—模块化的 指令集	31
3.1.3 浓缩的都是精华—指令的 数量	31
3.2 RISC-V 指令集架构简介	32
3.2.1 模块化的指令子集	32
3.2.2 可配置的通用寄存器组	33
3.2.3 规整的指令编码	33
3.2.4 简洁的存储器访问指令	34
3.2.5 高效的分支跳转指令	35
3.2.6 简洁的子程序调用	36
3.2.7 无条件码执行	36
3.2.8 无分支延迟槽	37
3.2.9 零开销硬件循环	37

3.2.10 简洁的运算指令	38	5.8 蜂鸟 E203 MCU SoC 电源域划分	64
3.2.11 优雅的压缩指令子集	38	5.9 蜂鸟 E203 MCU SoC 低功耗模式	64
3.2.12 特权模式	39	5.10 蜂鸟 E203 MCU SoC 的全局复位	65
3.2.13 CSR 寄存器	40	5.11 蜂鸟 E203 MCU SoC 的上电流程控制	66
3.2.14 中断和异常	40	5.12 蜂鸟 E203 MCU SoC 芯片引脚表	67
3.2.15 矢量指令子集	40	5.13 蜂鸟 E203 MCU SoC 的 GPIO 引脚分配	68
3.2.16 自定制指令扩展	40	5.14 蜂鸟 E203 MCU SoC 的中断处理	70
3.2.17 总结与比较	41	5.14.1 蜂鸟 E203 处理器核的异常和中断处理	70
第 4 章 RISC-V 架构的中断和异常	43	5.14.2 蜂鸟 E203 处理器的中断接口	71
4.1 中断和异常概述	43	5.14.3 CLINT 模块生成计时器中断和软件中断	72
4.1.1 中断概述	43	5.14.4 PLIC 管理多个外部中断	73
4.1.2 异常概述	44		
4.1.3 广义上的异常	44		
4.2 RISC-V 架构异常处理机制	46		
4.2.1 进入异常	47		
4.2.2 退出异常	50		
4.2.3 异常服务程序	50		
4.3 RISC-V 架构中断定义	51		
4.3.1 中断类型	51		
4.3.2 中断屏蔽	54		
4.3.3 中断等待	55		
4.3.4 中断优先级与仲裁	55		
4.3.5 中断嵌套	56		
4.3.6 总结比较	57		
4.4 RISC-V 架构异常相关 CSR 寄存器	57		
4.5 蜂鸟 E203 的中断和异常实现	58		
第 5 章 开源蜂鸟 E203 MCU SoC 总体介绍	59		
5.1 Freedom E310 SoC 简介	59		
5.2 蜂鸟 E203 MCU SoC 简介	60		
5.3 蜂鸟 E203 MCU SoC 框图	60		
5.4 蜂鸟 E203 MCU SoC 存储资源	61		
5.4.1 片上存储资源	61		
5.4.2 片外 Flash 存储资源	61		
5.5 蜂鸟 E203 MCU SoC 外设资源	62		
5.6 蜂鸟 E203 MCU SoC 地址分配	62		
5.7 蜂鸟 E203 MCU SoC 时钟域划分	63		
第 6 章 开源蜂鸟 E203 MCU SoC 外设介绍	77		
6.1 蜂鸟 E203 MCU SoC 外设总述	77		
6.2 PLIC	78		
6.3 CLINT	78		
6.4 LCLKGEN	78		
6.4.1 LCLKGEN 简介	78		
6.4.2 LCLKGEN 寄存器列表	78		
6.5 HCLKGEN	79		
6.5.1 HCLKGEN 简介	79		
6.5.2 HCLKGEN 寄存器列表	79		
6.6 GPIO	79		
6.6.1 GPIO 特性	79		
6.6.2 GPIO 寄存器列表	80		
6.6.3 I/O 结构和 IOF 模式	80		
6.6.4 SoC 各外设复用 GPIO 引脚	83		
6.6.5 GPIO 中断	83		
6.6.6 GPIO_VALUE 寄存器	84		
6.6.7 GPIO_INPUT_EN 寄存器	84		
6.6.8 GPIO_OUTPUT_EN 寄存器	85		

6.6.9	GPIO_PORT 寄存器	85
6.6.10	GPIO_PUE 寄存器	85
6.6.11	GPIO_DS 寄存器	85
6.6.12	GPIO_OUTPUT_XOR 寄存器.....	85
6.6.13	GPIO_RISE_IE、 GPIO_RISE_IP 等寄存器	85
6.7	SPI.....	86
6.7.1	SPI 背景知识简介	86
6.7.2	SPI 特性	88
6.7.3	SPI 寄存器列表	89
6.7.4	SPI 接口数据线	90
6.7.5	通过 SPI_SCKDIV 寄存器 配置 SCK 时钟频率	90
6.7.6	通过 SPI_SCKMODE 寄存器 配置 SCK 的极性与相位	90
6.7.7	通过 SPI_CSID 寄存器 配置 SPI 使能信号	92
6.7.8	通过 SPI_CSDEF 寄存器 配置使能信号的空闲值	92
6.7.9	通过 SPI_CSMODE 寄存器 配置使能信号的行为	92
6.7.10	通过 SPI_DELAY0 和 SPI_DELAY1 寄存器配置 使能信号的行为	93
6.7.11	通过 SPI_FCTRL 寄存器 使能 QSPI0 的 Flash XiP 模式	94
6.7.12	通过 SPI_Ffmt 寄存器 控制 QSPI0 读取外部 Flash	95
6.7.13	通过 SPI_FMT 寄存器 配置传输参数	97
6.7.14	通过 SPI_TXDATA 寄存器 发送数据	97
6.7.15	通过 SPI_RXDATA 寄存器 接收数据	98
6.7.16	通过 SPI_RXMARK 寄存器 配置发送中断阈值	100
6.7.17	通过 SPI_RXMARK 寄存器 配置接收中断阈值	100
6.7.18	通过 SPI_IE 和 SPI_IP 寄存器控制中断	101
6.8	I ² C	102
6.8.1	I ² C 背景知识简介	102
6.8.2	I ² C 特性	103
6.8.3	I ² C 寄存器列表	103
6.8.4	I ² C 接口数据线	104
6.8.5	通过 I ² C_PRERlo 和 I ² C_PRERhi 寄存器 配置 SCL 时钟频率	104
6.8.6	通过 I ² C_CTR 寄存器 配置功能和中断使能	104
6.8.7	I ² C 模块产生中断	105
6.8.8	通过 I ² C_TXR 和 I ² C_RXR 寄存器发送和接收数据	105
6.8.9	通过 I ² C_CR 和 I ² C_SR 寄存器 发起命令和查看状态	106
6.8.10	初始化 I ² C 模块的序列	107
6.8.11	通过 I ² C 模块向外部从 设备写数据的常用序列	107
6.8.12	通过 I ² C 模块从外部从 设备读数据的常用序列	108
6.9	UART.....	109
6.9.1	UART 背景知识简介	109
6.9.2	UART 特性	110
6.9.3	UART 寄存器列表	110
6.9.4	UART 接口数据线	111
6.9.5	通过 UART_TXDATA 寄存器发送数据	111
6.9.6	通过 UART_RXDATA 寄存器接收数据	112
6.9.7	通过 UART_TXCTRL 寄存器进行发送控制	113
6.9.8	通过 UART_RXCTRL 寄存器进行接收控制	113
6.9.9	通过 UART_IE 和 UART_IP 寄存器控制中断	114

6.9.10 通过 UART_DIV 寄存器配置波特率.....	115
6.10 PWM.....	116
6.10.1 PWM 背景知识简介.....	116
6.10.2 PWM 特性和结构图.....	116
6.10.3 PWM 寄存器列表.....	117
6.10.4 通过 PWMCFG 寄存器进行配置.....	118
6.10.5 计数器计数值 PWMCOUNT 寄存器和 PWM 周期.....	119
6.10.6 计数器比较值 PWMS 寄存器.....	120
6.10.7 PWM 接口数据线.....	121
6.10.8 产生左对齐或者右对齐的脉冲信号.....	121
6.10.9 产生居中对齐的脉冲信号.....	122
6.10.10 配置 pwmcmp<X>gang 结连产生任意形状的脉冲信号.....	124
6.10.11 配置 pwmdeglitch 防止输出毛刺.....	124
6.10.12 PWM 产生中断.....	124
6.11 WDT.....	125
6.11.1 WDT 背景知识简介.....	125
6.11.2 WDT 特性和结构图.....	125
6.11.3 WDT 寄存器列表.....	126
6.11.4 通过 WDOGCFG 寄存器进行配置.....	127
6.11.5 计数器计数值 WDOGCOUNT 寄存器.....	128
6.11.6 通过 WDOGKEY 寄存器解锁.....	128
6.11.7 通过 WDOGFEED 寄存器喂狗.....	129
6.11.8 计数器比较值 WDOGS 寄存器.....	129
6.11.9 通过 WDOGCMP 寄存器配置阈值.....	130
6.11.10 WDT 产生全局复位.....	130
6.11.11 WDT 产生中断.....	130
6.12 RTC.....	131
6.12.1 RTC 背景知识简介.....	131
6.12.2 RTC 特性和结构图.....	131
6.12.3 RTC 寄存器列表.....	131
6.12.4 通过 RTCCFG 寄存器进行配置.....	132
6.12.5 计数器计数值 RTCHI/RTCLO 寄存器.....	133
6.12.6 计数器比较值 RTCS 寄存器.....	133
6.12.7 通过 RTCCMP 寄存器配置阈值.....	134
6.12.8 RTC 产生中断.....	134
6.13 PMU.....	134
6.13.1 PMU 背景知识简介.....	134
6.13.2 PMU 特性和结构图.....	135
6.13.3 PMU 寄存器列表.....	136
6.13.4 通过 PMUKEY 寄存器解锁.....	136
6.13.5 通过 PMUSLEEP 寄存器进入休眠模式.....	137
6.13.6 通过 PMUSLEEPI<X>寄存器配置休眠指令序列.....	137
6.13.7 通过 PMUBACKUP<X>寄存器保存关键信息.....	139
6.13.8 通过 PMUIE 寄存器配置唤醒条件.....	139
6.13.9 通过 PMUWAKEUPI<X>寄存器配置唤醒指令序列.....	140
6.13.10 通过 PMUCAUSE 寄存器查看唤醒原因.....	141
第 7 章 开源蜂鸟 E203 MCU 开发板与调试器.....	143
7.1 蜂鸟 E203 MCU 开发板.....	143
7.2 蜂鸟 E203 JTAG 调试器.....	143

第 8 章 编译过程简介	145
8.1 GCC 工具链介绍	145
8.1.1 GCC 工具链概述	145
8.1.2 Binutils	146
8.1.3 C 运行库	147
8.1.4 GCC 命令行选项	148
8.2 准备工作	148
8.2.1 Linux 安装	148
8.2.2 准备 Hello World 程序	148
8.3 编译过程	149
8.3.1 预处理	149
8.3.2 编译	150
8.3.3 汇编	150
8.3.4 链接	151
8.3.5 一步到位的编译	153
8.4 分析 ELF 文件	153
8.4.1 ELF 文件介绍	153
8.4.2 ELF 文件的段	154
8.4.3 查看 ELF 文件	154
8.4.4 反汇编	155
8.5 嵌入式系统编译的特殊性	156
8.6 本章小结	156
第 9 章 嵌入式开发特点与 RISC-V GCC 工具链	158
9.1 嵌入式系统开发特点	158
9.1.1 交叉编译和远程调试	158
9.1.2 移植 newlib 或 newlib-nano 作为 C 运行库	159
9.1.3 嵌入式引导程序和中断 异常处理	160
9.1.4 嵌入式系统链接脚本	160
9.1.5 减少代码体积	161
9.1.6 支持 printf 函数	161
9.1.7 提供板级支持包	162
9.2 RISC-V GCC 工具链简介	162
9.2.1 RISC-V GCC 工具链种类	162
9.2.2 riscv-none-embed 工具链 下载	163
9.2.3 RISC-V GCC 工具链的 (-march=) 和 (-mabi=) 选项	164
9.2.4 RISC-V GCC 工具链的 (-mcmodel=) 选项	168
9.2.5 RISC-V GCC 工具链的 其他选项	169
9.2.6 RISC-V GCC 工具链的 预定义宏	170
9.2.7 RISC-V GCC 工具链使用 实例	170
第 10 章 RISC-V 汇编语言程序设计	171
10.1 汇编语言简介	171
10.2 RISC-V 汇编程序概述	172
10.3 RISC-V 汇编指令	173
10.4 RISC-V 汇编程序伪操作	173
10.5 RISC-V 汇编程序示例	177
10.5.1 定义标签	177
10.5.2 定义宏	178
10.5.3 定义常数	178
10.5.4 立即数赋值	178
10.5.5 标签地址赋值	179
10.5.6 设置浮点舍入模式	179
10.5.7 完整实例	180
10.6 在 C/C++ 程序中嵌入汇编	181
10.6.1 GCC 内联汇编简述	181
10.6.2 GCC 内联汇编“输出 操作数”和“输入 操作数”部分	182
10.6.3 GCC 内联汇编“可能 影响的寄存器或 存储器”部分	183
10.6.4 GCC 内联汇编参考 实例一	184
10.6.5 GCC 内联汇编参考 实例二	185
10.6.6 小结	186
10.7 在汇编中调用 C/C++ 函数	186
10.8 本章小结	187