




计 算 机 科 学 从 书



可定制计算

[美] 陈昱廷 (Yu-Ting Chen) 从京生 (Jason Cong) 迈克尔·吉尔 (Michael Gill)
格伦·雷曼 (Glenn Reinman) 肖冰峻 (Bingjun Xiao) 著
鄢贵海 叶靖 王颖 路航 卢文岩 李家军 吴婧雅 译

Customizable Computing



机械工业出版社
China Machine Press


计 算 机 科 学 从 书



可定制计算

[美] 陈昱廷 (Yu-Ting Chen) 从京生 (Jason Cong) 迈克尔·吉尔 (Michael Gill) 著
格伦·雷曼 (Glenn Reinman) 肖冰峻 (Bingjun Xiao)
鄂贵海 叶靖 王颖 路航 卢文岩 李家军 吴婧雅 译

Customizable Computing



机械工业出版社
China Machine Press

图书在版编目 (CIP) 数据

可定制计算 / (美) 陈昱廷 (Yu-Ting Chen) 等著; 鄢贵海等译. —北京: 机械工业出版社, 2018.6

(计算机科学丛书)

书名原文: Customizable Computing

ISBN 978-7-111-60094-7

I. 可… II. ①陈… ②鄢… III. 计算机体系结构 – 研究 IV. TP303

中国版本图书馆 CIP 数据核字 (2018) 第 112488 号

本书版权登记号: 图字 01-2017-7513

Authorized translation from the English language edition, entitled Customizable Computing, 1st Edition, 9781627057677 by Yu-Ting Chen, Jason Cong, Michael Gill, Glenn Reinman, and Bingjun Xiao, published by Morgan & Claypool Publishers, Inc., Copyright © 2015.

Chinese language edition published by China Machine Press, Copyright © 2018.

All rights reserved. No part of this book may be reproduced or transmitted in any form or by any means, electronic or mechanical, including photocopying, recording or by any information storage retrieval system, without permission from Morgan & Claypool Publishers, Inc. and China Machine Press.

本书中文简体字版由美国摩根 & 克莱普尔出版公司授权机械工业出版社独家出版。未经出版者预先书面许可, 不得以任何方式复制或抄袭本书的任何部分。

本书由知名计算机科学家丛京生教授领衔撰写, 概述了高能效可定制体系结构的研究动态, 包括可定制核和加速器、片上存储定制以及互连优化。书中不仅涵盖技术层面的讨论, 还分析了一些成功的设计案例, 并讨论了它们在性能和能效方面的影响。

本书可帮助该领域研究人员快速把握先进研究方向, 为未来计算系统大规模部署的深入研究、设计和实现提供参考。

出版发行: 机械工业出版社 (北京市西城区百万庄大街 22 号 邮政编码: 100037)

责任编辑: 朱秀英

责任校对: 殷 虹

印 刷: 三河市宏图印务有限公司

版 次: 2018 年 6 月第 1 版第 1 次印刷

开 本: 185mm×260mm 1/16

印 张: 9.5

书 号: ISBN 978-7-111-60094-7

定 价: 49.00 元

凡购本书, 如有缺页、倒页、脱页, 由本社发行部调换

客服热线: (010) 88378991 88361066

投稿热线: (010) 88379604

购书热线: (010) 68326294 88379649 68995259

读者信箱: hzjsj@hzbook.com

版权所有·侵权必究

封底无防伪标均为盗版

本书法律顾问: 北京大成律师事务所 韩光 / 邹晓东

文艺复兴以来，源远流长的科学精神和逐步形成的学术规范，使西方国家在自然科学的各个领域取得了垄断性的优势；也正是这样的优势，使美国在信息技术发展的六十多年间名家辈出、独领风骚。在商业化的进程中，美国的产业界与教育界越来越紧密地结合，计算机学科中的许多泰山北斗同时身处科研和教学的最前线，由此而产生的经典科学著作，不仅擘划了研究的范畴，还揭示了学术的源变，既遵循学术规范，又自有学者个性，其价值并不会因年月的流逝而减退。

近年，在全球信息化大潮的推动下，我国的计算机产业发展迅猛，对专业人才的需求日益迫切。这对计算机教育界和出版界都既是机遇，也是挑战；而专业教材的建设在教育战略上显得举足轻重。在我国信息技术发展时间较短的现状下，美国等发达国家在其计算机科学发展的几十年间积淀和发展的经典教材仍有许多值得借鉴之处。因此，引进一批国外优秀计算机教材将对我国计算机教育事业的发展起到积极的推动作用，也是与世界接轨、建设真正的世界一流大学的必由之路。

机械工业出版社华章公司较早意识到“出版要为教育服务”。自1998年开始，我们就将工作重点放在了遴选、移译国外优秀教材上。经过多年的不懈努力，我们与 Pearson, McGraw-Hill, Elsevier, MIT, John Wiley & Sons, Cengage 等世界著名出版公司建立了良好的合作关系，从他们现有的数百种教材中甄选出 Andrew S. Tanenbaum, Bjarne Stroustrup, Brian W. Kernighan, Dennis Ritchie, Jim Gray, Alfred V. Aho, John E. Hopcroft, Jeffrey D.

Ullman, Abraham Silberschatz, William Stallings, Donald E. Knuth, John L. Hennessy, Larry L. Peterson 等大师名家的一批经典作品，以“计算机科学丛书”为总称出版，供读者学习、研究及珍藏。大理石纹理的封面，也正体现了这套丛书的品位和格调。

“计算机科学丛书”的出版工作得到了国内外学者的鼎力相助，国内的专家不仅提供了中肯的选题指导，还不辞劳苦地担任了翻译和审校的工作；而原书的作者也相当关注其作品在中国的传播，有的还专门为本书的中译本作序。迄今，“计算机科学丛书”已经出版了近两百个品种，这些书籍在读者中树立了良好的口碑，并被许多高校采用为正式教材和参考书籍。其影印版“经典原版书库”作为姊妹篇也被越来越多实施双语教学的学校所采用。

权威的作者、经典的教材、一流的译者、严格的审校、精细的编辑，这些因素使我们的图书有了质量的保证。随着计算机科学与技术专业学科建设的不断完善和教材改革的逐渐深化，教育界对国外计算机教材的需求和应用都将步入一个新的阶段，我们的目标是尽善尽美，而反馈的意见正是我们达到这一终极目标的重要帮助。华章公司欢迎老师和读者对我们的工作提出建议或给予指正，我们的联系方法如下：

华章网站：www.hzbook.com

电子邮件：hzjsj@hzbook.com

联系电话：(010) 88379604

联系地址：北京市西城区百万庄南街1号

邮政编码：100037



华章教育

华章科技图书出版中心

计算机体系结构是连接上层应用和底层硬件实现的桥梁，在信息领域具有基础性作用。自 1971 年微处理器诞生以来，通过近 50 年的发展，微处理器体系结构经历了多代技术更迭。从最初每秒只能执行 5 万条指令的 4 位、8 位微控制器，发展到如今的数十个核、每秒可执行数十亿条指令的 64 位多核处理器。所承载的应用也从最初的简单算术操作，扩展到如今的人工智能、虚拟现实、自动驾驶、互联网等。“计算能力”正在像空气一样，逐渐渗透进人们日常生活的方方面面。

自英特尔创始人戈登·摩尔于 1965 年提出“摩尔定律”以来，芯片的运算能力大体上按照每 18 个月翻一番的速度在增长，其动力既来自于工艺的进步，也源于架构的不断创新。芯片制造工艺的进步所带来的贡献之大，使得架构可以几乎不做任何更改，仅采用更细化的半导体工艺，就可以获得可观的性能提升。同时，更多、更便宜的晶体管等片上资源也为很多架构设计提供了可能性，例如超标量、乱序执行、同时多线程、向量指令扩展等技术，这些都是在大量片上晶体管和互连资源的基础上才可能实现的架构创新。

但是，随着工艺不断细化并逐渐逼近一定的物理极限，最近几年，有关“摩尔定律终结”的观点不绝于耳。这意味着原来的“工艺 - 架构”这种“双轮驱动”的发展模式似乎很难平衡，在找

到“新摩尔定律”之前，架构的创新需要担负起更为重要的角色。2005年前后，有研究发现，单个处理器核的能效及提升已经遇到瓶颈，于是开始转向发展多核处理器架构。这是一个比较直接的演化过程，很多并行应用因此直接受益；但也有很多应用的性能并没有因为采用了多核处理器而得到提升，特别是那些没有“显式”并行度且难以进行并行编译优化的应用。时至2010年，体系结构学术界的一些前辈还常常责备架构设计人员“只关注集成更多的核，而不考虑软件如何才能充分利用它们”。

正所谓时势造英雄，与此同时，研究人员也开始了针对特定领域应用的架构研究，面向“特定领域计算”就是其中的代表。在这一技术框架之下，可定制计算是实现特定领域计算的有效技术路线，也是本书的主题。本书从计算引擎的架构设计、片上存储器的设计、片上网络的设计三个方面讨论了可定制计算涉及的核心内容，是对这一领域重要研究内容的总结和提炼。纲举目张，我们相信通过阅读本书，读者可以比较迅速地抓住该研究领域的重点，为进一步研究打下扎实的基础。

我从事体系结构学习和研究虚有十年，但在接到该书的翻译邀请时也倍感压力。本书作者是国际知名专家学者，通常对于译著而言，鲜有读者满意之作，这从各大书籍销售网站的评论便可见一斑。尽管如此，犹豫再三，还是决定接受这个挑战。一来通过此事获得学习的机会，加深对该领域的理解；二来也为国内该领域的相关学者贡献微薄的力量。

本书是集体贡献的结果。翻译团队包括我、叶靖博士、王颖博士、路航博士，还有博士生卢文岩、李家军、吴婧雅。其中叶靖负责第4章、王颖负责第5章、路航负责第6章，我和其他成员负责了其他部分，并统一校稿。在与编辑反复沟通的过程中，

吴婧雅负责了大部分繁琐的工作。本书的翻译恰逢农历春节，团队成员都牺牲了大量陪同家人的时间来促成此事，在此特表示感谢。我们将多处原文进行了比较“中式”的表达，不求“信、达、雅”，但求无重大曲解。限于我们的水平，其中不足之处在所难免，恳请读者批评指正。

鄢贵海

致 谢 |

Customizable Computing

本研究由美国国家科学基金会计算远征项目（NSF Expeditions in Computing Award）CCF-0926127、未来体系结构研究中心（Center for Future Architectures Research, CFAR）（作为六个“半导体先进技术研发网络”（STARnet）项目之一，由美国国防高级研究计划局（DARPA）和微电子高级研究公司（MARCO）赞助的半导体研究联盟（Semiconductor Research Corporation, SRC）成立）以及美国国家科学基金会研究生助研奖学金（NSF Graduate Research Fellowship Grant）#DGE-0707424 支持。

Yu-Ting Chen, Jason Cong, Michael Gill,

Glenn Reinman, Bingjun Xiao

2015 年 6 月

目 录

Customizable Computing

出版者的话

译者序

作者简介

致谢

第1章 引言 3

第2章 路线图 9

 2.1 可定制的片上系统设计 10

 2.1.1 计算资源 10

 2.1.2 片上存储层次结构 13

 2.1.3 片上网络 15

 2.2 软件层 18

第3章 处理器核的定制 21

 3.1 引言 22

 3.2 动态处理器核缩放和处理器核“去特征化” 24

 3.3 处理器核的融合 25

 3.4 定制指令集扩展 29

 3.4.1 向量指令 30

 3.4.2 定制计算引擎 32

 3.4.3 可重构指令集 32

 3.4.4 编译器对定制指令的支持 35

第4章 松耦合计算引擎	37
4.1 引言	38
4.2 松耦合加速器	39
4.2.1 线速处理器	40
4.2.2 硬件与软件的 LCA 管理比较	42
4.2.3 利用 LCA	42
4.3 现场可编程门阵列实现的加速器	43
4.4 粗粒度可重构阵列	44
4.4.1 静态映射	46
4.4.2 运行时映射	48
4.4.3 CHARM	50
4.4.4 使用组合加速器	51
第5章 片上存储器定制	53
5.1 引言	54
5.1.1 高速缓存和缓冲区（便签式存储器）.....	54
5.1.2 片上存储系统定制	57
5.2 CPU 高速缓存定制	59
5.2.1 粗粒度定制策略	60
5.2.2 细粒度定制策略	62
5.3 富加速器架构的缓冲区	65
5.3.1 加速器的共享缓冲区系统设计	65
5.3.2 加速器的内部缓冲区定制	67
5.4 在 CPU 和加速器的高速缓存中提供缓冲区	68
5.4.1 为 CPU 提供软件管理的便签式存储器	68
5.4.2 为加速器提供缓冲区	75
5.5 不同存储技术下的缓存	81
5.5.1 粗粒度定制策略	85
5.5.2 细粒度定制策略	88

第6章 互连定制	97
6.1 引言	98
6.2 拓扑定制	98
6.2.1 针对特定应用的拓扑合成方法	99
6.2.2 可重构快速数据通路	100
6.2.3 局部交叉开关合成与重构方法	102
6.3 路由定制	105
6.3.1 应用感知的无死锁路由技术	106
6.3.2 数据流合成方法	109
6.4 由新设备/电路技术使能的定制功能	112
6.4.1 光学互连	112
6.4.2 射频互连	112
6.4.3 基于RRAM的互连	113
第7章 结束语	117
参考文献	123

摘要

随着登纳德定律在 21 世纪早期的终结，提升计算能效已经成为学术界和产业界的主要焦点，通用处理器和专用集成电路（ASIC）之间的巨大能效差异推动了对可定制体系结构的探索，即调整体系结构以适应负载。本书概述了高能效可定制体系结构的最新发展情况，包括可定制核和加速器、片上存储定制以及互连优化。除了对通用技术的讨论以及对每个领域所采用不同方法的分类外，我们也特别强调并举例说明了每个类别中一些十分成功的设计案例，并讨论了它们在性能和能效方面的影响。我们期望本书可以捕捉关于可定制体系结构的先进研发情况，为未来计算系统大规模部署的深入研究、设计和实现提供有价值的参考。

关键词

加速器体系结构，存储体系结构，多核互连，平行体系结构，可重构体系结构，存储，绿色计算

Customizable Computing

第1章

引言

微处理器诞生于 1971 年。在其早期发展的 30 年中，处理器性能的提升主要受益于晶体管的登纳德缩放 (Dennard scaling) 定律^[45]。该定律描述了晶体管在满足内部电场恒定（即每一代芯片的供电电压降低 30%）的条件下，晶体管尺寸每一代（大约两年）减小 30%。这一定律表征了晶体管的发展趋势，即晶体管密度每一代翻一番，同时晶体管的延迟降低 30%，功耗降低 50%，能耗降低 65%^[7]。晶体管数目的增加也带来了更多体系结构设计的创新，例如优化的存储层次结构设计、复杂的指令调度以及流水线技术的支持。在过去的 20 年中（自 1.5μm 时代到 65nm 时代），这一系列技术的应用使得 Intel 的处理器获得了超过 1000 倍的性能提升，详见文献 [7]。

然而时至 21 世纪早期，登纳德缩放定律开始逐渐失效。尽管芯片的发展趋势依然遵循摩尔定律，即晶体管的尺寸每一代缩小 30%，但是随着漏电功耗的显著增加，供电电压的下降受到限制，同时不断提升的晶体管密度也使得芯片的功耗密度明显上升。为了满足日益增长的计算需求，同时维持恒定的功耗配给，计算产业界开始不再简单地诉诸于处理器频率的提升，而是转入并行时代，即在单个处理器中引入数十到数百个核，或者在仓储级的数据中心互连数百到数千个服务器。然而研究表明，高度的并行化使得通用芯片在性能、功耗、散热、空间以及成本等问题上面临严峻的挑战。“利用率墙”（utilization wall）^[128]的研究表明在 45nm 级的芯片上，仅有 6.5% 的部分可以正常工作。该试验以工作在最高频率（实验中采用 5.2GHz）300mm² 大小的芯片为研究对象，片上实现尽可能多的 64 位加法器（带有输入和输出寄存器）功能。按照漏电受限的缩放模型^[128]，对于 32nm 级芯片，其利用率会进一步降低至 3.5%，大约比上一代技术规格的芯片缩小一半。

文献 [51] 对暗硅 (dark silicon) 现象进行了更加细致和真实的研究。作者研究了 20 个代表性的 Intel 和 AMD 处理器，并以此为基础建立了描述面积和性能以及功耗和性能之间关系的经验模型。这些模型和器件缩放模型共同应用于对不同技术时代的芯片面积、性能和功耗的估算。考虑以 PARSEC 系列基准程序^[9]为代表的 actual 并行应用负载，兼顾不同的多核模型，包括对称多核和非对称多核（包含大核和小核）、动态多核（大核或者小核的使用取决于是否有功耗或者面积的限制）以及可整合多核（小核可以被整合在大核中）。此项研究表明，在当前配置下，22nm 级工艺的芯片有 21% 的部分无法正常工作，而采用 8nm 级的工艺后，出现暗硅现象的芯片面积比率将超过 50%^[51]。这一研究同时也揭露了“简单的核缩放”技术路线的终结。

计算产业界和学术界都在积极主动地寻找一种超越并行技术的突破性解决方案，其目的是在单核缩放的限制下，不断提升芯片能效。最新研究表明，调整处理器结构以使其适配于某一特定应用领域的定制计算 (customized computing) 技术，将会为功耗效率的显著提升带来新的契机^[7, 38]。

多项研究表明，与通用处理器相比，全定制的专用集成电路 (ASIC) 解决方案能够显著提高性能。早期的案例研究^[116]以 128 位密钥 AES 加密算法为基准应用程序，发现当算法运行在 0.18μm CMOS 工艺技术的 ASIC 芯片上，其处理速率可以达到 3.86Gb/s，功耗开销为 350mW；在 StrongARM 处理器上，利用汇编语言实现同样的算法，程序的处理速率为 31Mb/s，功耗开销为 240mW；而在奔腾 III 处理器上运行时，其处理速率为 648Mb/s，功耗开销为 41.4W。与 ASIC 芯片相比，后两者的性能 / 能耗效率（单位：Gb/s/W）差异分别达到 85 倍和 800 倍。一个更极端的情况是，以 Java 编写的同样算法，运行在嵌入式 SPARC 处理器上时，算法的