




电子系统EDA新技术丛书

Xilinx FPGA 数字信号处理系统设计指南

从HDL、Simulink到HLS的实现

◎ 何 宾 张艳辉 编著



- ★ 从硬件描述语言、模型设计和高级综合3个角度论述数字信号处理的实现方法
 - ★ 采用Vivado 2017/2018设计工具
 - ★ 采用MATLAB R2016b/R2017b设计工具
 - ★ 增加Xilinx新的Model Composer设计工具



中国工信出版集团



电子工业出版社
PUBLISHING HOUSE OF ELECTRONICS INDUSTRY
<http://www.phei.com.cn>

电子系统 EDA 新技术丛书

Xilinx FPGA 数字信号处理 系统设计指南

从 HDL、Simulink 到 HLS 的实现

何 宾 张艳辉 编著

電子工業出版社

Publishing House of Electronics Industry

北京·BEIJING

内 容 简 介

本书从硬件描述语言（VHDL 和 Verilog HDL）、Simulink 环境下的模型构建以及 Xilinx 高级综合工具下的 C/C++ 程序设计 3 个角度，对采用 Xilinx FPGA 平台构建数字信号处理系统的方法进行详细的介绍与说明。全书内容涵盖了数字信号处理的主要理论知识，其中包含通用数字信号处理、数字通信信号处理和数字图像处理等方面。全书共 5 篇 21 章，内容包括：信号处理理论基础，数字信号处理实现方法，数值的表示和运算，基于 FPGA 的数字信号处理的基本流程；CORDIC 算法、离散傅里叶变换、快速傅里叶变换、离散余弦变换、FIR 滤波器、IIR 滤波器、重定时信号流图、多速率信号处理、串行和并行-串行 FIR 滤波器、多通道 FIR 滤波器以及其他常用数字滤波器的原理与实现；数控振荡器、通信信号处理和信号同步的原理与实现；递归结构信号流图的重定时，自适应信号处理的原理与实现；数字图像处理和动态视频拼接的原理与实现。

本书可作为高等学校相关专业开设高性能数字信号处理课程的本科和研究生的教学参考书，也可作为从事 FPGA 数字信号处理的相关教师、研究生和科技人员的自学参考书，以及 Xilinx 公司大学计划教师和学生培训用书。

未经许可，不得以任何方式复制或抄袭本书之部分或全部内容。

版权所有，侵权必究。

图书在版编目 (CIP) 数据

Xilinx FPGA 数字信号处理系统设计指南：从 HDL、Simulink 到 HLS 的实现 / 何宾，张艳辉编著. —北京：电子工业出版社，2019. 1

(电子系统 EDA 新技术丛书)

现场可编程门阵列—系统设计

ISBN 978-7-121-34747-4

I. ①X… II. ①何… ②张… III. ①可编程序逻辑阵列-应用-数字信号处理-指南 IV. ①TN911. 72-62

中国版本图书馆 CIP 数据核字 (2018) 第 159795 号

策划编辑：张 迪 (zhangdi@ phei. com. cn)

责任编辑：张 迪

印 刷：三河市鑫金马印装有限公司

装 订：三河市鑫金马印装有限公司

出版发行：电子工业出版社

北京市海淀区万寿路 173 信箱 邮编 100036

开 本：787×1 092 1/16 印张：51.5 字数：1318 千字

版 次：2019 年 1 月第 1 版

印 次：2019 年 1 月第 1 次印刷

定 价：188.00 元



凡所购买电子工业出版社图书有缺损问题，请向购买书店调换。若书店售缺，请与本社发行部联系，
联系及邮购电话：(010) 88254888, 88258888。

质量投诉请发邮件至 zlts@ phei. com. cn，盗版侵权举报请发邮件至 dbqq@ phei. com. cn。

本书咨询联系方式：(010) 88254469; zhangdi@ phei. com. cn。

前　　言

近年来，人工智能、大数据和云计算等新信息技术得到越来越多的应用，它们共同的特点就是需要对海量数据进行高性能的处理。与采用 CPU、DSP 和 GPU 实现数字信号处理（数据处理）系统相比，现场可编程门阵列（Field Programmable Gate Array，FPGA）具有天然并行处理能力以及整体功耗较低的优势，使得它成为这些新信息技术普及推广不可或缺的硬件处理平台，被越来越多地应用于这些新技术中。

一般而言，业界将 FPGA 归结为硬件（数字逻辑电路）范畴，而算法归结为软件范畴。在十年前，当采用 FPGA 作为数字信号处理平台时，设计者必须使用硬件描述语言来描述所构建的数字信号处理系统模型；而大多数的算法设计人员并不会使用硬件描述语言，这样就对他们使用 FPGA 实现数字信号处理算法造成了困难，从而限制了 FPGA 在这些新技术方面的应用普及和推广。当采用 FPGA 作为数字信号处理实现平台时，软件算法人员希望他们自己只关注算法本身，而通过一些其他工具将这些软件算法直接转换为 FPGA 硬件实现。

近年来，出现了新的建模工具，它们都是以软件算法人员的视角为出发点来构建数字信号处理系统的，这样显著降低了算法设计人员使用 FPGA 实现算法的难度，实现了软件和硬件的完美统一。本书将着重介绍 Xilinx 公司 Vivado 集成开发环境下提供的两种新的数字信号处理建模工具，即 System Generator 工具（它使用 MATLAB 环境下的 Simulink）和高级综合工具（High Level Synthesis，HLS）。这两个数字信号处理系统建模工具的出现，使得算法人员可以专注于研究算法本身；然后通过这些建模工具，将算法直接转换成寄存器传输级（Register Transfer Level，RTL）描述；最后下载到 FPGA 内进行算法实现。这样，当采用 Xilinx FPGA 作为数字信号处理硬件平台时，显著提高了系统的建模效率，并且可以在性能和实现成本之间进行权衡，以探索最佳的解决方案。

本书从传统的硬件描述语言、Simulink 模型设计和 C/C++高级综合 3 个角度，对基于 Xilinx 7 系列 FPGA 平台下的通用数字信号处理、通信信号处理和数字图像处理的建模与实现方法进行详细介绍。全书共 5 篇 21 章，主要内容包括：信号处理理论基础，数字信号处理实现方法，数值的表示和运算，基于 FPGA 的数字信号处理的基本流程；CORDIC 算法、离散傅里叶变换、快速傅里叶变换、离散余弦变换、FIR 滤波器、IIR 滤波器、重定时信号流图、多速率信号处理、串行 FIR 滤波器、并行-串行 FIR 滤波器、多通道 FIR 滤波器以及其他类型数字滤波器的原理与实现；数控振荡器、通信信号处理和信号同步的原理与实现；递归结构信号流图的重定时，自适应信号处理原理与实现；数字图像处理、动态视频拼接的原理与实现。

本书所介绍的内容反映了 Xilinx FPGA 在实现高性能数字信号处理（数据处理）系统时的最新研究成果；力图帮助读者在使用 FPGA 构建数字信号处理系统时，知道如何在实现性

能和实现成本之间进行权衡，如何正确使用不同的数字信号处理系统建模工具和方法，更重要的是知道如何将软件算法转换成硬件实现。

在编写本书的过程中，得到了 Xilinx 公司大学计划的支持和帮助，提供了最新的 Vivado 2017 集成开发工具以及《DSP for FPGA Primer》等文档和材料。此外，也得到了 Mathworks 公司图书计划的支持和帮助，为作者提供了正版授权的 MATLAB R2016b 集成开发环境，以及相关设计所要使用的工具包。在此，向他们的支持和帮助表示衷心的感谢。在编写本书的过程中，仍然参考了已经毕业研究生张艳辉的研究成果，以及本科生汤宗美和刘仪参与本书教学资源的编写工作，在此向他们的辛勤劳动表示感谢。最后，向电子工业出版社编辑的辛勤工作表示感谢。

编著者

2018 年 12 月于北京

学习说明

Study Shows

1. 本书提供的教学视频、教学课件、设计文件、硬件原理图、使用说明下载地址

北京汇众新特科技有限公司技术支持网址：

<http://www.edawiki.com>

注意：所有教学课件及工程文件仅限购买本书读者学习使用，不得以任何方式传播！

2. 本书作者联络方式

电子邮件：hb@gpnewtech.com

3. 购买硬件事宜由北京汇众新特科技有限公司负责

公司官网：<http://www.gpnewtech.com>

市场及服务支持热线：010-83139176, 010-83139076

4. 何宾老师的微信公众号



目 录

第一篇 数字信号处理系统的组成和实现方法

第1章 信号处理理论基础	2
1.1 信号定义和分类	2
1.2 信号增益与衰减	3
1.3 信号失真与测量	3
1.3.1 放大器失真	3
1.3.2 信号谐波失真	4
1.3.3 谐波失真测量	5
1.4 噪声及其处理方法	5
1.4.1 噪声的定义和表示	5
1.4.2 固有噪声电平	6
1.4.3 噪声/失真链	6
1.4.4 信噪比定义和表示	7
1.4.5 信号的提取方法	8
1.5 模拟信号及其处理方法	8
1.5.1 模拟 I/O 信号的处理	8
1.5.2 模拟通信信号的处理	9
1.6 数字信号处理的关键问题	9
1.6.1 数字信号处理系统结构	9
1.6.2 信号调理的方法	10
1.6.3 模数转换器 (ADC) 及量化效应	15
1.6.4 数模转换器 (DAC) 及信号重建	20
1.6.5 SFDR 的定义和测量	23
1.7 通信信号软件处理方法	23
1.7.1 软件无线电的定义	24
1.7.2 中频软件无线电实现	24
1.7.3 信道化处理	25
1.7.4 基站软件无线电接收机	25
1.7.5 SR 采样技术	26
1.7.6 直接数字下变频	27
1.7.7 带通采样失败的解决	28
第2章 数字信号处理实现方法	30
2.1 数字信号处理技术概念	30
2.1.1 数字信号处理技术的发展	30

2.1.2 数字信号处理算法的分类	32
2.1.3 数字信号处理实现方法	33
2.2 基于 DSP 的数字信号处理实现方法	34
2.2.1 DSP 的结构和流水线	34
2.2.2 DSP 的运行代码和性能	36
2.3 基于 FPGA 的数字信号处理实现方法	39
2.3.1 FPGA 原理	39
2.3.2 FPGA 的逻辑资源	42
2.3.3 FPGA 实现数字信号处理的优势	61
2.3.4 FPGA 的最新发展	62
2.4 FPGA 执行数字信号处理的一些关键问题	63
2.4.1 关键路径	63
2.4.2 流水线	66
2.4.3 延迟	66
2.4.4 加法器	67
2.4.5 乘法器	71
2.4.6 并行/串行	77
2.4.7 溢出的处理	77
2.5 高性能信号处理的难点和技巧	79
2.5.1 设计目标	79
2.5.2 实现成本	80
2.5.3 设计优化	80
第3章 数值的表示和运算	85
3.1 整数的表示方法	85
3.1.1 二进制原码格式	85
3.1.2 二进制反码格式	86
3.1.3 二进制补码格式	86
3.2 整数加法运算的 HDL 描述	87
3.2.1 无符号整数加法运算的 HDL 描述	88
3.2.2 有符号整数加法运算的 HDL 描述	89
3.3 整数减法运算的 HDL 描述	90
3.3.1 无符号整数减法运算的 HDL 描述	91
3.3.2 有符号整数减法运算的 HDL 描述	92
3.4 整数乘法运算的 HDL 描述	93
3.4.1 无符号整数乘法运算的 HDL 描述	93
3.4.2 有符号整数乘法运算的 HDL 描述	95
3.5 整数除法运算的 HDL 描述	97
3.5.1 无符号整数除法运算的 HDL 描述	97
3.5.2 有符号整数除法运算的 HDL 描述	98
3.6 定点数的表示方法	100
3.6.1 定点数的格式	101
3.6.2 定点量化	102

3.6.3 归一化处理	103
3.6.4 小数部分截断	104
3.6.5 一种不同的表示方法——Trounding	104
3.6.6 定点数运算的 HDL 描述库	105
3.7 定点数加法运算的 HDL 描述	106
3.7.1 无符号定点数加法运算的 HDL 描述	106
3.7.2 有符号定点数加法运算的 HDL 描述	107
3.8 定点数减法运算的 HDL 描述	108
3.8.1 无符号定点数减法运算的 HDL 描述	108
3.8.2 有符号定点数减法运算的 HDL 描述	109
3.9 定点数乘法运算的 HDL 描述	110
3.9.1 无符号定点数乘法运算的 HDL 描述	110
3.9.2 有符号定点数乘法运算的 HDL 描述	111
3.10 定点数除法运算的 HDL 描述	111
3.10.1 无符号定点数除法运算的 HDL 描述	112
3.10.2 有符号定点数除法运算的 HDL 描述	113
3.11 浮点数的表示方法	114
3.11.1 浮点数的格式	114
3.11.2 浮点数的短指数表示	115
3.12 浮点数运算的 HDL 描述	116
3.12.1 单精度浮点数加法运算的 HDL 描述	117
3.12.2 单精度浮点数减法运算的 HDL 描述	117
3.12.3 单精度浮点数乘法运算的 HDL 描述	118
3.12.4 单精度浮点数除法运算的 HDL 描述	119
第 4 章 基于 FPGA 的数字信号处理的基本流程	120
4.1 FPGA 模型的设计模块	120
4.1.1 Xilinx Blockset	120
4.1.2 Xilinx Reference Blockset	120
4.2 配置 System Generator 环境	121
4.3 信号处理模型的构建与实现	122
4.3.1 信号模型的构建	122
4.3.2 模型参数的设置	126
4.3.3 信号处理模型的仿真	128
4.3.4 生成模型子系统	129
4.3.5 模型 HDL 代码的生成	130
4.3.6 打开生成设计文件并仿真	131
4.3.7 协同仿真的配置与实现	132
4.3.8 生成 IP 核	135
4.4 编译 MATLAB 到 FPGA	137
4.4.1 模型的设计原理	137
4.4.2 系统模型的建立	138
4.4.3 系统模型的仿真	141

4.5 高级综合工具 HLS 概述	141
4.5.1 HLS 的特性	141
4.5.2 调度和绑定	142
4.5.3 提取控制逻辑和 I/O 端口	143
4.6 使用 HLS 实现两个矩阵相乘运算	144
4.6.1 设计矩阵相乘模型	144
4.6.2 添加 C 测试文件	146
4.6.3 运行和调试 C 工程	147
4.6.4 设计综合	148
4.6.5 查看生成的数据处理图	149
4.6.6 对设计执行 RTL 级仿真	150
4.6.7 设计优化	156
4.6.8 对优化后的设计执行 RTL 级仿真	158
4.7 基于 Model Composer 的 DSP 模型构建	163
4.7.1 Model Composer 工具概述	163
4.7.2 打开 Model Composer 工具	165
4.7.3 创建一个矩阵运算实现模型	165
4.7.4 修改设计中模块的参数	167
4.7.5 执行仿真并分析结果	168
4.7.6 产生输出	168
4.8 在 Model Composer 导入 C/C++代码作为定制模块	172
4.8.1 建立 C/C++代码	172
4.8.2 将代码导入 Model Composer	173
4.8.3 将定制库添加到库浏览器中	174

第二篇 数字信号处理的基本理论和 FPGA 实现方法

第 5 章 CORDIC 算法的原理与实现	179
5.1 CORDIC 算法原理	179
5.1.1 圆坐标系旋转	179
5.1.2 线性坐标系旋转	185
5.1.3 双曲线坐标系旋转	186
5.1.4 CORDIC 算法通用表达式	187
5.2 CORDIC 循环和非循环结构硬件实现原理	187
5.2.1 CORDIC 循环结构的原理和实现方法	187
5.2.2 CORDIC 非循环结构的实现原理	189
5.2.3 实现 CORDIC 非循环的流水线结构	189
5.3 向量幅度的计算	190
5.4 CORDIC 算法的性能分析	192
5.4.1 迭代次数对精度的影响	192
5.4.2 总量化误差的确定	192
5.4.3 近似误差的分析	193
5.4.4 舍入误差的分析	193

5.4.5 有效位 d_{eff} 的估算	194
5.4.6 预测与仿真	194
5.5 CORDIC 算法的原理和实现方法	195
5.5.1 CORDIC 算法的收敛性	195
5.5.2 CORDIC 象限映射的实现	196
5.5.3 向量模式下 CORDIC 迭代的实现	197
5.5.4 旋转模式下 CORDIC 迭代的实现	200
5.6 CORDIC 子系统的设计	202
5.6.1 CORDIC 单元的设计	202
5.6.2 参数化 CORDIC 单元	203
5.6.3 旋转后标定的实现	205
5.6.4 旋转后的象限解映射	206
5.7 圆坐标系算术功能的设计	207
5.7.1 反正切的实现	207
5.7.2 正弦和余弦的实现	208
5.7.3 向量幅度的计算	208
5.8 流水线技术的 CORDIC 实现	209
5.8.1 带有流水线并行阵列的实现	209
5.8.2 串行结构的实现	210
5.8.3 比较并行和串行的实现	212
5.9 向量幅值精度的研究	213
5.9.1 CORDIC 向量幅度：设计任务	213
5.9.2 验证计算精度	214
第 6 章 离散傅里叶变换的原理与实现	216
6.1 模拟周期信号的分析——傅里叶级数	216
6.2 模拟非周期信号的分析——傅里叶变换	223
6.3 离散序列的分析——离散傅里叶变换	226
6.3.1 离散傅里叶变换推导	227
6.3.2 频率离散化推导	227
6.3.3 DFT 的窗效应	229
6.4 短时傅里叶变换	236
6.5 离散傅里叶变换的运算量	237
6.6 离散傅里叶算法的模型实现	238
6.6.1 分析复数乘法的实现方法	240
6.6.2 分析复数加法的实现方法	242
6.6.3 运行设计	243
第 7 章 快速傅里叶变换的原理与实现	245
7.1 快速傅里叶变换的发展	245
7.2 Danielson-Lanczos 引理	245
7.3 按时间抽取的基 2 FFT 算法	246
7.4 按频率抽取的基 2 FFT 算法	251
7.5 Cooley-Tuckey 算法	252

7.6 基 4 和基 8 的 FFT 算法	252
7.7 FFT 计算中的字长	253
7.8 基于 MATLAB 的 FFT 分析	255
7.9 基于模型的 FFT 设计与实现	256
7.10 基于 IP 核的 FFT 实现	261
7.10.1 构建频谱分析模型	261
7.10.2 配置模型参数	262
7.10.3 设置仿真参数	264
7.10.4 运行和分析仿真结果	265
7.11 基于 C 和 HLS 的 FFT 建模与实现	265
7.11.1 创建新的设计工程	265
7.11.2 创建源文件	266
7.11.3 设计综合	270
7.11.4 创建仿真测试文件	270
7.11.5 运行协同仿真	272
7.11.6 添加 PIPELINE 命令	272
7.11.7 添加 ARRAY_PARTITION 命令	274
第 8 章 离散余弦变换的原理与实现	276
8.1 DCT 的定义	276
8.2 DCT-2 和 DFT 的关系	277
8.3 DCT 的应用	278
8.4 二维 DCT	278
8.4.1 二维 DCT 原理	278
8.4.2 二维 DCT 算法描述	279
8.5 二维 DCT 的实现	280
8.5.1 创建新的设计工程	281
8.5.2 创建源文件	281
8.5.3 设计综合	285
8.5.4 创建仿真测试文件	286
8.5.5 运行协同仿真	287
8.5.6 添加 PIPELINE 命令	288
8.5.7 修改 PIPELINE 命令	289
8.5.8 添加 PARTITION 命令	290
8.5.9 添加 DATAFLOW 命令	291
8.5.10 添加 INLINE 命令	293
8.5.11 添加 RESHAPE 命令	294
8.5.12 修改 RESHAPE 命令	295
第 9 章 FIR 滤波器和 IIR 滤波器的原理与实现	297
9.1 模拟滤波器到数字滤波器的转换	297
9.1.1 微分方程近似	297
9.1.2 双线性变换	298
9.2 数字滤波器的分类和应用	300

9.3 FIR 滤波器的原理和结构	300
9.3.1 FIR 滤波器的特性	300
9.3.2 FIR 滤波器的设计规则	308
9.4 IIR 滤波器的原理和结构	311
9.4.1 IIR 滤波器的原理	311
9.4.2 IIR 滤波器的模型	311
9.4.3 IIR 滤波器的 Z 域分析	312
9.4.4 IIR 滤波器的性能和稳定性	313
9.5 DA FIR 滤波器的设计	316
9.5.1 DA FIR 滤波器的设计原理	316
9.5.2 移位寄存器模块设计	318
9.5.3 查找表模块的设计	322
9.5.4 查找表加法器模块的设计	326
9.5.5 缩放比例加法器模块的设计	329
9.5.6 DA FIR 滤波器完整的设计	332
9.6 MAC FIR 滤波器的设计	334
9.6.1 12×8 乘和累加器模块的设计	335
9.6.2 数据控制逻辑模块设计	338
9.6.3 地址生成器模块的设计	342
9.6.4 完整的 MAC FIR 滤波器的设计	345
9.7 FIR Compiler 滤波器的设计	354
9.7.1 生成 FIR 滤波器系数	354
9.7.2 建模 FIR 滤波器模型	355
9.7.3 仿真 FIR 滤波器模型	358
9.7.4 修改 FIR 滤波器模型	360
9.7.5 仿真修改后 FIR 滤波器模型	360
9.8 HLS FIR 滤波器的设计	361
9.8.1 设计原理	361
9.8.2 设计 FIR 滤波器	362
9.8.3 进行仿真和验证	364
9.8.4 设计综合	365
9.8.5 设计优化	366
9.8.6 Vivado 环境下的仿真	367
第 10 章 重定时信号流图的原理与实现	370
10.1 信号流图的基本概念	370
10.1.1 标准形式 FIR 信号流图	370
10.1.2 关键路径和延迟	370
10.2 割集重定时及其规则	372
10.2.1 割集重定时概念	372
10.2.2 割集重定时规则 1	373
10.3 不同形式的 FIR 滤波器	377
10.3.1 转置形式的 FIR 滤波器	377

10.3.2 脉动形式的 FIR 滤波器	382
10.3.3 包含流水线乘法器的脉动 FIR 滤波器	384
10.3.4 将 FIR 滤波器 SFG 乘法器流水线	385
10.4 FIR 滤波器构建块	386
10.4.1 带加法器树的 FIR 滤波器	390
10.4.2 加法器树的流水线	390
10.4.3 对称 FIR 滤波器	391
10.5 标准形式和脉动形式的 FIR 滤波器的实现	395
第 11 章 多速率信号处理的原理与实现	399
11.1 多速率信号处理的一些需求	399
11.1.1 信号重构	399
11.1.2 数字下变频	400
11.1.3 子带处理	400
11.1.4 提高分辨率	401
11.2 多速率操作	401
11.2.1 采样率转换	401
11.2.2 多相技术	405
11.2.3 高级重采样技术	409
11.3 多速率信号处理的典型应用	419
11.3.1 分析和合成滤波器	419
11.3.2 通信系统的应用	421
11.4 多相 FIR 滤波器的原理与实现	424
11.4.1 FIR 滤波器的分解	424
11.4.2 Noble Identity	426
11.4.3 多相抽取和插值的实现	428
11.4.4 直接和多相插值的比较	434
11.4.5 直接抽取和多相抽取的比较	435
第 12 章 串行和并行-串行 FIR 滤波器的原理与实现	441
12.1 串行 FIR 滤波器的原理与实现	441
12.1.1 串行 FIR 滤波器的原理	441
12.1.2 串行 FIR 滤波器的实现	442
12.2 并行-串行 FIR 滤波器的原理与实现	448
12.2.1 并行-串行 FIR 滤波器的原理	448
12.2.2 并行-串行 FIR 滤波器的实现	450
第 13 章 多通道 FIR 滤波器的原理与实现	457
13.1 割集重定时规则 2	457
13.2 割集重定时规则 2 的应用	460
13.2.1 通过 SFG 共享提高效率	460
13.2.2 输入和输出多路复用	461
13.2.3 3 通道滤波器的例子	462
13.3 多通道 FIR 滤波器的实现	466
13.3.1 多通道并行滤波器的实现	468

13.3.2 多通道串行滤波器的实现	470
第 14 章 其他类型数字滤波器的原理与实现	473
14.1 滑动平均滤波器的原理和结构	473
14.1.1 滑动平均滤波器的原理	473
14.1.2 8 权值滑动平均滤波器的结构和特性	474
14.1.3 9 权重滑动平均滤波器的结构和特性	475
14.1.4 滑动平均滤波器的转置结构	476
14.2 数字微分器和数字积分器的原理和特性	477
14.2.1 数字微分器的原理和特性	477
14.2.2 数字积分器的原理和特性	478
14.3 积分梳状滤波器的原理和特性	479
14.4 中频调制信号的产生和解调	483
14.4.1 产生中频调制信号	483
14.4.2 解调中频调制信号	483
14.4.3 CIC 提取基带信号	485
14.4.4 CIC 滤波器的衰减及其修正	486
14.5 CIC 滤波器的实现方法	486
14.6 CIC 滤波器位宽的确定	489
14.6.1 CIC 抽取滤波器位宽的确定	489
14.6.2 CIC 插值滤波器位宽的确定	491
14.7 CIC 滤波器的锐化	491
14.7.1 SCIC 滤波器的特性	492
14.7.2 ISOP 滤波器的特性	494
14.8 CIC 滤波器的递归和非递归结构	497
14.9 CIC 滤波器的实现	500
14.9.1 单级定点 CIC 滤波器的设计	500
14.9.2 滑动平均滤波器的设计	504
14.9.3 多级定点 CIC 滤波器的设计	509
14.9.4 浮点 CIC 滤波器的设计	510
14.9.5 CIC 插值滤波器和 CIC 抽取滤波器的设计	512

第三篇 通信信号处理的理论和 FPGA 实现方法

第 15 章 数控振荡器的原理与实现	516
15.1 数控振荡器的原理	516
15.1.1 NCO 的应用背景	516
15.1.2 NCO 中的关键技术	517
15.1.3 SFDR 的改善	522
15.2 查找表数控振荡器的实现	523
15.2.1 使用累加器生成一个斜坡函数	524
15.2.2 累加器精度的影响分析	525
15.2.3 使用查找表生成正弦波	525
15.2.4 分析步长对频率分辨率的影响	526

15.2.5 分析频谱纯度	527
15.2.6 分析查找表深度和无杂散动态范围	528
15.2.7 分析查找表深度和实现成本	529
15.2.8 动态频率的无杂散动态范围	533
15.2.9 带有抖动的无杂散动态范围	534
15.2.10 调谐抖动个数	535
15.2.11 创建一个抖动信号	536
15.3 IIR 滤波器数控振荡器的原理与实现	536
15.3.1 IIR 滤波器数控振荡器原理	536
15.3.2 使用 IIR 滤波器生成正弦波振荡器	537
15.3.3 IIR 振荡器的频谱纯度分析	538
15.3.4 32 位定点 IIR 滤波器生成正弦波振荡器	539
15.3.5 12 位定点 IIR 滤波器生成正弦波振荡器	540
15.3.6 8 位定点 IIR 滤波器生成正弦波振荡器	542
15.4 CORDIC 数控振荡器的实现	543
15.4.1 象限修正正弦/余弦 CORDIC 振荡器	543
15.4.2 锯齿波驱动正弦/余弦 CORDIC 振荡器	544
第 16 章 通信信号处理的原理与实现	545
16.1 信号检测理论	545
16.1.1 概率的柱状图表示	545
16.1.2 概率密度函数	546
16.2 二进制基带数据传输	548
16.2.1 脉冲整形	548
16.2.2 基带传输信号接收错误	550
16.2.3 匹配滤波器的应用	552
16.3 信号调制技术	555
16.3.1 信道与带宽	555
16.3.2 信号调制技术	557
16.3.3 数字信号的传输	574
16.4 脉冲整形滤波器的原理与实现	575
16.4.1 脉冲整形滤波器的原理	575
16.4.2 升采样脉冲整形滤波器的实现	577
16.4.3 多相内插脉冲整形滤波器的实现	578
16.4.4 量化和频谱屏蔽的实现	580
16.5 发射机的原理与实现	583
16.5.1 发射机的原理	583
16.5.2 发射机的实现	584
16.6 脉冲生成和匹配滤波器的实现	589
16.6.1 脉冲生成的原理与实现	589
16.6.2 匹配滤波器的原理与实现	591
16.7 接收机的原理与实现	592
16.7.1 接收机的原理	592

16.7.2 理想信道接收机的实现	592
16.7.3 非理想信道接收机的实现	594
第 17 章 信号同步的原理与实现	597
17.1 信号的同步问题	597
17.2 符号定时与定时恢复	598
17.2.1 符号定时的原理	598
17.2.2 符号定时的恢复	598
17.2.3 载波相位的偏移及其控制	602
17.2.4 帧同步的原理	606
17.2.5 数字下变频的原理	607
17.2.6 BPSK 接收信号的同步原理	610
17.3 数字变频器的原理与实现	613
17.3.1 数字上变频的原理与实现	613
17.3.2 数字下变频的原理与实现	623
17.4 锁相环的原理与实现	634
17.4.1 锁相环的原理	634
17.4.2 相位检测器的实现	635
17.4.3 环路滤波器的实现	635
17.4.4 相位检测器和环路滤波器的实现	636
17.4.5 II型 PLL 的实现	638
17.4.6 I型和 II型 PLL 性能的比较	639
17.4.7 噪声对 II型 PLL 的影响	640
17.5 载波同步的实现	641
17.5.1 科斯塔斯环的实现	641
17.5.2 平方环的实现	643
17.6 定时同步的实现	644
17.6.1 匹配滤波器和最大有效点	644
17.6.2 超前滞后门同步器	645

第四篇 自适应信号处理的理论和 FPGA 实现方法

第 18 章 递归结构信号流图的重定时	648
18.1 IIR 滤波器脉动阵列及重定时	648
18.1.1 IIR 滤波器的结构变换	648
18.1.2 IIR SFG 的脉动化	650
18.2 自适应滤波器的 SFG	651
18.3 LMS 算法的硬件实现结构	652
18.3.1 基本 LMS 结构	653
18.3.2 串行 LMS 结构	653
18.3.3 重定时 SLMS 结构	654
18.3.4 非规范 LMS (NCLMS) 结构	655
18.3.5 流水线 LMS 结构	657
第 19 章 自适应信号处理的原理与实现	660