


学习资源
见书中
学习说明

电子系统EDA新技术丛书

可重构嵌入式系统 设计与实现

基于Cypress PSoC4 BLE智能互联平台

◎ 何 宾 编著



- ★ 积木式的硬件系统和软件代码自动生成的低功耗嵌入式系统设计平台
- ★ 内嵌用于智能互联的低功耗蓝牙模块
- ★ 将模拟元件、数字元件和ARM Cortex-M0处理器内核集成在单芯片中

 中国工信出版集团

 电子工业出版社
PUBLISHING HOUSE OF ELECTRONICS INDUSTRY
<http://www.phei.com.cn>

电子系统 EDA 新技术丛书

可重构嵌入式系统设计与实现

基于 Cypress PSoC4 BLE 智能互联平台

何 宾 编著

電子工業出版社

Publishing House of Electronics Industry

北京·BEIJING

内 容 简 介

本书基于 Cypress 公司的 PSoC4 BLE 嵌入式平台, 该平台以 ARM Cortex-M0 处理器为内核, 集成了模拟可编程阵列和数字可编程阵列, 并且新集成了低功耗蓝牙模块, 使得该平台成为物联网应用的极佳选择。本书共 14 章, 主要包括可重构嵌入式系统设计导论、可重构嵌入式系统基本设计流程、Cortex-M0 CPU 结构、Cortex-M0 指令集、AHB-Lite 总线结构分析、Cortex-M0 低功耗特性、Cortex-M0 汇编语言编程基础、中断系统的构建和实现、C 语言代码设计与优化方法、电容感应触摸控制模块原理及实现、低功耗蓝牙模块原理及实现、通用数字块原理及实现、模拟子系统原理及实现, 以及 FreeRTOS 原理及应用等内容。

本书反映了基于 Cypress 公司的 PSoC 可编程片上系统发展的最新成果, 系统化和模块化地介绍了 PSoC4 BLE 内所集成的 ARM Cortex-M0 CPU 硬核处理器的结构及指令集、PSoC4 BLE 内各个功能单元的结构, 以及基于 PSoC Creator 4.1 软件的片上系统的设计流程。

本书注意理论和实践相结合, 同时给出了大量的设计实例, 使读者能够掌握这一新的设计技术, 以便推动电子系统设计方法的创新。

本书可作为大学本科生和研究生教材, 也可作为从事 Cypress 可编程片上系统设计的设计人员的参考用书, 同时也可作为 Cypress 公司相关内容的培训教材。

未经许可, 不得以任何方式复制或抄袭本书之部分或全部内容。

版权所有, 侵权必究。

图书在版编目 (CIP) 数据

可重构嵌入式系统设计及实现: 基于 Cypress PSoC4 BLE 智能互联平台 / 何宾编著. —北京: 电子工业出版社, 2018.11

(电子系统 EDA 新技术丛书)

ISBN 978-7-121-35104-4

I. ①可… II. ①何… III. ①微型计算机—系统设计 IV. ①TP360.21

中国版本图书馆 CIP 数据核字 (2018) 第 218250 号

策划编辑: 张 迪 (zhangdi@phei.com.cn)

责任编辑: 张 迪

印 刷: 北京京科印刷有限公司

装 订: 北京京科印刷有限公司

出版发行: 电子工业出版社

北京市海淀区万寿路 173 信箱 邮编 100036

开 本: 787×1 092 1/16 印张: 17 字数: 435 千字

版 次: 2018 年 11 月第 1 版

印 次: 2018 年 11 月第 1 次印刷

定 价: 69.00 元



凡所购买电子工业出版社图书有缺损问题, 请向购买书店调换。若书店售缺, 请与本社发行部联系, 联系及邮购电话: (010) 88254888, 88258888。

质量投诉请发邮件至 zlt@phei.com.cn, 盗版侵权举报请发邮件至 dbqq@phei.com.cn。

本书咨询联系方式: (010) 88254469; zhangdi@phei.com.cn。

前 言

随着半导体技术的发展和芯片集成度的提高，越来越多的厂商开始提供在单芯片上实现复杂系统的解决方案，即基于 PSoC 的解决方案。这种解决方案提高了设计的可靠性，缩短了系统设计周期，降低了设计成本，极大地满足了市场对产品竞争力的要求。

作为全球知名的半导体公司，美国 Cypress 公司率先在业界实现了完全意义上的 PSoC 解决方案，即在单芯片上实现了 MCU、数字和模拟系统的高度集成。PSoC 技术的不断发展，将大大推动电子系统设计方法的创新，并且对未来嵌入式系统设计领域带来深远的影响。Cypress 的 PSoC4 BLE 集成了 ARM 公司的 Cortex-M0 CPU 核。这种集成高性能 Cortex-M0 CPU 的片上可编程系统，极大地改善了片上系统的整体性能，拓宽了片上可编程系统的应用领域，进一步满足了不同用户的需求，尤其是在物联网方面的应用。

本书全面系统地介绍了 Cypress 公司的 PSoC4 BLE 可编程片上系统体系结构。通过系统介绍其系统结构和设计流程，使读者能够系统且全面地掌握 PSoC 的体系结构和实现方法。本书共 14 章，主要包括可重构嵌入式系统设计导论、可重构嵌入式系统基本设计流程、Cortex-M0 CPU 结构、Cortex-M0 指令集、AHB-Lite 总线结构分析、Cortex-M0 低功耗特性、Cortex-M0 汇编语言编程基础、中断系统的构建和实现、C 语言代码设计与优化方法、电容感应触摸控制模块原理及实现、低功耗蓝牙模块原理及实现、通用数字块原理及方法实现、模拟子系统原理及实现，以及 FreeRTOS 原理及应用等内容。

在本书的编写过程中，引用和参考了 Cypress 公司新一代的研究成果和设计文档等资料。参加本书编写的还有王中正、汤宗美和张艳辉。此外，本书写作得到了 Cypress 公司的大力帮助，为本书的编写提供了数据手册、技术参考资料和 PSoC4 BLE 开发板。此外，在编写 FreeRTOS 原理及应用一章的内容时，参考了一些网上作者的研究成果（已经进行了说明），在此也向他们的辛勤工作表示感谢。

本书的完稿也意味着，Cypress PSoC 系列书籍形成了一个完整的框架结构，用于满足国内不同层次的读者对 PSoC4 BLE 新技术的需要。在本书的出版过程中，得到了电子工业出版社编辑和领导的帮助与指导，在此向电子工业出版社的各位朋友表示深深的谢意。

由于编者水平有限，编写时间仓促，书中难免有疏漏之处，敬请读者批评指正。

作者

2018 年 11 月

学习说明

Study Shows

1. 本书视频课堂地址

书中提及的完整的公共免费高清视频可到北京汇众新特科技有限公司网络课堂观看学习，网址：

<http://www.edawiki.com>

2. 本书教学课件（PPT）及工程文件下载地址

北京汇众新特科技有限公司维基页面，网址：

<http://www.edawiki.com>

注意：所有教学课件及工程文件仅限购买本书的读者学习使用，不得以任何方式传播！

3. 本书作者联络方式

何滨的网站：<http://www.gpnewtech.com>

何滨的电子邮件：hb@gpnewtech.com

4. 何滨老师的微信公众号



5. STC 单片机交流群

群号：457066869

目 录

第 1 章 可重构嵌入式系统设计导论	1
1.1 可重构嵌入式系统的背景和优势	1
1.1.1 传统的嵌入式系统构建方法	1
1.1.2 可重构嵌入式系统构建方法	2
1.1.3 PSoC 性能比 MCU 更优越	4
1.2 可重构嵌入式系统的设计重用	5
1.3 PSoC4 BLE 的结构及功能	6
1.4 PSoC4 BLE 设计流程	9
1.4.1 硬件设计流程	9
1.4.2 软件设计流程	10
1.5 PSoC4 BLE 的硬件连接	11
第 2 章 可重构嵌入式系统基本设计流程	13
2.1 软件的下载和安装	13
2.2 建立新的设计工程	16
2.3 在原理图中添加嵌入式硬件设计	18
2.3.1 在原理图中添加数字输出端口	18
2.3.2 在原理图中添加片外外设注解	19
2.3.3 对硬件设计进行处理	24
2.3.4 查看分配的引脚位置	25
2.4 为嵌入式硬件开发软件应用	26
2.5 下载设计到目标系统	27
第 3 章 Cortex-M0 CPU 结构	28
3.1 ARM 处理器类型	28
3.2 Cortex-M 系列处理器概述	29
3.2.1 Cortex-M 系列处理器的特点	29
3.2.2 Cortex-M 系列处理器的性能参数	29
3.3 Cortex-M0 处理器的性能和结构	30
3.3.1 Cortex-M0 处理器的性能	30
3.3.2 Cortex-M0 处理器的结构	31
3.4 Cortex-M0 处理器的寄存器组	33
3.4.1 通用寄存器	33
3.4.2 堆栈指针	34
3.4.3 程序计数器	34
3.4.4 链接寄存器	34

3.4.5	组合程序状态寄存器	35
3.4.6	中断屏蔽特殊寄存器	36
3.4.7	特殊寄存器	36
3.5	Cortex-M0 存储器空间映射	37
3.6	Cortex-M0 程序镜像原理及生成方法	39
3.7	Cortex-M0 处理器的端及分配	40
3.8	Cortex-M0 处理器异常及处理	41
3.8.1	异常处理	41
3.8.2	异常优先级	41
3.8.3	向量表	42
3.8.4	异常类型	43
3.8.5	PSoC4 中断源	44
3.8.6	PSoC4 中断触发方式	45
3.8.7	固定功能模块和 UDB 的中断布线	46

第 4 章	Cortex-M0 指令集	48
4.1	Thumb 指令集	48
4.2	Cortex-M0 汇编语言格式	49
4.3	寄存器访问指令: MOVE	50
4.4	存储器访问指令: LOAD	51
4.5	存储器访问指令: STORE	54
4.6	多数据访问指令: LDM 和 STM	55
4.7	堆栈访问指令: PUSH 和 POP	56
4.8	算术运算指令	57
4.8.1	加法指令	57
4.8.2	减法指令	59
4.8.3	乘法指令	60
4.8.4	比较指令	60
4.9	逻辑操作指令	61
4.10	移位操作指令	62
4.10.1	右移指令	62
4.10.2	左移指令	64
4.11	反序操作指令	65
4.12	扩展操作指令	66
4.13	程序流控制指令	67
4.14	存储器屏蔽指令	68
4.15	异常相关指令	69
4.16	休眠相关指令	69
4.17	其他指令	69
4.18	数据插入和对齐操作	70

第 5 章 AHB-Lite 总线结构分析	71
5.1 总线及分类	71
5.1.1 总线的概念	71
5.1.2 总线的分类	71
5.2 ARM AMBA 系统总线	72
5.3 AMBA3 AHB-Lite 总线	73
5.3.1 AHB-Lite 概述	73
5.3.2 AHB-Lite 总线操作	73
5.4 AHB-Lite 总线结构	74
5.4.1 全局信号	75
5.4.2 AHB-Lite 主设备接口	75
5.4.3 AHB-Lite 从设备接口	77
5.4.4 地址译码器和多路选择器	78
5.5 AHB-Lite 总线时序	79
5.5.1 无等待基本读传输	80
5.5.2 有等待基本读传输	80
5.5.3 无等待基本写传输	81
5.5.4 有等待基本写传输	81
5.6 硬件实现	82
第 6 章 Cortex-M0 低功耗特性	83
6.1 低功耗要求	83
6.2 Cortex-M0 低功耗特性及优势	83
6.2.1 Cortex-M0 低功耗特性概述	83
6.2.2 Cortex-M0 低功耗结构	84
6.3 Cortex-M0 休眠模式	84
6.4 唤醒中断控制器	86
6.5 降低功耗的其他方法	87
6.6 PSoC4 BLE 低功耗特性	87
6.6.1 休眠模式	88
6.6.2 深度休眠模式	89
6.6.3 冬眠模式	90
6.6.4 停止模式	91
6.7 功耗降低技术	91
6.7.1 关闭未使用的组件	92
6.7.2 以较低速度运行组件	92
6.7.3 降低供电电压	92
6.7.4 使用 PSoC 器件控制电流路径	92
6.7.5 使用 DMA 传输数据	93
6.8 其他功耗模式中需要注意的事项	93

6.8.1	时钟	93
6.8.2	看门狗定时器	94
6.8.3	GPIO	95
6.8.4	深度休眠模式和冬眠模式下的电压调节器	96
6.8.5	调试接口	96

第 7 章 Cortex-M0 汇编语言编程基础 97

7.1	Keil MDK 开发套件	97
7.1.1	下载 MDK 开发套件	97
7.1.2	安装 MDK 开发套件	99
7.1.3	MDK 程序处理流程	100
7.2	Cortex-M0 汇编语言程序设计	102
7.2.1	建立新设计工程	102
7.2.2	修改编译器设置	102
7.2.3	添加汇编文件	103
7.2.4	汇编语言语法说明	106
7.2.5	添加 C 设计代码	111
7.3	设计的硬件调试和运行	111
7.4	汇编语言其他常用语法介绍	114
7.4.1	标识符的命名规则	114
7.4.2	变量	114
7.4.3	常数	115
7.4.4	EQU 命令	116
7.4.5	IMPORT/EXTERN 命令	116
7.4.6	子程序调用	117
7.4.7	宏定义和使用	117

第 8 章 中断系统的构建和实现 119

8.1	设计定时器中断系统	119
8.1.1	建立新的设计工程	119
8.1.2	构建定时器中断硬件系统	120
8.1.3	配置定时器中断组件	120
8.1.4	设置定时器中断优先级	121
8.1.5	使用自动生成的 ISR	121
8.1.6	创建自定义的 ISR	123
8.2	设计 GPIO 中断系统	125
8.2.1	建立新的设计工程	125
8.2.2	构建 GPIO 中断硬件系统	126
8.2.3	配置 GPIO 中断组件	126
8.2.4	添加引脚约束	128
8.2.5	编写 GPIO 的 ISR	128

8.2.6	设计下载	129
8.3	有关中断的高级主题	129
8.3.1	异常事件	129
8.3.2	中断延迟	130
8.3.3	优化中断代码	131
8.3.4	带有内置中断的组件	131
8.3.5	强制中断向量编号	131
8.3.6	SysTick 定时器	133
8.3.7	中断嵌套	134
第 9 章	C 语言代码设计与优化方法	135
9.1	全局和本地变量	135
9.1.1	全局变量	135
9.1.2	局部变量	136
9.1.3	静态变量	136
9.2	编译器优化设置选项	137
9.3	属性——attribute	139
9.4	LDR 和 STR 指令	139
9.5	函数参数和结果	141
9.6	C 语言和汇编混合编程	142
9.6.1	内嵌汇编的语法	142
9.6.2	自动变量	144
9.6.3	全局和静态变量	144
9.6.4	函数参数	146
9.7	特殊功能指令	148
9.8	结构体的对齐处理	148
9.9	编译器库	149
9.9.1	使用标准的 C 语言库	150
9.9.2	使用 MicroLIB 库进行编译	151
9.9.3	不使用库进行编译	151
9.10	放置代码和变量	152
9.10.1	链接脚本文件	152
9.10.2	放置程序	156
9.10.3	一般性考虑	157
第 10 章	电容感应触摸控制模块原理及实现	159
10.1	CapSense 基本原理	159
10.2	电容式触摸感应方法	161
10.3	CapSense 部件	162
10.3.1	按键（零维）	162
10.3.2	滑条（一维）	163

10.3.3	触摸屏/触摸板（二维）	163
10.3.4	接近度传感器（三维）	164
10.4	屏蔽电极和保护传感器	165
10.5	PSoC4 中的 CSD 模块	166
10.5.1	GPIO 单元的电容-电流转换器	166
10.5.2	开关时钟发生器	168
10.5.3	电流-数字转换器	168
10.5.4	模拟多路器	169
10.5.5	屏蔽电极	169
10.5.6	C_{MOD} 的预充电	170
10.6	电容感应触摸的设计与实现	171
10.6.1	建立新的设计工程	171
10.6.2	在原理图中添加设计元件	171
10.6.3	配置元件参数	172
10.6.4	配置系统时钟	174
10.6.5	编写软件代码	175
10.6.6	配置引脚约束	177
第 11 章	低功耗蓝牙模块原理及实现	179
11.1	低功耗蓝牙子系统（BLESS）	179
11.1.1	BLESS 特性	179
11.1.2	BLESS 框架和构成	180
11.1.3	BLE 状态	180
11.2	标准服务与自定义服务	181
11.3	健康温度计硬件系统的设计与实现	182
11.3.1	建立新的设计工程	182
11.3.2	添加并配置 BLE 组件	183
11.3.3	添加和配置数字引脚组件	187
11.3.4	添加中断组件	188
11.3.5	添加和配置温度测量元件	189
11.3.6	添加引脚约束	193
11.3.7	修改系统时钟频率	193
11.4	健康温度计软件的设计与实现	194
11.4.1	配置固件	194
11.4.2	系统初始化	196
11.4.3	BLE 事件处理程序	197
11.4.4	系统的正常操作模式	199
11.4.5	系统的低功耗工作状态	199
11.4.6	传感器仿真	200
11.5	系统硬件配置	200

11.6	编程器件	200
11.7	更新编程器固件	201
11.8	使用 CySmart 中心仿真工具	201
11.9	CySmart 手机应用	204
第 12 章	通用数字块原理及实现	206
12.1	通用数字块功能及特性	206
12.2	UDB 内部功能块	207
12.2.1	PLD 模块结构	208
12.2.2	PLD 宏单元	209
12.3	数据通道模块	210
12.3.1	工作寄存器	210
12.3.2	动态数据通道配置 RAM	211
12.4	状态和控制模块	212
12.5	基于 UDB 实现 3 位计数器设计	212
12.5.1	建立新的 PSoC 工程	213
12.5.2	添加自定义 3 位计数器 IP 核	213
12.5.3	调用自定义 3 位计数器元件	216
12.5.4	配置系统所用元件	217
12.5.5	连接设计中的所有元件	219
12.5.6	配置引脚	221
12.5.7	编程及调试	222
12.5.8	静态时序分析	222
第 13 章	模拟子系统原理及实现	224
13.1	模拟子系统框架及功能	224
13.1.1	模拟子系统框架	224
13.1.2	高精度参考	224
13.1.3	SAR ADC	225
13.1.4	低功耗比较器	226
13.1.5	微型连续时间模块	226
13.1.6	LCD 直接驱动模块	226
13.1.7	温度传感器	228
13.2	同相模拟增益放大器的原理及实现	228
13.2.1	建立新的设计工程	228
13.2.2	在原理图中添加模拟组件	229
13.2.3	修改元件参数	230
13.2.4	连接系统中的所有元件	232
13.2.5	引脚分配	233
13.2.6	添加软件控制代码	235
13.2.7	设计下载与测试	235

第 14 章 FreeRTOS 原理及应用	236
14.1 嵌入式和实时的概念	236
14.2 FreeRTOS 架构概述	237
14.2.1 FreeRTOS 的功能	237
14.2.2 硬件注意事项	237
14.3 任务调度概述	240
14.3.1 任务优先级和就绪列表	240
14.3.2 系统节拍器 (时钟)	241
14.4 任务	242
14.4.1 任务控制块	242
14.4.2 任务设置	244
14.5 列表	245
14.6 队列	248
14.7 信号灯和互斥	250
14.8 实现	251
14.9 移植 FreeRTOS 到 PSoC4 BLE	252
14.9.1 下载 FreeRTOS 源码	252
14.9.2 建立一个新的设计工程	252
14.9.3 修改编译器设置	253
14.9.4 添加 FreeRTOS 源文件到工程	254
14.9.5 在原理图中添加硬件组件	255
14.9.6 添加引脚约束文件	255
14.9.7 在主文件中添加应用代码	256
14.9.8 下载设计到目标器件	256

第 1 章 可重构嵌入式系统设计导论

Cypress (赛普拉斯) 公司的可重构微控制器 (Reconfigurable Microcontroller Unit, RMCU) 将处理器内核、可编程逻辑阵列和模拟可编程阵列等资源集成在单芯片上, 为嵌入式系统的发展带来了前所未有的机遇。

本章将主要介绍可重构嵌入式系统的背景和优势、可重构嵌入式系统的设计重用、PSoC4 BLE 的结构及功能、PSoC4 BLE 设计流程和 PSoC4 BLE 的硬件连接。通过这些内容的介绍, 可以帮助读者理解为什么可重构嵌入式系统是嵌入式系统的发展方向, 以及为嵌入式开发人员所带来的前所未有的机遇。

1.1 可重构嵌入式系统的背景和优势

嵌入式系统 (Embedded System) 包含以下几个层次的含义:

- (1) 面向特定的应用, 如移动电话和平板电脑等都是面向某一类的应用。
- (2) 包含软件和硬件的计算机系统。
- (3) 体积较小, 结构紧凑。
- (4) 功耗进行优化, 强调低功耗。
- (5) 具有较好的性价比, 即在成本和性能之间进行最优的权衡。

其中第 (2) 点是构成嵌入式系统最基本的要素, 即在嵌入式系统中必须包含软件和硬件。

1.1.1 传统的嵌入式系统构建方法

传统上, 构成嵌入式系统硬件的核心部件是微控制器 (Microcontroller Unit, MCU), 例如由 8051 核构成的 MCU。目前, 构成嵌入式系统 MCU 的内核主要是指 ARM 公司的 Cortex-M、Cortex-R 和 Cortex-A 系列的处理器 IP 核。ARM 公司 (<http://www.arm.com>) 本身并不制造芯片, 它只是将这些处理器的 IP 核授权给芯片制造商, 如 NXP、ST、TI、CYPRESS 公司, 然后由这些芯片制造商基于授权的处理器 IP 核, 制造出能够满足不同需求的 MCU。这些需求分布在不同的领域, 如汽车电子、移动支付和移动通信等。

因此, 对于一个 MCU 而言, 很难满足多个领域的要求, 这是因为这些 MCU 芯片的内部结构是固定的, 并且外设 (外部设备) 接口的功能和数量也是固定的。传统上, 为了满足不同的应用需求, 就需要为不同的应用选择不同类型的 MCU。例如, 意法半导体公司提供了多达上百种的 MCU 供设计者进行选择。很明显, 当选择不同的 MCU 时, 就需要重新设计一套包含 MCU、模拟和数字器件的硬件系统。此外, 当选择不同的 MCU 时, 也需要在不同的 MCU 之间“移植”应用, 这样也会增加设计成本和设计周期。

综上所述, 传统的嵌入式系统的设计方法已经不能满足未来世界在新兴技术方面的发展要求, 如物联网 (Internet of Thing, IoT) 的应用要求。在这种技术中, 需要将具有不同功能和接口的“物”(获取信息的传感器) 互联在一起, 并且通过编写软件代码从这些“物”中提取所需要的信息。

在嵌入式系统中, 采用什么样的硬件和软件方案, 成本、性能、功耗、设计周期和器件的供货周期是最重要的考虑因素, 具体归结为以下几个因素:

(1) 硬件的整体成本, 包括使用的元器件的总成本、电路板的设计成本和 PCB 的制板成本等。

(2) 软件的整体成本, 包括编写代码投入的开发人员和开发软件的设计周期等。在不同的 MCU 之间移植软件设计代码时, 可能需要重新编写所有的设计代码。

(3) 系统的整体功耗。在嵌入式系统中, 所用 MCU 是影响系统整体功耗的最重要因素。但是, 在所用不同类型 MCU 功耗差别不大的情况下, 所使用的电子元器件数量越少, 则系统的整体功耗就越小。

(4) 系统的体积和结构。在嵌入式设计中, 系统的体积和结构也是选择方案的一个重要因素。很明显, 当嵌入式系统所使用的电子元器件数量越少, 则 PCB 的面积就越小, 系统的体积就会显著减少。

从上面可知, 在传统的嵌入式系统设计中, 所选择的 MCU 大多采用了具有强大功能的片上系统 (System on Chip, SoC) 解决方案, 即在 MCU 中尽可能地集成高性能的处理器内核、大容量的 Flash、大容量的 SRAM, 以及外设控制器等资源, 这样做可以显著降低嵌入式系统所使用的元器件数量, 因而降低了系统的整体功耗和系统的体积。

但是, 对于一些应用而言, 采用 SoC 方案的 MCU 仍然不能解决下面的问题:

(1) 应用领域相对较窄, 也就是说一个采用 SoC 方案的 MCU 可以应用的领域非常有限, 因此, 硬件和软件的通用型受到限制, 硬件和软件的可移植性较差。

(2) 由于采用 SoC 方案的 MCU 的内部结构是固定的, 也就是设计者不可能修改 MCU 的内部架构, 因此在应用时就存在不能最大限度发挥其性能的缺陷。对于软件设计人员而言, 只能在这个固定架构的 MCU 上开发应用, 这样也限制了软件设计的灵活性。

(3) 由于在面向不同的应用时需要重新进行硬件和软件的设计与移植, 因此延长了产品的开发周期, 增加了设计成本。

综上所述, 在选择嵌入式系统的解决方案时, 要从系统整体进行分析, 而不是仅仅局限在某个局部。例如, 我们经常听到很多嵌入式工程师在选择设计方案时说, 某 MCU 非常便宜, 某 MCU 很贵, 单纯的价钱贵贱并非是唯一的考虑因素, 而是要“物尽其用”。

1.1.2 可重构嵌入式系统构建方法

问题的进一步延伸, 读者自然会想到下面的问题, 即 MCU 能否不但具有传统 SoC 的强大功能, 而且还能让设计者修改 MCU 内部的结构, 包括所使用的资源, 以及这些资源之间的连接关系。因此, 我们将这种可以修改内部结构并且具有传统 SoC 强大功能的 MCU 称为可重构 MCU。这种可重构 MCU 为嵌入式系统朝着“定制化、通用化、智能化”方向的发展奠定了坚实的基础。

可重构 MCU 由世界著名的半导体厂商——美国 Cypress (中文名为赛普拉斯, 官网为

<http://www.cypress.com>) 公司实现 (据 2016 年统计, 赛普拉斯是全球第 8 大 MCU 厂商, 其在嵌入式领域的市场份额增长迅猛), 将其称为可编程片上系统 (Programmable System on Chip, PSoC)。这种可重构 MCU 最具有以下特点。

(1) 在一个 MCU 芯片内, 集成了处理器内核、模拟器件和数字逻辑阵列。根据片内集成处理器内核的不同, 将其进一步划分为 PSoC1、PSoC3、PSoC4、PSoC5 和 PSoC6。

① PSoC1 的 MCU 芯片内集成了 M8C 的 8 位处理器内核。

② PSoC3 的 MCU 芯片内集成了 8051 的 8 位处理器内核。

③ PSoC4 的 MCU 芯片内集成了 Cortex-M0 的 32 位处理器内核。当在 PSoC4 内集成蓝牙模块时, 进一步细分为 PSoC4 BLE。

④ PSoC5 的 MCU 芯片内集成了 Cortex-M3 的 32 位处理器内核。

⑤ PSoC6 的 MCU 芯片内集成了两个 Cortex-M0 的 32 位处理器内核。

(2) 采用了基于知识产权 (Intellectual Property, IP) 核的“积木块”的设计思想。在 Cypress 提供的 PSoC Creator 软件集成开发环境中, 根据不同的应用要求, 在原理图设计界面内通过连线将不同的积木块 (IP 核) 进行组合, 从而可以在可重构 MCU 内灵活构建嵌入式系统的硬件结构。

(3) 如果嵌入式开发人员发现, Cypress 提供的“积木块”不能够满足某些数字设备的应用需求时, 还可以通过可重构 MCU 内集成的通用逻辑块 (Universal Design Block, UDB) 资源, 使用 Verilog HDL 语言, 在 MCU 内“合成”一个特定的专用数字外设。

(4) 软件自动生成技术。设计者一旦在可重构 MCU 内完成了嵌入式系统的硬件构建, 就可以通过 PSoC Creator 软件自动为这些硬件生成“高度封装”的应用程序接口 (Application Program Interface, API) 函数, 这些函数尽可能屏蔽了底层的具体硬件结构, 结果使得软件设计人员在开发软件应用时根本不需要知道底层的硬件细节。

(5) 软件的自动移植技术。当设计者在 Cypress 不同系列的可重构 MCU 上移植软件应用时, PSoC Creator 软件根据不同的处理器内核自动生成“高度封装”的 API, 使得软件设计人员无须修改软件应用, 就可以在不同的可重构 MCU 上运行软件应用。

通过表 1.1, 可以使读者更进一步理解可重构 MCU 与采用 ARM Cortex-M0 的通用 MCU 的区别。

表 1.1 可重构 MCU 与采用 ARM Cortex-M0 的通用 MCU 的区别

	可重构 MCU	采用 ARM Cortex-M0 的通用 MCU
典型器件	采用 Cortex-M0 内核的 PSoC4 MCU, 如 CY8C4124PVI-442T	ST (意法半导体) 公司的 STM32F0x0
硬件	内部集成大量软件和硬件可配置的模拟模块	内部虽然有部分模拟模块, 但功能简单, 不能随意配置
	内部根据用户要求可定制外设 (IP)	无用户定制外设 (IP) 功能
	端口功能丰富, 可配置模拟/数字功能、驱动能力等	端口功能单一
	引脚可以和内部模块任意连接	引脚固定, 不能修改引脚和内部模块的连接方式
软件	汇编和 C 语言编程	汇编和 C 语言编程
	预建立/用户定制元件驱动函数自动生成	无元件驱动函数自动生成

当嵌入式系统采用可重构 MCU 构建时, 与传统采用固定 SoC 架构的 MCU 相比, 优势主要体现在以下几方面。

(1) 由于在可重构 MCU 内提供了大量通用的电子模块 (IP 核) 单元, 减少了系统中所使用的电子元器件的数量, 因而显著减少了 PCB 的面积, 使得所构建的嵌入式系统的体积小, 结构紧凑。

(2) 由于可重构 MCU 基于 IP 积木的设计思想, 使得在有限个 IP 的情况下, 可以构建出大量的不同硬件结构来满足设计要求, 这也是以“不变”应“万变”, 即需求总是不断变化的, 而只使用一个可重构 MCU, 采用设计“重用”的方法, 就可以满足不断变化的需求。

(3) 软件代码自动生成技术和软件应用“重用”方法, 显著降低了软件应用的开发难度和软件代码的编写量。

(4) 采用可重构 MCU 的嵌入式系统, 提供了更加灵活的功耗控制方法。与传统上采用 SoC 架构的 MCU 所构建的嵌入式系统相比, 采用可重构 MCU 的嵌入式系统的整体功耗进一步降低。

(5) 大大缩短了嵌入式产品的上市周期。由于采用可重构 MCU, 使得嵌入式系统的软件和硬件均可以实现“重构”和“重用”, 因此缩短了新产品的开发时间, 加快了产品的上市速度, 抢占了市场先机。

1.1.3 PSoC 性能比 MCU 更优越

一个典型的 MCU 架构如图 1.1 所示, 它的内部处理器内核为 8051/ARM Cortex, 并且包含一系列的外设, 如 ADC、DAC、UART、SPI 和通用 I/O, 所有这些器件都与 CPU 的寄存器接口相连。在某个内部 MCU 中, 可以将 CPU 称为该器件的“心脏”——由于它监控着器件的所有活动, 包括设置数据移动和时序。如果没有 CPU, 那么该 MCU 便不能发挥其性能。PSoC 的内部架构如图 1.2 所示。




图 1.1 一个典型的 MCU 架构




图 1.2 PSoC4 的内部架构