



FPGA 嵌入式 项目开发实战



刘福奇

飞思科技产品研发中心

编著

监制

- 作者多年开发经验的推广与总结
- 详述FPGA数字系统程序开发的实战技巧
- 阐释FPGA通信系统程序开发的实战技巧
- 剖析Nios II项目程序开发的实战技巧

CD-ROM



包含书中实例的硬件原理图
和程序源代码



电子工业出版社

PUBLISHING HOUSE OF ELECTRONICS INDUSTRY

<http://www.phei.com.cn>






FPGA 嵌入式 项目开发实战

刘福奇
飞思科技产品研发中心

编著
监制



内 容 简 介

全书从实用的角度出发,通过大量工程实例,详细介绍了FPGA项目程序设计的方法与技巧。全书共分为4篇25章,第1篇为FPGA基础知识篇,简要介绍了FPGA硬件结构、VHDL语言编程基础,以及FPGA常用开发工具等;第2篇为FPGA数字系统程序实例,通过矩阵键盘扫描接口设计、PS/2键盘接口设计、点阵发光管扫描接口设计、VGA彩条信号发生器、6层电梯控制器、两种分频器设计、波形信号发生器的设计、交通灯控制的设计、常见的两种数字滤波器的设计、快速傅里叶变换FFT的设计、数字式频率合成器DSS的设计、数字电压计的设计等实例,详细介绍了FPGA数字系统项目开发的技术和技巧;第3篇为FPGA通信系统程序实例,包括串行通信接口UART设计、ASK编码器与译码器设计、FSK编码器与译码器设计、CMI编码器与译码器设计、曼彻斯特编码器与译码器设计、HDB3编码器与译码器设计等实例;第4篇为项目程序实例,通过Nios II定时中断器的应用、基于Nios II的I2C总线传输应用、基于Nios II的SPI总线的应用、基于Nios II的uCOS应用等典型实例,介绍了FPGA汽车电子程序的特点和开发技术。

本书语言简洁、结构清晰,以实际工程为背景,实例典型、丰富,全部来自于实践并且调试通过,代表性和指导性强,利于读者举一反三,是作者多年开发经验的推广与总结。

本书配有光盘1张,包含书中实例的硬件原理图和程序源代码,方便读者学习和使用。本书适合计算机、自动化、电子及硬件等相关专业的大学生,以及从事FPGA开发的科研人员使用。

未经许可,不得以任何方式复制或抄袭本书的部分或全部内容。

版权所有,侵权必究。

图书在版编目(CIP)数据

FPGA嵌入式项目开发实战 / 刘福奇编著. —北京:电子工业出版社, 2009.4

(嵌入式开发专家)

ISBN 978-7-121-08220-7

I. F… II. 刘… III. 可编程序逻辑器件 IV. TP332.1

中国版本图书馆CIP数据核字(2009)第013578号

责任编辑:杨 鹂

印 刷:北京智力达印刷有限公司

装 订:北京中新伟业印刷有限公司

出版发行:电子工业出版社

北京市海淀区万寿路173信箱 邮编:100036

开 本:787×1092 1/16 印张:29.75 字数:761.6千字

印 次:2009年4月第1次印刷

印 数:4000册 定价:55.00元(含光盘1张)

凡所购买电子工业出版社图书有缺损问题,请向购买书店调换。若书店售缺,请与本社发行部联系,联系及邮购电话:(010)88254888。

质量投诉请发邮件至 zlt@phei.com.cn, 盗版侵权举报请发邮件至 dbqq@phei.com.cn。

服务热线:(010)88258888。

FPGA 是英文 Field-Programmable Gate Array 的缩写,即现场可编程门阵列,它是在 PAL、GAL、CPLD 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA 的基本特点如下:

- 采用 FPGA 设计 ASIC 电路,用户不需要投片生产,就能得到适合的芯片。
- FPGA 可作为其他全定制或半定制 ASIC 电路的中试样片。
- FPGA 内部有丰富的触发器和 I/O 引脚。
- FPGA 是 ASIC 电路中设计周期短、开发费用低、风险小的器件之一。
- FPGA 采用高速 CHMOS 工艺,功耗低,可以与 CMOS、TTL 电平兼容。

可以说,FPGA 芯片是小批量系统提高系统集成度、可靠性的很好选择之一。

目前 FPGA 在数字系统、通信系统、网络开发及汽车电子方面得到了深入应用。目前市场上都是一些介绍基础原理的书,缺少有大量实例导航的工程实践书,本书的出版正好可以填补这种空白。

全书从实用的角度出发,通过大量工程实例,详细介绍了 FPGA 项目程序设计的方法与技巧。全书共分 4 篇 25 章,第 1 篇为基础知识篇,简要介绍了 FPGA 硬件结构、VHDL 编程语言基础,以及 FPGA 常用开发工具,引导读者入门;第 2 篇为 FPGA 数字系统程序实例,通过 12 个设计实例,详细介绍了 FPGA 数字系统项目开发的技术和技巧;第 3 篇为 FPGA 通信系统程序实例,安排了 6 个实用通信程序;第 4 篇为项目程序实例,通过 4 个典型实例,介绍了 FPGA 汽车电子程序的特点和开发技术。

与同类型书相比,本书具有下面的特色:

- 本书提供了 22 个丰富的 FPGA 程序设计实例,范围涉及数字系统、通信系统、Nios II 项目 3 大热门领域。实例典型,全部调试通过,易学易懂。
- 全书对 FPGA 项目开发的步骤和设计思路进行详细讲解,穿插介绍开发经验技巧与注意事项,对程序代码进行详细注释,利于读者理解和巩固知识点,可以举一反三。
- 光盘中包含了丰富的实例硬件原理图和程序源代码,读者稍加修改,便可应用于实际工作中或者完成相关的课题(毕业设计),物超所值。

本书适合计算机、自动化、电子及硬件等相关专业的大学生,以及从事 FPGA 应用开发的科研人员使用。

本书主要由刘福奇编写。另外，唐清善、邱宝良、周克足、刘斌、李亚捷、李永怀、李宁宇、刘伟捷、黄小欢、严剑忠、黄小宽、李彦超、付军鹏、张广安、贾素龙、王艳波、金平、徐春林、谢正义、郑贞平、张小红等在资料收集、整理和技术支持方面做了大量的工作，在此一并向他们表示感谢！

由于时间仓促，再加之作者的水平有限，书中难免存在一些不足之处，欢迎广大读者批评和指正。

编 著 者

 联系方式

咨询电话：(010) 88254160 88254161-67

电子邮件：support@fecit.com.cn

服务网址：<http://www.fecit.com.cn> <http://www.fecit.net>

通用网址：计算机图书、飞思、飞思教育、飞思科技、FECIT

第1篇 FPGA 基础知识篇

第1章	FPGA 硬件结构知识	3
1.1	CPLD/FPGA 概述	3
1.1.1	CPLD/FPGA 的特点	3
1.1.2	CPLD/FPGA 的发展 方向	5
1.1.3	CPLD/FPGA 的 应用领域	6
1.2	FPGA 体系结构	7
1.2.1	FPGA 基本结构	7
1.2.2	FPGA 的结构特点	10
1.2.3	FPGA 的编程工艺	12
1.3	FPGA 常用芯片与选用	12
1.3.1	FPGA 常用芯片	12
1.3.2	FPGA 器件的选用	15
1.4	本章小结	17
第2章	VHDL 语言编程基础	19
2.1	FPGA 系统的表示方法	19
2.2	VHDL 语言的特点	20
2.3	VHDL 语言结构与要素	22
2.3.1	实体说明	24
2.3.2	构造体	26

2.3.3	VHDL 语言要素	29
2.3.4	VHDL 顺序语句与 并发语句	42
2.3.5	描述方式	55
2.4	组合逻辑电路的 VHDL 实现	60
2.4.1	简单门电路	60
2.4.2	译码器、编码器和 选择器	62
2.4.3	加法器、乘法器和 除法器	74
2.4.4	三态门和总线缓冲器	81
2.5	时序逻辑电路的 VHDL 实现	83
2.5.1	锁存器、触发器	83
2.5.2	寄存器	86
2.5.3	计数器	88
2.6	状态机的 VHDL 实现	98
2.6.1	状态机的结构和功能	98
2.6.2	状态机的 VHDL 模型	99
2.7	存储器的 VHDL 实现	108
2.7.1	ROM 和 RAM	108
2.7.2	FIFO	113
2.8	本章小结	117

第3章	FPGA 常用开发工具	119
3.1	集成开发工具	
	MAX+plus II	119
3.1.1	功能与菜单说明	119
3.1.2	MAX+plus II 设计过程	123
3.1.3	MAX+plus II 综合设计选择项	141
3.2	硬件开发工具 Quartus II	154
3.2.1	Quartus II 简介	154
3.2.2	Quartus II 设计流程	155
3.2.3	Quartus II 设计方法	159
3.2.4	Quartus II 功能详解	160
3.2.5	时序约束与分析	169
3.2.6	设计优化	176
3.2.7	SignalTap II	184
3.3	本章小结	189

第2篇 FPGA 数字系统程序实例

第4章	矩阵键盘扫描接口设计	193
4.1	实例内容说明	193
4.2	设计思路与原理	193
4.3	程序设计与验证	195
4.3.1	创建 Quartus II 工程	195
4.3.2	VHDL 代码设计	196
4.3.3	矩阵键盘扫描的验证	199
4.4	实例总结	203
第5章	PS/2 键盘接口设计	205
5.1	实例内容说明	205
5.2	PS/2 键盘接口标准	205
5.2.1	PS/2 接口介绍	205
5.2.2	PS/2 接口引脚	205
5.3	设计思路与原理	207
5.4	程序设计与验证	208

5.4.1	创建 Quartus II 环境	208
5.4.2	VHDL 代码设计	209
5.4.3	PS/2 键盘接口设计的验证	213
5.5	实例总结	214

第6章	点阵发光管扫描接口设计	215
6.1	实例内容说明	215
6.2	设计思路与原理	215
6.3	程序设计与验证	217
6.3.1	创建 Quartus II 工程	217
6.3.2	创建 VHDL 文件	217
6.3.3	程序验证	220
6.4	实例总结	222

第7章	VGA 彩条信号发生器	223
7.1	实例内容说明	223
7.2	设计思路与原理	223
7.3	程序设计与验证	224
7.3.1	创建 Quartus II 工程	224
7.3.2	创建 VHDL 文件	225
7.3.3	程序验证	228
7.4	实例总结	229

第8章	6 层电梯控制器	231
8.1	实例内容说明	231
8.2	设计思路与原理	231
8.3	程序设计与验证	232
8.3.1	创建 Quartus II 工程	232
8.3.2	创建 VHDL 文件	232
8.3.3	程序验证	243
8.4	实例总结	244

第9章	两种分频器设计	245
9.1	实例内容说明	245
9.2	硬件电路分析	245
9.2.1	半整数分频器	245
9.2.2	偶数与奇数分频器	246
9.3	程序设计与仿真	246

9.3.1	VHDL 程序	246
9.3.2	时序仿真	252
9.4	实例总结	253
第 10 章	波形信号发生器的设计	255
10.1	实例内容说明	255
10.2	设计思路与原理	255
10.3	程序代码与注释	256
10.4	实例总结	258
第 11 章	交通灯控制的设计	259
11.1	实例内容说明	259
11.2	设计思路与原理	259
11.3	程序代码与注释	259
11.4	实例总结	263
第 12 章	常见的两种数字滤波器的设计	265
12.1	数字滤波器概述	265
12.2	FIR 数字滤波器的设计	265
12.2.1	FIR 数字滤波器设计原理	265
12.2.2	直接实现形式的 FIR 滤波器设计	266
12.2.3	直接 FIR 滤波器设计的改进	267
12.2.4	用查表法实现 FIR 数字滤波器	268
12.3	IIR 数字滤波器的设计	273
12.3.1	设计思路与原理	273
12.3.2	程序实现与注释	275
12.4	实例总结	276
第 13 章	快速傅里叶变换 FFT 的设计	277
13.1	FFT 的算法特点	277
13.2	旋转因子算法	278
13.2.1	设计思路与原理	278

13.2.2	VHDL 代码实现	278
13.3	蝶形处理器	280
13.3.1	设计思路与原理	280
13.3.2	VHDL 代码实现	280
13.4	实例总结	282

第 14 章	数字式频率合成器 DSS 的设计	283
14.1	DDS 特点概述	283
14.2	设计思路与原理	284
14.3	程序实现与仿真	285
14.3.1	生成 ROM 的参数	285
14.3.2	DDS 的 VHDL 程序代码	286
14.3.3	仿真结果	288
14.4	实例总结	290

第 15 章	数字电压计的设计	291
15.1	数字电压计概述	291
15.2	设计思路与原理	292
15.3	程序实现与注释	292
15.4	实例总结	295

第 3 篇 FPGA 通信系统程序实例

第 16 章	串行通信接口 UART 设计	299
16.1	UART 协议基础	299
16.2	UART 模块程序设计	301
16.2.1	时钟分频模块	301
16.2.2	异步接收模块	302
16.2.3	异步发送模块	305
16.3	实例总结	307

第 17 章	ASK 编码器与译码器设计	309
17.1	实例内容说明	309
17.2	伪随机序列产生器	309
17.2.1	m 序列的产生	310

17.2.2	m 序列的 VHDL 语言设计	311
17.2.3	工程编译	312
17.2.4	m 序列的仿真	313
17.3	ASK 编码器设计	316
17.3.1	ASK 编码器设计 思路	316
17.3.2	ASK 编码器代码 设计	316
17.3.3	ASK 编码器仿真	318
17.4	ASK 译码器设计	319
17.4.1	ASK 译码器设计 思路	319
17.4.2	ASK 译码器代码 设计	319
17.4.3	ASK 解制器仿真	321
17.5	实例总结	321
第 18 章	FSK 编码器与译码器设计	323
18.1	实例内容说明	323
18.2	FSK 编码器设计	323
18.2.1	FSK 编码器 设计思路	323
18.2.2	FSK 编码器 代码设计	324
18.2.3	FSK 编码器仿真	327
18.3	FSK 译码器设计	329
18.3.1	FSK 译码器 设计思路	329
18.3.2	FSK 译码器 代码设计	330
18.3.3	FSK 译码器仿真	332
18.4	实例总结	332
第 19 章	CMI 编码器与译码器 设计	333
19.1	实例内容说明	333

19.2	CMI 编码器设计	333
19.2.1	传号反转码 (CMI) 编码原理	333
19.2.2	CMI 编码器 设计思路	334
19.2.3	CMI 编码器 VHDL 代码设计	334
19.2.4	CMI 编码器仿真	338
19.3	CMI 调制器设计	341
19.3.1	CMI 调制器 设计思路	341
19.3.2	ASK 调制器 代码设计	341
19.3.3	CMI 译码器仿真	343
19.4	实例总结	343

第 20 章 曼彻斯特编码器与译码器

设计	345
20.1 实例内容说明	345
20.2 曼彻斯特编码器设计	345
20.2.1 曼彻斯特编码器 设计思路	345
20.2.2 曼彻斯特编码器 代码设计	346
20.2.3 曼彻斯特编码仿真 ...	349
20.3 曼彻斯特译码器设计	352
20.3.1 曼彻斯特译码器 设计思路	352
20.3.2 曼彻斯特译码器 代码设计	353
20.3.3 曼彻斯特译码器 仿真	355
20.4 实例总结	356

第 21 章 HDB3 编码器与译码器

设计	357
21.1 实例内容说明	357

21.2	HDB3 编码器设计	357
21.2.1	HDB3 码编码原理	357
21.2.2	HDB3 编码器 设计思路	358
21.2.3	HDB3 编码器插“V” 模块代码设计 与仿真	358
21.2.4	HDB3 编码器插“B” 模块代码设计 与仿真	364
21.2.5	HDB3 编码器的双单 极转换模块的设计 与仿真	367
21.3	HDB3 译码器设计	369
21.3.1	HDB3 译码器 设计思路	369
21.3.2	HDB3 译码器 代码设计	369
21.3.3	HDB3 译码器仿真	371
21.4	实例总结	372

第4篇 Nios II 项目程序实例

第22章	Nios II 定时中断器的应用	375
22.1	实例内容说明	375
22.2	设计思路与原理	375
22.3	硬件设计	376
22.4	软件设计与程序代码	389
22.5	实例总结	392

第23章	基于 Nios II 的 I2C 总线 传输应用	393
23.1	实例内容说明	393

23.2	设计思路与原理	393
23.3	I2C 总线介绍	394
23.3.1	I2C 总线特点	394
23.3.2	I2C 总线工作原理	394
23.4	AT24C02 芯片应用介绍	395
23.4.1	AT24C02 概述	395
23.4.2	AT24C02 读写时序	396
23.5	SOPC 系统的创建	397
23.6	软件设计与程序代码	413
23.7	实例总结	420

第24章	基于 Nios II 的 SPI 总线的 应用	421
24.1	实例内容说明	421
24.2	设计思路与原理	421
24.3	SPI 总线介绍	422
24.4	AD7476 介绍	423
24.5	SOPC 系统的创建	424
24.6	软件设计与程序代码	439
24.7	实例总结	442

第25章	基于 Nios II 的 uCOS 应用	443
25.1	实例内容说明	443
25.2	设计思路与原理	443
25.3	SOPC 系统的创建	444
25.4	软件设计与程序代码	458
25.5	实例总结	463

第 1 篇

FPGA 基础知识篇

第1章 FPGA硬件结构知识

第2章 VHDL语言编程基础

第3章 FPGA常用开发工具

第 1 章 FPGA 硬件结构知识

随着信息技术革命和计算机技术的飞速发展,可编程逻辑技术已发展成一门关键的科学技术,而 FPGA 在工业界也已被广泛的应用。本书第 1 章,将首先介绍 FPGA 硬件结构知识。

1.1 CPLD/FPGA 概述

CPLD 是复杂可编程逻辑器件 (Complex Programable Logic Device) 的简称, FPGA 是现场可编程门阵列 (Field Programable Gate Array) 的简称,两者的功能基本相同,只是实现原理略有所不同,所以有时可以忽略这两者的区别,统称为可编程逻辑器件或 CPLD/FPGA。

CPLD 最早由 Altera 公司推出即 MAX 系列,多为 Flash、EEPROM 架构或乘积项 (Product Term) 架构的 PLD。FPGA 最早由 Xilinx 公司推出,多为 SRAM 架构或查表 (Look Up Table) 架构,需外接配置用的 EPROM 下载。由于 Altera 的 FELX/ACEX/APEX 系列也是 SRAM 架构,所以通常把 Altera 的 FELX/ACEX/APEX 系列芯片也叫做 FPGA。

1.1.1 CPLD/FPGA 的特点

CPLD/FPGA 可以说都是 PAL (可编程阵列逻辑)/ GAL (通用阵列逻辑) 的延伸, CPLD 与 FPGA 在应用时各自的特点如下。

- 与 FPGA 相比, CPLD 的逻辑单元较大、容量较小、时序确定、延时可预测。
- CPLD 时间上安排胜于 FPGA。CPLD 基于一些可程序化行列逻辑 PAL/PLA 或乘积项。典型的 FPGA 则是一个以 SRAM (静态随机存储器) 为基础、由逻辑单元组成的装置,它包含的寄存器为逻辑表达式提供的查找表。所以 FPGA 时间上取决于查找表路由,但这样 FPGA 比 CPLD 有更多寄存器、更多逻辑,如图 1-1 和图 1-2 所示。
- CPLD 的容量一般比较小,比较适合做一些容量不大、组合逻辑比较复杂但是寄存器用的比较少的设计,如地址译码、总线接口逻辑、上电复位逻辑等,而 FPGA

的容量比较大, 包含有大量的逻辑单元、内嵌存储器及一些其他的高级特性, 如锁相环、LVDS 等, 适合一些比较复杂的时序逻辑的应用, 比如嵌入式 CPU、数据处理等, 它现场可编程, 还可以配合单片机或 DSP (数字信号处理器) 工作。

- CPLD 内部连接方式是采用连续性内部连接 (Continuous Interconnect), 连续性内部连接方式的连接延时较固定, 但受连接路径影响。FPGA 则采用片段连接 (Segment Interconnect), 而片段连接方式使其绕线资源较能充分运用。
- FPGA 提供比 CPLD 器件足够大的有效逻辑容量密度, 不仅大大减少了印刷电路板的空间和大大降低了系统功耗, 同时还大大提高了系统设计的工艺可实现性和产品的可取性。




图 1-1 基于乘积项结构的 CPLD




图 1-2 基于查找表结构的 FPGA

尽管 CPLD/FPGA 的结构各有其特点和长处, 但概括起来, 它们是由以下三大部分组成的。

- 二维的逻辑块阵列 (逻辑单元): 构成了器件的逻辑组成核心。
- 输入/输出块。
- 连接逻辑块的互连资源: 用于逻辑块之间、逻辑块与输入/输出块之间的连接。

其中, 逻辑单元是 CPLD/FPGA 内部架构的最基本单元, 但其定义不同, 如 LE (Logic Element)、MC (MacroCell)、CLB (Carry Logic Block)、Slices 等。每个基本逻辑一般均包括两个部分, 一部分为实现组合逻辑部分, 另一部分为实现时序逻辑部分。Altera 的产品, 每个基本单元 LE 含一个暂存器; Xilinx 的产品, 每个基本逻辑单元 Slices 含两个暂存器。故一般不用“门 (gate)”的数量来衡量 CPLD/FPGA 的大小, 而用暂存器的多少来衡量芯片的容量大小。如 10 万门的 Xilinx 的 XC2S100 有 1200 个 Slices, 即含 2400 个暂存器; 5 万门的 Altera 的 1K50 则含有 2880 个 LE, 即有 2880 个暂存器。

对用户而言, CPLD 与 FPGA 的内部结构稍有不同, 但用法一样, 所以多数情况下,

不加以区分。另外, CPLD/FPGA 芯片都是特殊的 ASIC 芯片, 它们除了具有 ASIC 的特点之外, 还具有以下几个优点。

- 随着 VLSI (Very Large Scale IC, 超大规模集成电路) 工艺不断提高, 单一芯片内部可以容纳上百万个晶体管, CPLD/FPGA 芯片的规模也越来越大, 其单片逻辑门数已达到上百万门, 它所能实现的功能也越来越强, 同时也可以实现系统集成。
- CPLD/FPGA 芯片在出厂之前都做过百分之百的测试, 不需要设计人员承担投片风险和费用, 设计人员只需在自己的实验室里即可通过相关的软硬件环境来完成芯片的最终功能设计。所以, CPLD/FPGA 的资金投入小。
- 用户可以反复地编程、擦除、使用或者在外围电路不动的情况下用不同的软件就可实现不同的功能。CPLD/FPGA 软件包中有各种输入工具和仿真工具, 以及版图设计工具和编程器等全线产品, 在很短的时间内就可完成电路的输入、编译、优化、仿真, 直至最后芯片的制作。当电路有少量改动时, 更能显示出 CPLD/FPGA 的优势。
- CPLD/FPGA 工作方式与单片机的相比, 单片机的指令有固定的执行方式, 至少需要 4 个时钟周期且时钟频率较低, 而 CPLD/FPGA 的运算执行方式会根据实现该运算的硬件电路方式不同而不同, 所以其运算的速度会远高于单片机。

1.1.2 CPLD/FPGA 的发展方向

1. 器件工艺的发展方向

PLD 器件自问世以来, 它在性能和规模上的发展, 主要依赖于制造工艺的不断改进, 高密度 PLD 是 VLSI 集成工艺高度发展的产物。在 80 年代末美国的 Altera 和 Xilinx 公司采用 EECMOS 工艺, 分别推出大规模和超大规模 CPLD 和 FPGA, 这种芯片在达到高度集成度的同时, 具有以往的 LSI/VLSI 电路无法比拟的应用灵活性和多组态功能。

90 年代, CPLD/FPGA 发展更为迅速, 不仅具有电擦除特性, 而且出现了边缘扫描及在线编程等高级特性。另外, 外围 I/O 模块扩大了在系统中的应用范围和扩展性。1998 年 HDPLD 的主流产品集成度约为 1~3 万门, 同时 25 万门产品开始面世, 1999 年产品集成度 40 万门, 2000 年出现容量为 200 万门的产品。

在制作工艺上, Altera 和 Xilinx 都率先采用 90nm 和 300mm 制造技术, 其中, 90nm 指的是芯片上构成电路的刻蚀线的间距, 比人的头发的千分之一还细; 300mm 晶圆指的是用来生产芯片的硅圆盘直径为 300mm, 晶圆表面越大, 每晶圆可以生产的芯片越多。

所以 CPLD/FPGA 器件发展体现如下。

- 一是工艺, 现在新型的 FPGA 采用的 6 层金属层、0.22 μm 、0.18 μm 、0.13 μm 的 CMOS 工艺, 很快会达到 0.09 μm 。

- 二是高密度，超过 400 万门的 FPGA 器件面世。
- 三是在系统上，CPU 正向低电压方向发展，目前器件普遍采用 2.5V，跟 3.3V 和 5V 的电压兼容，下一步目标是 1.8V。
- 四是高速度，系统的在线速度可以超过 200MHz。

总之，CPLD/FPGA 器件朝着更高速、更高集成度、更强功能和更灵活的方向发展，它不仅已成为标准逻辑器件的一个强有力的竞争对手，也成为掩膜式专用集成电路的竞争者，同时也不断取代 ASIC（专用集成电路）。

2. 开发软件和工具的发展方向

随着 CPLD/FPGA 设计越来越复杂，使用语言设计复杂 CPLD/FPGA 成为一种趋势，目前最主要的硬件描述语言是 VHDL 和 Verilog HDL。VHDL 发展的较早，语法严格，而 Verilog HDL 是在 C 语言的基础上发展起来的一种硬件描述语言，语法较自由。VHDL 和 Verilog HDL 两者相比，学习 VHDL 比学习 Verilog 难一些，但 Verilog 自由的语法也使得初学者容易上手但也容易出错。

从 EDA 技术的发展趋势上看，直接采用 C 语言设计 CPLD/FPGA 将是一个发展方向，现在已出现用于 CPLD/FPGA 设计的 C 语言编译软件，在 5~10 年之内 C 语言很可能将逐渐成为继 VHDL 和 Verilog 之后设计大规模 CPLD/FPGA 的又一种手段。

1.1.3 CPLD/FPGA 的应用领域

通信是 CPLD/FPGA 的传统领域。随着微细化的进步，芯片面积缩小、价格迅速下降、市场发展加快，同时由于 CPLD/FPGA 灵活方便，不仅性能、速度、连接具有优势，而且可以缩短上市时间，因此应用领域不断拓展。现在，许多用户都开始在一些批量生产的消费类电子产品上采用 CPLD 和 FPGA，如 DVD、TV、游戏设备、空调、PDA、数字视频移动网络、无线局域网等。

在具体的应用上，CPLD/FPGA 的逻辑功能有控制接口、总线接口、格式变换/控制、通道接口、协议控制接口、信号处理接口、成像控制/数字处理、加密/解密、错误探测/相关等，CPLD/FPGA 的典型应用如表 1-1 所示。

表 1-1 CPLD/FPGA 的典型应用

汽车/军事	消费类产品	控制
自适应行驶控制	数字收音机/TV	磁盘驱动控制
防滑制动装置/控制引擎	教育类玩具/动力工具	引擎控制
全球定位/导航/振动分析	音乐合成器/固态应答器	激光打印机控制
语音命令/雷达信号处理	雷达检测器	马达控制/伺服控制
声呐信号处理	高清晰数字电视	机器人控制

(续表)

数字信号处理	图形/图像处理	工业/医学
自适应滤波、DDS 卷积/相关、数字滤波 快速傅里叶变换 波形产生/谱分析	神经网络、同态处理 动画/数字地图 图像压缩/传输 图像增强、模式识别	数字化控制 电力线监控 机器人、安全检修 诊断设备/超声设备
电信	网络	声音/语音处理
个人通信系统 (PCS) ADPCM/蜂窝电话 个人数字助理 (PDA) 数字用户交换机 (PBX) DTMF 编/解码器 回波抵消器	1200~56600 bps Modem xDSL、视频会议 传真、未来终端 无线局域网/蓝牙 WCDMA MPEG-2 码流传输	说话人检验 语音增强身份 语音识别/语音合成 语音声码器技术 文本/语音转换技术 话音邮箱

1.2 FPGA 体系结构

FPGA 即现场可编程门阵列,它是在 PAL、GAL、EPLD 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路 (ASIC) 领域中的一种半定制电路出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。

FPGA 采用了逻辑单元阵列 (LCA, Logic Cell Array) 新概念,内部包括可配置逻辑模块 (CLB, Configurable Logic Block)、输入/输出模块 IOB (Input Output Block) 和内部连线 (Interconnect) 3 个部分。目前 FPGA 的品种很多,有 Xilinx 的 XC 系列、TI 公司的 TPC 系列、Altera 公司的 FIEX 系列等。

1.2.1 FPGA 基本结构

FPGA 具有掩膜可编程门阵列的通用结构,它由逻辑功能块排成阵列,并由可编程的互连资源连接这些逻辑功能块来实现不同的设计。

FPGA 一般由 3 种可编程电路和一个用于存放编程数据的静态存储器 SRAM 组成。这 3 种可编程电路是:可编程逻辑块 (Configurable Logic Block, CLB)、输入/输出模块 (I/O Block, IOB) 和互连资源 (Interconnect Resource, IR)。可编程逻辑块 CLB 是实现逻辑功能的基本单元,它们通常规则地排列成一个阵列,散布于整个芯片;可编程输入/输出模块 (IOB) 主要完成芯片上的逻辑与外部封装脚的接口,它通常排列在芯片的四周;可编程互连资源包括各种长度的连线线段和一些可编程连接开关,它们将各个 CLB 之间或 CLB、IOB 之间,以及 IOB 之间连接起来,构成特定功能的电路。