

微机原理与接口

学习指导



湖南大学现代远程教育系列教材
全国税务系统远程教育



毛六平 汪鲁才 主编



湖南电子音像出版社

林燧民系 育慈野政分原学大南联
育慈野政系系院国全



微机原理与接口学习指导

毛六平 汪鲁才主编

号計区学口對己野恩財聯

編主 卡魯玉 平六毛

香藤藤 並對校 聯恩新 : 校 策

立家育 国书社 : 科聯社責

慧 殊 夕 黃 : 社數聯榮

國典聯出南聯

符實聯出社聯出聯音干由南聯

200011 : 聯聯 号 00 湖聯及聯市對計

聯中門聯中聯半及聯學大姓縣國

聯中門 1 第月 3 半 5005 2005 半 3 月 5005

4 : 裝印 55V 8011 × 028 : 本平

冊 0000 : 裝印 半干 50 : 裝半

湖南电子音像出版社

(社頭總式) 裝元 00.58 : 售發



湖南大学现代远程教育
全国税务系统远程教育

系列教材

微机原理与接口学习指导

毛六平 汪鲁才 主编

策 划：谭慧渊 刘镜波 蒋菊香

责任编辑：杨许国 肖家红

装帧设计：黄 弋 赵 慧

湖南出版集团

湖南电子音像出版社出版发行

长沙市展览馆路 66 号 邮编：410005

国防科技大学炮兵学院印刷厂印刷

2002 年 3 月第 1 版 2002 年 3 月第 1 次印刷

开本：850×1168 1/32 印张：4

字数：92 千字 印数：6000 册

ISBN 7-900352-04-X/C4·96

定价：82.00 元/套（光盘配书）

编写说明

现代远程教育是 20 世纪 80 年代以来国际教育发展的共同趋势。1998 年 9 月,教育部批准湖南大学等四所大学首批试办现代远程教育,标志着我国现代远程教育已正式启动。湖南大学的现代远程教育,在探索中不断前进,特别是与国家税务总局合作开办的主要面向行业的财税远程教育,在办学模式、教学手段等方面正在实现跨越式发展。

在全国税务系统远程学历教育领导小组的领导下和在全国税务系统远程学历教育教学指导委员会的指导下,我们根据湖南大学本科学历教育教学大纲和新形势下社会对财经类人才素质的要求,组织全国相关专业的著名教授、学者、专家编写了这套系列教材及学习指导书,并配有电子光盘、VCD 光盘、网络课件等教学资源。

本书由毛六平、汪鲁才主编。

由于时间原因,错漏之处在所难免,敬请同行专家批评指正。

(45)			
(45)			
(23)			
(23)			
(48)			
目 录			
(45)			
(45)			
(23)			
(23)			
(48)			
教学目的与要求 (1)			
教学重点与难点 (2)			
教学内容提要 (4)			
(20)	第一章 绪 论		(4)
(20)	第二章 8086 微处理器		(7)
(101)	第三章 8086 的寻址方式和指令系统		(14)
(101)	第四章 半导体存储器		(24)
(201)	第五章 输入输出接口		(30)
(011)	第六章 中断处理技术		(33)
(411)	第七章 定时计数技术		(38)
	第八章 并行接口		(40)
	第九章 串行接口		(44)
疑难问题解答 (50)			
	第二章 8086 微处理器		(50)
	第三章 8086 的寻址方式和指令系统		(55)
	第四章 半导体存储器		(61)
	第五章 输入输出接口		(65)
	第六章 中断处理技术		(67)
	第七章 定时计数技术		(69)
	第八章 并行接口		(71)
	第九章 串行接口		(73)

点教点学 教学目的与要求

点教点学,一

《微机原理与接口》是高等院校计算机及其相关专业的一门技术性和专业性较强的主要课程。微机原理与其接口技术也是设计、开发各种微机应用系统的基础,是微型计算机应用的关键。它不仅要求设计者具备微型计算机软硬件方面的基本知识,而且要求设计者具有较强的接口分析和设计能力。

本课程以 IBM-PC 系列微型计算机为主要对象,介绍微型计算机的组成、原理及其接口技术。主要内容有:微型计算机组成的一般概念,8086 微处理器的内部结构、外部特征及其基本的总线操作和时序,8086CPU 的寻址方式和指令系统,半导体存储器及其与 CPU 的连接,输入输出接口,中断处理技术,定时计数技术,并行接口技术,串行接口技术,微机系统及其接口电路的分析和设计等。

通过本课程的学习,使学生对微型计算机的主要技术深入理解、牢固掌握、灵活应用,并且具备各种微机应用系统设计、研究、开发的能力。

点教点学,二

1. 8086 微处理器的内部结构

2. 8086 微处理器的外部特征

3. 8086 微处理器的总线操作和时序

4. BCD 码、串、并行接口

教学重点与难点

教学大纲

一、教学重点

1. 8086 微处理器的主要特性和内部结构
2. 8086 微处理器的工作模式和引脚信号
3. 8086 微处理器存储器管理;
4. 8086 的典型总线周期和时序;
5. 8086 的寻址方式和指令系统;
6. 半导体存储器和 CPU 的联接;
7. I/O 接口的基本概念和功能;
8. CPU 与外设之间的数据传送方式;
9. 中断的基本概念;
10. 8086 的中断系统;
11. 8259A 及其应用;
12. 8253A 及其应用;
13. 8255A 及其应用;
14. 串行通信的基本概念;
15. 8251A 及其应用;

二、教学难点

1. 8086 微处理器的寄存器结构;
2. 8086 微处理存储器的分体结构;
3. 8086 的总线操作和时序;
4. BCD 码调整指令、串操作指令;

5. CPU 与存储器芯片的联接;
6. 8259A 的工作方式;
7. 8253A 的控制字与编程;
8. 8255A 的工作方式;
9. 串行通信的两种基本方式;
10. 8251A 的控制字和编程;

第一章

1. 总线系统的基本概念

总线系统是指由多个具有独立功能的模块（如 CPU、存储器、I/O 设备等）通过公共的传输线（总线）相互连接而组成的系统。总线系统具有结构简单、易于扩展、资源共享等优点。总线系统的基本概念包括：总线类型（如单总线、双总线、多总线）、总线协议（如仲裁、寻址、数据传输）、总线控制器（如 8288、8289）等。

2. 总线的组成与分类

总线系统通常由以下几个部分组成：总线控制器、总线仲裁器、总线驱动器、总线接收器、总线缓冲器、总线收发器等。总线系统可以根据不同的标准进行分类，如按总线类型（单总线、双总线、多总线）、按总线协议（并行总线、串行总线）、按总线应用（系统总线、局部总线、外设总线）等。总线系统的性能指标包括：传输速率、延迟时间、可靠性、可扩展性等。

教学内容提要

第一章 绪论

1. 微型计算机系统的三个层次

微处理器、微型计算机和微型计算机系统是微型计算机系统中从局部到全局的三个层次。单纯的微处理器不是计算机,单纯的微型计算机也不是完整的计算系统,它们都不能独立工作。只有微型计算机系统才是完整的计算系统,才可以正常工作,具有实用意义。

2. 微型计算机系统的硬件结构

微型计算机系统的硬件结构,基本上是采用计算机的经典结构——冯·诺依曼结构。其内涵为:①硬件上由运算器、控制器、存储器、输入设备和输出设备五大部分组成;②数据和程序以二进制代码形式不加区别地存放在存储器中,存放位置由地址指定,地址码也为二进制形式;③控制器是根据存放在存储器中的指令序列即程序来工作的,并由一个程序计数器(即指令地址计数器)控制指令的执行。控制器具有判断能力,能根据计算结果选择不同的动作流程。其程序运行是由指令流驱动的。

上述各部分硬件又是通过地址(AB)、数据(DB)和控制(CB)三大总线联系到一起的,故称为三总线结构。根据总线组织方法

不同,又可分为单总线、双总线、双重/多重总线三类。采用总线结构形式的优点是:可使微型计算机的系统构造更方便,并且具有更大的灵活性和更好的可扩展性、可维修性。

3. 微机主要组成部分的结构及功能

微型计算机主要由微处理器、存储器、I/O 接口和总线 4 个部分组成。

(1) 微处理器

微处理器是微型计算机的运算和指挥控制中心。不同型号的微型计算机,其性能的差别首先在于其微处理器性能的不同,而微处理器性能又与它的内部结构、硬件配置有关。但无论哪种微处理器,其内部基本结构总是相同的,都由运算器、控制器和寄存器组三大部分以及外加内部总线及缓冲器组成,每个部分又各由一些基本部件组成。

运算器主要由算术逻辑单元 ALU、累加器 ACC、累加锁存器、暂存器和标志寄存器 FR 等部件组成。其主要功能是完成各种算术运算和逻辑运算。

控制器主要由程序计数器 PC、指令寄存器 IR、指令译码器 ID、操作控制器 OC、堆栈指针 SP 和一组通用寄存器等部件组成,是整个微处理器的指挥控制中心。控制器的主要功能是:

- 按照程序逻辑要求,控制程序中指令的执行顺序;
- 根据指令寄存器中的指令码控制每一条指令的执行过程。

寄存器组实质上是微处理器的内部 RAM,可分为专用寄存器和通用寄存器两类。专用寄存器(含堆栈指针 SP、程序计数器 PC、标志寄存器 FR 等)的作用是固定的;通用寄存器可由程序规定其用途,一般用于暂时存放需重复使用的某些操作数或中间结果。

(2) 存储器

存储器又叫内存或主存,是微型计算机的存储和记忆部件,用以存放数据和程序。

内存是由一个个内存单元组成的,每个内存单元具有两个属性:一是它对应有一个地址编码(二进制编码);二是它所存放的内容,也是二进制编码。二者是完全不同的概念。内存单元的总数目叫内存容量。

微型机通过给每个内存单元规定不同地址编码来管理内存。CPU 对内存的操作分为读、写两种:从内存单元取数到 CPU 内部叫作读操作;从 CPU 内部送数到内存单元叫作写操作。进一步,内存又分为只读存储器(ROM)和随机读写存储器(RAM)两类。

而(3)输入输出(I/O)设备的接口。I/O设备是微机系统中必不可少的组成部分。与CPU相比, I/O设备的工作速度较低,处理的信息从格式到逻辑时序一般不可能直接兼容。因此微型机与I/O设备间的连接与信息交换不能直接进行,而必须设计一个“接口电路”作为两者间的桥梁。

第二章 8086 微处理器

1. 微处理器的一般组成

对微处理器中一些主要组成部件的功能与工作特点要重点掌握:

(1) 算术逻辑单元 ALU 和累加器 ACC

ALU 是运算器的核心,是一种以全加器为核心的具有多种运算功能的组合逻辑电路。用于完成各种算术、逻辑及移位运算。累加器 ACC 提供送入 ALU 的两个运算操作数之一,并存放运算后的结果。而操作结果的某些重要状态或特征则存于标志寄存器 FR,有些机器的 FR 中还存放控制处理器工作方式的控制标志和系统标志。

(2) 程序计数器 PC

程序计数器 PC 是维持处理器有序地执行程序的关键性的、不可缺少的寄存器。它存放着下一条要执行的指令,并能自动修改指向下一指令的存放地址。

(3) 指令寄存器 IR、指令译码器 ID、时序和控制逻辑

指令寄存器 IR 存放从存储器中取出的各种指令的操作码。指令译码器 ID 对 IR 中存放的指令进行译码(分析),确定应该进行什么操作,控制逻辑则依据指令译码器 ID 和时序电路的输出信号,产生执行指令所需的全部微操作控制信号,以控制计算机的各部件执行该指令所规定的操作。由于每条指令所执行的具体操作不同,所以每条指令都有一组不同的控制信号的组合,以确定相应的微操作序列。

(4) 堆栈和堆栈指针 SP

堆栈是一种先进后出的数据结构。它作为数据的一种暂存结构,一般主要用于中断处理和过程调用。堆栈指针是用来指示栈顶地址和寄存器,用于自动管理栈区,指示当前数据存入或取出的位置。

2. 8086CPU 的内部结构

8086CPU 采用完全不同于 8 位微处理器的全新的结构形式,从功能上分为两个完全独立的部分,即总线接口部件,BIU 和执行部件 EU。

(1) 总线接口部件 BIU

总线接口部件的功能是负责给存储器和 I/O 接口传送数据。它由 4 个 16 位的段寄存器(CS, DS, SS, ES)、16 位指令寄存器 IP、20 位物理地址加法器、6 字节指令队列及总线控制电路组成。具体传送过程是,总线接口部件 BIU 从内存取出指令将其送到指令队列,CPU 执行指令时根据指令所提供的寻址方式,偏移地址及段地址所提供的地址代码,通过 20 位物理地址加法器计算出物理地址,对存储器或 I/O 接口进行读/写操作。须指出的是,8086 在执行指令的同时,从内存中取出下一条或几条指令放入指令队列中。这样,在一般情况下,8086 执行完一条指令即可立即执行下一条指令,而不像 8 位机那样,串行地进行取指令和执行指令的操作,从而提高了 CPU 的效率。另外须注意,8086 内部寄存器都是 16 位的。所寻址的 1M 字节空间(20 位物理地址)是通过内部的 20 位物理地址加法器来完成的。

(2) 执行部件 EU

执行部件的任务就是指令队伍中取出指令,然后分析指令和执行指令。它是由 4 个通用寄存器 AX, BX, CX, DX; 4 个专用寄存器 SP, BP, DI, SI; 状态标志寄存器 FR 及算术逻辑单元组成的。需指出的是,EU 和一般微机中的 CPU 功能相似,算术逻辑部件主要是加法器,绝大部分指令的执行都是由加法器完成的。

(3)BIU 和 EU 的动作管理。BIU 和 EU 在 CPU 内部并不是同步工作的,两者动作的管理原则体现在以下几个方面:

① 当 8086 的指令队列中有 2 个字节空时,BIU 会自动地把下一条指令(通过总线)取到指令队列中。

② EU 在执行指令的过程中,如果必须访问存储器或 I/O 设备,则 EU 即自动请求 BIU 进入总线周期去完成访问存储器或 I/O 端口的操作。此时若 BIU 空闲,则会立即完成 EU 的请求。否则 BIU 将首先完成自己将指令取至指令队伍中的任务,再响应 EU 的请求。

③ 当指令队列已满,而 EU 又无请求时,BIU 进入空闲状态。

④ 当 EU 执行转移类、调用及返回类指令时,EU 将不再用指令队伍中顺序装入的指令。此时指令队列原有的内容被自动清除,而 BIU 会接着将另一程序段的指令装入指令队列。

8086 的 BIU 和 EU 分别完成了取指令及执行指令的任务,BIU 控制逻辑和 EU 的执行指令控制逻辑之间既各自独立又互相配合。这种互相配合又非同步的工作方式使得它在执行指令的同时又可进行取指令的操作。指令队列可以被看成一个 RAM 工作区,EU 对其执行读操作,BIU 对其进行写操作。一般情况下,EU 无须等待 BIU,仅当某条被执行指令过于频繁地访问内存时,BIU 来不及取出指令,才需要 EU 等待 BIU。

8086 这种并行工作方式,有力地提高了其 CPU 的速度。

(4) 8086 的寄存器结构

8086 微处理器共含有 13 个 16 位的寄存器和标志寄存器,可以把它们分为 4 个寄存器集,即通用寄存器、指示器和变址寄存器集、段寄存器集和控制寄存器集。

① 通用寄存器:AX, BX, CX, DX。它们均为 16 位寄存器,既可作为 16 位寄存器使用,也可单独

作为 8 位寄存器使用,并用 H 和 L 分别表示高位和低位。16 位寄存器主要用于存放数据,也可以存放地址,但 8 位寄存器只能用来存放数据。

AX 寄存器也称为累加器,是指令执行的主要部件。在 8086 中有少数指令将这些通用寄存器指定为专用。例如,串操作指令指定 CX 专用于记录串中元素个数的寄存器,不可用其他寄存器代用。AX, BX, DX 也有类似情况。

② 指示器和变址寄存器集: SP, BP, SI, DI

这组寄存器在功能上的共同点是在对存储器的操作数寻址时,用以形成 20 位物理地址中的偏移地址。在任何情况下,它们都不能独立地形成访问内存的地址码,只能够用于存放段内部分或全部偏移地址。除了共性之外,它们在某些指令中使用时也有差别。SP 称为堆栈指示器,当进行堆栈操作(压入或弹出)时,SP 用于存放操作地址的段内偏移地址,基址则由段寄存器 SS 提供。BP 称作基址指针,常在间接寻址方式中出现。凡包含 BP 的寻址方式中,若无特殊说明,段地址均由 SS 段寄存器提供。SI 和 DI 分别用来存放字符串处理时源操作数段内偏移地址和目标操作数段内偏移地址,故分别称作源变址寄存器和目标变址寄存器。这组寄存器主要用来存放地址,但也可以作为通用寄存器存放数据。

上述两组寄存器一般都具有通用性,但也有自己特定的用法。请读者在学习指令系统时予以关注。

③ 段寄存器集: CS, DS, SS, ES

段寄存器 CS, DS, SS, ES, 它们处在总线接口单元中,用于存放段地址。8086 有 1MB 的存储器,需要 20 位地址来指明相应的地址单元。这 20 位的物理地址在 CPU 内部是由两部分相加形成的。SP, BP, SI, DI 是用以指明其偏移地址,即 20 位物理地址的低 16 位;而 CS, DS, SS, ES 是用以指明 20 位物理地址的高 16 位的,故称为段寄存器。这 4 个寄存器使用专一、不可互换。CS 识别当

前代码段;DS 识别当前数据段,而 ES 识别当前附加段。一般情况下 DS 和 ES 都需要用户在程序上设置初值。

④ 控制寄存器集:指令指示器 IP 和标志寄存器 FR。

指令指示器 IP 相当于一般微处理中的程序计数器 PC,用以指明当前要执行指令的偏移地址(段地址由 CS 提供),用户不可随意改变其值,只有通过转移类、调用及返回类指令才能改变其值。在用 DEBUG 调试程序时还可通过调试命令改变其值。

8086 设置了两个字节的标志寄存器,共 9 个标志。它分为两组:状态标志和控制标志。前者用以记录状态信息,由 6 位组成;后者用以记录控制信息,由 3 位组成。如下所示:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				OF	DF	IF	TF	SF	ZF		AF		PF		CF

6 位状态标志包括进位标志 CF、辅助进位标志 AF、奇偶标志 PF、符号标志 SF、零标志 ZF 和溢出标志 OF。

控制标志有方向标志 DF、中断允许标志 IF 和跟踪标志 TF。它们均可根据用户程序的要求,用指令预置。DF 用在串操作指令中,通过该位的置 0 或 1 来控制变址寄存器的地址朝增大或减小的方向改变。IF 用以控制 CPU 响应或不响应可屏蔽中断请求。TF 是控制 CPU 处于单步执行指令的工作方式时是否产生类型 1 的内部中断。

3. 8086 的存储器管理

8086 可寻址的存储空间为 $2^{20} \text{B} = 1\text{MB}$ 。存储器采用分段管理,把 1MB 的物理存储空间分成若干逻辑段,每段大小为 64KB。段的起始单元地址叫段基址。通过 4 个段寄存器,CPU 每次可同时对 4 个段地址寻址。各段之间可以连续、分离、部分重叠或完全重叠。这样,一个具体存储单元的物理地址,可以同时属于多个逻辑段。采用分段管理后,存储器地址有物理地址和逻辑地址之分。