

PADS2005

电路原理图与 PCB设计

渠丰沛 胡 波 于学禹◎等编著



机械工业出版社
CHINA MACHINE PRESS

PADS2005 电路原理图 与 PCB 设计

渠丰沛 胡 波 于学禹 等编著

机械工业出版社

PADS2005 是美国 Mentor Graphics 公司推出的一款电路板设计软件。该软件是当今最优秀的 EDA 软件之一，在电子工程领域得到了广泛的应用。本书从实用的角度出发，系统地介绍了 PADS2005 的基本操作环境，重点介绍了原理图设计(PADS Logic)和 PCB 设计(PADS Layout)。书中穿插介绍了许多 PADS2005 的使用技巧，结合典型设计实例，帮助读者轻松掌握 PADS2005 设计印制电路板的方法。另外，书中还给出了一些重要的设计指导规则，来帮助用户完成高质量的电路设计。

本书内容详实、实例丰富、结构合理，既可作为高等学校相关专业师生的参考书，同时也可作为广大电路设计工程师必不可少的参考书或自学教材。

图书在版编目(CIP)数据

PADS2005 电路原理图与 PCB 设计/渠丰沛，胡波，于学禹等编著. —北京：机械工业出版社，2009. 4

ISBN 978-7-111-26345-6

I. P… II. ①渠…②胡…③于… III. ①电子电路—电路设计；计算机辅助设计—软件包，PADS2005②印刷电路—计算机辅助设计 IV. TN702 TN410. 2

中国版本图书馆 CIP 数据核字(2009)第 022188 号

机械工业出版社(北京市百万庄大街 22 号 邮政编码 100037)

策划编辑：张俊红 责任编辑：朱 林 版式设计：张世琴
责任校对：李 婷 封面设计：马精明 责任印制：李 妍

北京铭成印刷有限公司印刷

2009 年 4 月第 1 版第 1 次印刷

184mm×260mm · 18.75 印张 · 462 千字

0001—3000 册

标准书号：ISBN 978-7-111-26345-6

定价：36.00 元

凡购本书，如有缺页、倒页、脱页，由本社发行部调换

销售服务热线电话：(010)68326294

购书热线电话：(010)88379639 88379641 88379643

编辑热线电话：(010)88379764

封面无防伪标均为盗版

前　　言

随着现代电子工业的发展，大规模集成电路的应用使印制电路板(PCB)日趋精密复杂。因此，熟练使用 EDA 工具已成为对电路设计人员的基本要求。PADS2005 是美国 Mentor Graphics 公司最新推出的电路板设计软件，该软件在电子工程领域得到了广泛的应用，是当今最优秀的 EDA 软件之一。作为 Mentor Graphics 公司推出的完整的板级全方位设计系统，PADS2005 不仅可以完成从原理图设计到 PCB 生产文件输出的整个过程，而且其提供的电路仿真和信号完整性分析功能为电路设计工程师提供了正确设计保证。

当今图书市场上已经出版了大量关于 PADS 设计的图书，但是这些图书内容一般都是关于 PowerPCB 5.0，还没有介绍新版本 PADS 软件的书籍出现，严重滞后于软件的发展。Mentor Graphics 公司收购 PADS 产品线后对其进行了完善，增添了许多以前没有的功能。这就需要一本书籍来介绍经过完善、功能更加强大的 PADS 产品。目前市场上大多数图书均以介绍基本的操作为主，往往忽略系统中各种编辑器系统参数和环境参数的介绍。通常读者仅仅掌握 PADS 设计系统的基本操作方法是远远不够的，只有掌握了设计系统中各种编辑器系统参数和环境参数的真正意义，这样才能够从专业层面上真正地掌握 PADS 设计系统。因此，读者迫切需要一本既介绍 PADS 软件使用，又有大量实例可以参考，同时又对基本概念、电路设计的总体流程有清晰讲解的书籍。本书正是从这个角度出发，力求能满足读者的实际需要，为读者进行实际设计提供一些建设性意义的指导。

本书作为一本 EDA 设计指导方面的书，共分 9 章。其中第 3~5 章介绍了如何利用 PADS Logic 进行原理图设计以及建立元件库，第 6~8 章介绍了利用 PADS Layout 进行 PCB 设计以及建立 PCB 封装，第 9 章给出了一个实例，使读者能够对本书的内容以及印制电路板的设计流程加以综合练习，做到融会贯通。

本书的特点是图文并茂，通俗易懂，加之 PADS 本身就具有易于使用的特点，相信通过对本书的学习，读者不仅能够掌握 PADS 软件的使用，而且能够掌握电路设计各方面的内容，从而成为一名合格的、具有一定经验的电路设计工程师。

本书主要由渠丰沛、胡波和于学禹编写，书中包含着作者使用 PADS2005 进行项目开发的经验总结。参与本书部分编写工作的人员还有尤晓丽、吴雪、渠莉娜、王涛、曹霖、董凯、曾妍、姜海燕、孙玉林、张博、李晓凯、丁海波、王国玉、吴鹏、田雪、齐霞、张蓬和姜海亭等。另外在本书的编写过程中，作者参考了很多专家和学者们的著作、学术论文和经验总结等，同时也参考和应用了网络上的一些电路设计方面的相关资料，在此对这些资料的作者表示深深的感谢。由于有些资料未能找到出处，因此未在参

考文献中列出，这里向这些作者表示深深的歉意！

由于作者的理论水平和实际经验有限，错误在所难免，敬请广大读者谅解并给予批评指正。

作 者
2009 年 3 月

目 录

前言

第1章 概述	1
1.1 EDA 概述	1
1.1.1 EDA 技术的发展	1
1.1.2 常用 EDA 软件的简单介绍	1
1.2 PADS2005 工具简介	2
1.2.1 PADS Logic	3
1.2.2 PADS Layout	4
1.2.3 PADS Router	6
1.2.4 HyperLynx	7
1.3 电路的设计流程	9
1.3.1 电路的总体设计流程	9
1.3.2 原理图的设计流程	10
1.3.3 PCB 的设计流程	11
1.4 小结	12
第2章 PADS2005 的运行环境和安装	13
2.1 PADS2005 的运行环境	13
2.2 PADS2005 的安装与卸载	13
2.2.1 PADS2005 的安装	13
2.2.2 PADS2005 的卸载	16
2.3 小结	17
第3章 PADS Logic 的基本操作	18
3.1 PADS Logic 的启动	18
3.2 新建一个原理图文件	18
3.3 PADS Logic 的用户工作界面	19
3.3.1 菜单栏	19
3.3.2 工具栏	21
3.3.3 弹出菜单、无模命令和快捷键	21
3.3.4 原理图格点	22
3.4 原理图的参数设置	24
3.4.1 环境参数设置	24
3.4.2 图纸设置	27
3.5 加载、卸载元件库	28
3.5.1 PADS 元件库的结构	28
3.5.2 PADS 元件库的管理	29

3.6 绘制电路原理图	30
3.6.1 元件的放置和编辑	31
3.6.2 绘制连线	35
3.6.3 放置电源及接地符号	35
3.6.4 放置离页符	36
3.6.5 绘制总线	37
3.7 设计数据的查询和修改	39
3.7.1 选择过滤器的设置及应用	39
3.7.2 元件的查询和修改	41
3.7.3 网络的查询和修改	46
3.8 PADS Logic 报表	47
3.8.1 元件统计报表	47
3.8.2 网络统计报表	48
3.8.3 连接性报表	49
3.8.4 物料清单	49
3.9 输出网表到 PADS Layout	52
3.9.1 利用 OLE 功能输出数据	52
3.9.2 输出网表文件传送数据	54
3.10 小结	55
第4章 建立 PADS Logic 的元件库	56
4.1 PADS 的元件库	56
4.2 引脚封装	57
4.2.1 元件编辑器环境	57
4.2.2 引脚封装编辑器	58
4.2.3 定义封装	59
4.2.4 保存引脚封装	60
4.3 CAE 封装	60
4.3.1 利用 CAE 封装向导建立 CAE 封装	61
4.3.2 绘制不规则的 CAE 封装外形	62
4.3.3 添加新的端点	62
4.3.4 利用 Step and Repeat 命令添加新端点	62
4.3.5 修改端点	63
4.3.6 保存 CAE 封装	63

4.4 元件类型	64	6.3.1 菜单栏	91
4.4.1 设置元件的电特性	64	6.3.2 工具栏	95
4.4.2 分配 PCB 封装	64	6.3.3 弹出菜单、无模命令和 快捷键	100
4.4.3 指定 CAE 封装	65	6.4 PADS Layout 的视图管理	102
4.4.4 分配信号引脚	67	6.4.1 使用【View】菜单命令	102
4.4.5 添加用户属性	67	6.4.2 使用鼠标	103
4.4.6 全局属性	68	6.4.3 使用键盘	103
4.4.7 为门电路指定引脚号和 引脚名称	69	6.4.4 PADS Layout 的视图模式	103
4.4.8 保存元件类型	70	6.5 PADS Layout 的参数设置	105
4.5 编辑、修改已有的元件	71	6.5.1 【Global】选项卡参数设置	105
4.5.1 在元件编辑器中打开元件	71	6.5.2 【Design】选项卡参数设置	106
4.5.2 在原理图中打开元件	71	6.5.3 【Routing】选项卡参数设置	108
4.6 小结	73	6.5.4 【Thermals】选项卡参数设置	110
第 5 章 原理图设计	74	6.5.5 【Dimensioning】选项卡参数 设置	111
5.1 原理图设计的原则和基本流程	74	6.5.6 【Teardrops】选项卡参数设置	112
5.1.1 原理图设计的原则	74	6.5.7 【Drafting】选项卡参数设置	113
5.1.2 原理图设计的基本流程	74	6.5.8 【Grids】选项卡参数设置	114
5.2 原理图设计实例	75	6.5.9 【Split/Mixed Plane】选项卡 参数设置	116
5.2.1 建立一个新的原理图文件	75	6.5.10 【Die Component】选项卡 参数设置	117
5.2.2 设置原理图参数	76	6.6 PADS Layout 的其他参数设置	117
5.2.3 加载元件库	76	6.6.1 颜色设置	117
5.2.4 放置元件	77	6.6.2 原点设置	118
5.2.5 绘制原理图	78	6.6.3 焊盘参数设置	119
5.2.6 注解和修饰	79	6.6.4 钻孔层对参数设置	120
5.3 层次原理图设计	80	6.7 PADS Layout 的选择模式	122
5.3.1 自顶向下的层次原理图 设计方法	80	6.7.1 简单地选择对象	122
5.3.2 自底向上的层次原理图 设计方法	82	6.7.2 右键菜单过滤器	122
5.3.3 层次模型的相关操作	83	6.7.3 【Selection Filter】对话框	124
5.4 层次原理图设计实例	84	6.8 PADS Layout 的绘图模式	125
5.5 小结	87	6.8.1 绘图模式简介	125
第 6 章 PADS Layout 的基本操作	88	6.8.2 绘制 2D 线	126
6.1 PCB 基础知识	88	6.8.3 绘制电路板边框	127
6.1.1 PCB 的结构	88	6.8.4 敷铜	128
6.1.2 PCB 中的基本概念	88	6.8.5 添加文本字符	129
6.2 新建、打开一个 PCB 文件	90	6.9 PADS Layout 的设计模式	130
6.2.1 启动 PADS Layout	90	6.9.1 设计模式简介	130
6.2.2 新建一个 PCB 文件	90	6.9.2 元件移动和编辑	131
6.2.3 打开一个 PCB 文件	90	6.9.3 布线	133
6.3 PADS Layout 的用户界面	90		

6.10 PADS Layout 的 ECO 模式 ······	137	8.4.2 利用 OLE 功能输入原理图数据 ······	166
6.10.1 ECO 模式简介 ······	137	8.5 PCB 的叠层设计 ······	168
6.10.2 增加连接 ······	139	8.5.1 多层电路板叠层设计原则 ······	168
6.10.3 增加走线 ······	139	8.5.2 PADS Layout 的层定义设置对话框 ······	170
6.10.4 增加元件 ······	139	8.5.3 叠层设计 ······	173
6.10.5 更改网络标号 ······	140	8.6 设置 PCB 的设计规则 ······	175
6.10.6 更改元件标号 ······	140	8.6.1 【Default】规则设置 ······	176
6.10.7 删 除 连接、网络和元件 ······	140	8.6.2 【Class】规则设置 ······	183
6.10.8 更改设计规则 ······	140	8.6.3 【Net】规则设置 ······	183
6.10.9 自动重新编号 ······	140	8.6.4 【Group】规则设置 ······	184
6.11 小结 ······	142	8.6.5 【Pin Pair】规则设置 ······	185
第7章 建立 PCB 封装 ······	143	8.6.6 【Decal】规则设置 ······	185
7.1 使用 Wizard 建立 PCB 封装 ······	143	8.6.7 【Component】规则设置 ······	186
7.1.1 封装编辑器的环境 ······	143	8.6.8 【Conditional Rules】规则设置 ······	187
7.1.2 封装向导介绍 ······	144	8.6.9 【Differential Pairs】规则设置 ······	188
7.1.3 使用 Wizard 建立 DIP 封装 ······	144	8.6.10 【Report】功能 ······	189
7.1.4 使用 Wizard 建立 BGA 封装 ······	146	8.7 PCB 的元件布局 ······	189
7.2 手动建立 PCB 封装 ······	148	8.7.1 PCB 布局原则 ······	189
7.2.1 添加端点 ······	148	8.7.2 布局参数设置 ······	191
7.2.2 定义焊盘形状和尺寸 ······	150	8.7.3 放置元件 ······	193
7.2.3 建立元件外框 ······	151	8.7.4 利用 PADS Logic 的 OLE 功能进行原理图驱动布局 ······	194
7.2.4 调整参考编号 ······	151	8.7.5 建立元件群组合 ······	195
7.2.5 保存 PCB 封装 ······	153	8.7.6 手动布局的具体步骤 ······	196
7.3 PCB 封装设计的技巧 ······	153	8.8 PCB 的布线 ······	197
7.3.1 建立异形焊盘 ······	153	8.8.1 PCB 的通用布线规则 ······	198
7.3.2 交换元件焊盘排序 ······	154	8.8.2 布线前的准备 ······	198
7.4 小结 ······	155	8.8.3 手动布线 ······	199
第8章 PADS Layout 的 PCB 设计 ······	156	8.8.4 PADS Router 自动布线器 ······	202
8.1 PCB 设计流程 ······	156	8.9 定义混合分割层 ······	205
8.2 PCB 设计技术要求的提出 ······	157	8.9.1 分割平面层前的设置 ······	205
8.2.1 PCB 设计的总体要求和基本原则 ······	157	8.9.2 建立平面层 ······	206
8.2.2 提出 PCB 设计要求 ······	159	8.9.3 定义平面层分割 ······	207
8.3 规划电路板 ······	160	8.9.4 平面层连接 ······	209
8.3.1 环境参数设置 ······	160	8.10 敷铜 ······	209
8.3.2 设计电路板外框 ······	161	8.10.1 建立灌铜边框 ······	210
8.3.3 修改 PCB 外框 ······	161	8.10.2 灌铜 ······	211
8.3.4 建立 Board Cutout ······	163	8.10.3 编辑灌铜 ······	211
8.3.5 建立禁止区 ······	163	8.10.4 灌铜管理器 ······	213
8.3.6 添加安装孔 ······	165	8.11 PCB 设计的后期处理 ······	214
8.4 输入原理图数据 ······	166		
8.4.1 输入网表文件 ······	166		

8.11.1 补泪滴处理	214	第 9 章 PCB 设计实例	243
8.11.2 调整丝印标志	214	9.1 项目的提出	243
8.12 设计规则检查	216	9.2 整体设计规划	243
8.12.1 设计验证概述	216	9.3 创建元件库	244
8.12.2 Clearance 验证	217	9.3.1 建立新的元件库	244
8.12.3 Connectivity 验证	218	9.3.2 USB 桥接芯片 IC1114	245
8.12.4 High Speed 验证	219	9.3.3 Flash 芯片 K9F1208U0M	253
8.12.5 Plane 验证	219	9.4 原理图设计	257
8.13 生成 Gerber 文件	220	9.4.1 电源模块电路	259
8.13.1 CAM 文件输出环境	221	9.4.2 U 盘接口电路	260
8.13.2 输出 Routing 层的 Gerber 文件	225	9.4.3 Flash 存储器电路	260
8.13.3 输出 Plane 层的 Gerber 文件	227	9.4.4 连接器电路	261
8.13.4 输出 Silkscreen 层的 Gerber 文件	227	9.5 PCB 设计	262
8.13.5 输出 Paste Mask 层的 Gerber 文件	230	9.5.1 设计电路板边框	262
8.13.6 输出 Solder Mask 层的 Gerber 文件	231	9.5.2 原理图网表输入	263
8.13.7 输出 Drill Drawing 层的 Gerber 文件	232	9.5.3 设置 PCB 的叠层	264
8.13.8 输出 NC Drill 文件	235	9.5.4 设置 PCB 设计规则	266
8.14 生成项目报表	237	9.5.5 设置 PADS Layout 的参数	268
8.14.1 元件列表	237	9.5.6 PCB 的元件布局	270
8.14.2 生成 PCB 的统计报表	237	9.5.7 PCB 的布线	273
8.14.3 Basic Scripts 功能生成报表	238	9.5.8 敷铜	273
8.15 PCB 设计自查流程	240	9.5.9 设计验证	275
8.16 小结	242	9.5.10 PCB 设计后期处理	276
		9.6 输出 Gerber 文件	278
		9.7 小结	280
		附录 OrCAD 与 PADS Layout 之间同 步的实现	281
		参考文献	290

第1章 概述

PADS 软件是一个在我国得到了广泛应用的 EDA 软件，其强大的功能和严谨的设计为 EDA 设计提供了有力保证，而较低的价格为其广泛应用打下了坚实的基础。这也是 Mentor Graphics 收购 PADS 并随之推出 PADS2005 的原因。

本章首先介绍一下 EDA 软件十几年来的发展历程，并简单介绍一下常用的 EDA 软件，然后对 PADS2005 的几个组成部分进行简单的介绍，最后介绍一下电路设计的总体流程。

1.1 EDA 概述

EDA 是电路设计自动化的简称，它是从 20 世纪 90 年代初从计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅助测试(CAT)和计算机辅助工程(CAE)的概念发展而来的。EDA 是指以计算机为工作平台，融合应用电子技术、计算机技术、智能化技术最新成果而研制成的电子 CAD 通用软件包，主要能辅助进行 3 方面的设计工作：IC 设计、电子电路设计、PCB 设计。没有 EDA 技术的支持，想要完成现在超大规模集成电路的设计制造是不可想象的。

1.1.1 EDA 技术的发展

回顾近 30 年电子设计技术的发展历程，可将 EDA 技术分为 3 个阶段。

20 世纪 70 年代为 CAD 阶段，人们开始用计算机辅助进行 IC 版图编辑、PCB 布局布线，取代了手工操作，产生了计算机辅助设计的概念。

20 世纪 80 年代为 CAE 阶段，与 CAD 相比，除了纯粹的图形绘制功能外，又增加了电路功能设计和结构设计，并且通过电气连接网络表将两者结合在一起，实现了工程设计，这就是计算机辅助工程的概念。CAE 的主要功能是：原理图输入，逻辑仿真，电路分析，自动布局布线，PCB 后分析。

20 世纪 90 年代为 EDA 阶段，尽管 CAD/CAE 技术取得了巨大的成功，但并没有把人从繁重的设计工作中彻底解放出来。在整个设计过程中，自动化和智能化程度还不高，各种 EDA 软件界面千差万别，学习使用困难，并且互不兼容，直接影响到设计环节间的衔接。基于以上不足，人们开始追求贯穿整个设计过程的自动化，这就是 EDA，即电子系统设计自动化。

从以上介绍可以看出，EDA 技术的每一次进步，都引起了电路设计上的一个飞跃，这也是 EDA 日益受重视的重要原因。

1.1.2 常用 EDA 软件的简单介绍

EDA 软件是一个庞大的软件系统。包括专用集成电路设计、电路设计、版图设计以及仿真分析等软件。在此我们只对印制电路板设计上比较常用的一些软件做一个简单的介绍。

在印制电路板设计软件中，除了 PADS 软件外，其他市场占有率比较大的软件包括 Protel、Cadence。

Protel 软件是 Protel 公司在 20 世纪 80 年代末推出的电路行业的 CAD 软件。它在国内使用较早，普及率也是最高的。目前国内许多高校的电路专业还开设了课程来学习它。它是个完整的全方位电路设计系统，它包含了原理图绘制、模拟电路与数字电路混合信号仿真、多层次印制电路板设计(包含印制电路板自动布线)、可编程逻辑器件设计、图表生成、电路表格生成、支持宏操作等功能，并具有 Client/Server (客户/服务器)体系结构，同时还兼容一些其他设计软件的文件格式，如 OrCAD、PSpice、Excel 等。另外还与业界的其他软件有接口，如毛坯类的 CAD 软件等。目前最新的版本是 Altium Designer 6.0，也有人称之为 Protel 2006。

Cadence 软件是美国 Cadence 公司的产品，是目前 EDA 软件家族中极为重要的一种。它是一个大型的 EDA 软件，使用它基本可以完成电子设计的方方面面，包括 ASIC 设计、FPGA 设计和 PCB 设计等。Cadence 软件在仿真电路图设计、自动布局布线、版图设计及验证等方面相对于其他 EDA 软件有相当大的优势。Cadence 公司还开发了自己的编程语言——Skill 语言，通过 Skill 语言与 C 语言的结合，使工程师们可以在 Cadence 平台上开发一些适合自己的工具。目前 Cadence 软件总共分为 4 个平台：Incisive 功能验证平台(为大型复杂的芯片提供高效快速的功能验证)、Encounter 数字 IC 设计平台(数字集成电路设计平台)、Virtuoso 定制设计平台(用于定制 IC 的精确设计)、Allegro 系统互连设计平台(集成电路、封装和 PCB 协同设计高性能互连)。其中 Allegro 互连设计平台是电子工程师的常用软件。

作为目前 EDA 软件家族中的一个重要部分，Mentor 软件是 Mentor Graphics 公司的产品。其产品线涵盖了 EDA 软件的所有方面，是目前高端 EDA 软件中涵盖面最广的软件之一。其产品主要包括：Design for Test、FPGA Advantage、IC Design FLOW、SOC Verification、PCB System 五大类。为了更好更稳地占领市场，Mentor Graphics 公司收购了 Innoveda 公司，在其原有的板级(原理图/PCB/仿真)设计系统的基础上，结合 Innoveda 的 PADS 产品系列，相继推出了 PADS2003、PADS2004、PADS2005、PADS2005SP2 以及 PADS2007。

同以前的 PowerPCB 相比，Mentor Graphics 公司推出的 PADS2005 充分利用了其原有 PCB 设计软件 Board Station、Expedition Enterprise 系列的优点，使得 PADS 产品功能更加强大。

1.2 PADS2005 工具简介

作为 Mentor Graphics 公司主流的板级设计工具，PADS 产品为电子产品设计提供了从前端到后端，从设计、仿真验证到生产加工等全套的解决方案，并以其优越的性价比在诸如移动通信、消费电子等当前最活跃的电子工业领域得到了广泛应用。PADS2005 融合了当今 EDA 最先进的设计成果，能处理各种复杂的 PCB 设计过程，将库设计、原理图设计、仿真、PCB 设计、自动布线和信号完整性分析等板级设计工具集于一身，使设计者能够按照自己的设计方式实现从最初的项目规划到最终形成生产数据的全部过程。因此，PADS2005 以其功能强大、兼容性好、性价比高等优点成为众多 EDA 用户首选的 EDA 应用软件。

相对于以前版本的 PADS 软件，PADS2005 不仅性能得到了极大的改进和提高，软件的名称也做了一些调整。原理图工具由原来的 PowerLogic 改为 PADS Logic；PCB 工具由原来的 PowerPCB 改为 PADS Layout；布线器由原来的 BlazeRouter 改为 PADS Router；仿真器仍然保持以前的名称 HyperLynx。

作为一个功能强大的 EDA 设计软件，PADS2005 支持从前端的原理图设计、PCB 设计、电路仿真直至生产文件输出等一系列操作。PADS2005 的用户可以使用 PADS Logic 和 DxDesigner 进行原理图设计，使用 PADS Layout 进行 PCB 设计，使用 PADS Router 进行自动布线，使用 HyperLynx 进行信号仿真，从而使用 PADS2005 产品系列完成整个电路设计。使用 PADS2005 进行印制电路板设计的示意图如下：




图 1-1 使用 PADS2005 进行 PCB 设计的流程

1.2.1 PADS Logic

PADS Logic 是一个界面友好、操作简便、功能齐全的原理图设计环境。它提供了元器件库管理、多页/层次式原理图设计、原理图符号创建向导、元器件与网络的浏览与检索、物料清单 (Bill of Material, BOM) 输出、PCB 设计规则定义及网表输出等全方位的功能。PADS Logic 还可以同 PADS 的 PCB 环境紧密集成，实现原理图与 PCB 的同步设计，从而帮助设计者高效率地完成电子产品的原理图及 PCB 设计工作。

1. 良好的兼容性，兼容 Protel/P-CAD/OrCAD 的原理图与符号库

PADS Logic 可以导入 Protel、P-CAD 与 OrCAD 环境下的原理图及符号库文件，导入过程中原理图的网络连接关系、元器件属性等信息均保持完好。

2. 全方位的设计浏览功能

PADS Logic 提供设计浏览器窗口，可以对原理图结构、元器件、封装、网络等设计内容进行快速检索和定位，所有设计数据在浏览器中一目了然。

3. 原理图与 PCB 同步设计

PADS 支持在原理图加入 PCB 设计规则，以及在原理图和 PCB 环境中双向传递的设计规则，确保原理图工程师将设计要求准确无误地传递给 PCB 工程师。PCB 中支持的层次式规则、条件规则及高速规则等均可在原理图中定义。

4. 物料清单的输出管理

PADS Logic 支持 Text、Word 等格式的物料清单的输出。用户可以定制 BOM 中需要的元器件属性配置，相同的元器件可以统计数量后单行输出。

5. 智能 PDF 归档功能

PADS Logic 可以将原理图及元器件属性信息等所有设计内容输出为字符型 PDF 文档。在 Acrobat 软件中，可以通过书签窗口浏览原理图的层次结构，通过鼠标右键菜单查看元器件属性信息，同时支持元器件和网络检索功能，只需提供要查找的元器件位号或网络名称，Acrobat 即可将之选中并放大显示。

6. 支持 Spice 网表输出

PADS Logic 可在元器件属性中定义 Spice 仿真模型，然后输出原理图中部分电路模块或全部设计的 Spice 仿真网表，供其他电路仿真软件(如 PSpice、PADS 系统中的 Analog A/D 等)进行功能仿真验证。

1.2.2 PADS Layout

PADS Layout 是一个功能齐全、性能卓越的 PCB 设计环境。作为业界主流的 PCB 设计平台，以其强大的交互式布局布线功能和易学易用等特点，在通信、半导体、消费电子等当前最活跃的工业领域得到了广泛的应用。PADS Layout 支持完整的 PCB 设计流程，涵盖了从原理图网表导入，规则驱动下的交互式布局布线，DRC/DFT/DFM 校验与分析，直到最后的生产文件(Gerber)、装配文件及 BOM 输出等全方位的功能需求，确保工程师高效率地完成设计任务。

1. 兼容多种格式的 PCB 及封装库文件

PADS Layout 可以导入 Protel/P-CAD/CADStar/Expedition 等环境下的 PCB 及封装库文件。导入过程中 PCB 上的网络、布线及元器件属性等信息均保持完好。

2. 强大的 PCB 设计功能

PADS Layout 的封装向导可根据用户输入的引脚数、引脚间距等标准信息，自动创建 DIP/SOIC/Polar/PLCC/BGA 等多种封装。其模拟 PCB 设计工具包含模拟 PCB 设计中常用的跳线(长度/角度可变)、泪滴(直线/曲线泪滴，尺寸可变)、异形焊盘等功能，以及圆形 PCB 设计中常用的极坐标布局方式、多个封装同步旋转、任意角度布线等功能。PADS Layout 支持电源分割与敷铜，可根据 PCB 的板框自动创建电源层敷铜边界，敷铜与板边缘以及敷铜之间的距离可以在设计规则中定义；通过在完整的敷铜区域上画分割线的方式可将敷铜区域一分为二，分配不同的电源网络；同时 PADS Layout 支持不同电源网络的敷铜嵌套。PADS Layout 支持设计复用，通过设计复用可以最大限度地利用现有的设计成果，如经典电路、多路并行信号处理模块、BGA 器件的外围电路及外围线等。同时 PADS Layout 支持自动标注尺寸，可快速标注水平、垂直、斜面尺寸以及圆和圆弧的角度及直径。

3. 交互式布局布线功能

PADS Layout 支持交互定位(Cross Probe)与模块化布局，通过交互定位功能可以在原理图和 PCB 的视图之间进行切换，快速查找目标元器件或网络。在布局设计时，可以采用模块化的布局功能，从而提高布局效率。PADS Layout 支持正反标注，在原理图与 PCB 并行设计过程中，任何一方对设计数据的修改操作，都可以通过正反标注来更新对方的数据，从而确保原理图和 PCB 数据的同步性和一致性。

PADS Layout 支持交互式布线。在布线过程中只需定义几个关键节点，其余的走线部分由软件根据空间尺寸及最短路径原则自动设计，并优化 45°走线拐角。PADS Layout 还支持

总线布线。在总线布线模式下，只需控制总线中一根信号的走线，其他信号会自动跟进，并自动保持合理的拐角、间距及过孔排列。这种功能尤其适用数字电路 PCB 中的数据线和地址线。

4. 层次式设计规则

PADS Layout 的物理设计规则分为 3 个层次，优先级最高的是元器件规则，可以根据 PCB 中的封装类型甚至个别元器件的特殊要求进行单独地布局布线约束，如扇出方式、引脚连出线的尺寸与角度等规则；优先级次之的是网络规则，可以将同种信号归纳为一个网络组，然后统一定义其布线方式，如线长、线宽、间距、布线层设置、可用过孔、最大过孔数及拓扑结构等规则，也可以对单个网络，乃至某个网络里的关键连接（通常是芯片引脚间的连接）进行特殊的布线规则定义；优先级最低的是通用规则，可对没有特殊要求的网络、元器件进行常规的布线参数定义。软件可以根据定义好的层次式规则对 PCB 上的网络和元器件进行规则驱动布线及 DRC 验证，提高设计的可靠性。

5. 高速 PCB 设计功能

随着电路设计速率的进一步提高，高速 PCB 设计功能的优劣成为衡量一个 EDA 软件是否成功的关键。PADS Layout 的高速 PCB 设计功能十分强大，下面从拓扑结构、阻抗、限长信号、时序匹配、差分对信号等几个方面进行说明。

拓扑结构的设计会影响到高速信号的阻抗匹配和时序。PADS Layout 支持常用的 PCB 网络拓扑结构，如点对点、紧凑树形、菊花链、星形、远端簇形及混合型拓扑。当元器件布局改变之后，软件会自动调整引脚连接顺序以保持原有的拓扑结构；用户也可以自己定义网络拓扑结构。

对于长线传输的高速信号，传输线上的阻抗不连续也会导致严重的反射（过冲/欠冲）问题，影响电路工作状态。而传输线阻抗的不连续通常是由布线换层时引起的。PADS 提供阻抗连续控制功能，可以对信号在外层和内层的布线宽度分别定义，并在布线换层时自动调整线宽，从而确保了传输线上的阻抗连续，降低了信号反射，提高了系统的可靠性。

网络的布线长度会影响信号的延迟时间，从而对系统的时序构成危害。PADS 支持线长与延迟时间的换算，可以定义网络的最大布线长度。PADS 会在走线过程中动态地提示当前长度，并预测最终长度，为选择合适的走线路径提供参考，还可以阻止“超长”的走线路径。从而保证信号的延迟不会对时序构成致命影响，提高了系统的稳定性。

对于有时序同步要求的网络组，必须保证其具备相同的布线延迟。PADS 可以将此类信号定义为延迟匹配组，并设定相互间的长度公差，以确保延迟相同，满足时序同步的要求。在布线时，可以对延迟匹配信号进行交互式蛇形走线，从而达到规定的线长要求。PADS 提供了监控窗口，可以检查线长匹配情况。该软件还支持自动匹配，可以对选中的一个或一组信号自动走出蛇形线，以满足线长匹配的要求，提高系统稳定性。

差分对广泛应用于各类高速系统中，差分对布线时必须保证线长相等、线宽相等、间距固定及阻抗连续。PADS 支持差分对的定义与交互式布线，可以将相邻的两个网络或网络中的关键连接（芯片到芯片间的连接）定义为差分对。在布线时，只需从一个差分引脚上引出连线，另一个引脚的连线会自动跟进，且保持差分规则里的线长、线宽及间距要求。软件还可以分别定义外层与内层的差分参数，确保差分对换层布线时其传输线系统的阻抗连续，降低了信号反射，提高了系统的可靠性。

6. 智能自动布线

PADS Layout 提供了基于形状的无网格布线器，可以在设计规则的驱动下，对多达 64 个信号层的 PCB 进行自动布线，拥有一流的布通率与布线速度。在布线过程中，支持布线顺序的定义，可对关键的网络类型、单个网络或元器件优先布线，布完后将其锁住，从而不受其他布线的影响。每一步骤完成后，都可以让布线器暂停下来检查布线结果，如不满意可以随时中止自动布线进程，改善布线及优化顺序，重新执行。

7. 生产文件(Gerber)、自动装配文件与 BOM 输出

PADS Layout 支持 RX274D/RX274X 等标准格式的生产文件输出，可选择每层文件的输出内容，能对输出层作镜像处理，支持对 Gerber 文件的预览。PADS 同时具备和 CAM350 软件的接口，可直接将配置好的输出层传给 CAM350。

PADS Layout 可以根据用户的要求，输出 Word、Excel 及文本格式的 BOM 文件。允许用户订制 BOM 中的元器件属性信息排列格式，并可统计相同元器件的数量。软件同时支持 BOM 变量管理功能，可基于同一个设计输出多个对应不同规格产品要求的 BOM 文件。

1.2.3 PADS Router

PADS Router 采用行业领先的布线技术和适用于高密度和高速布线的先进算法，能轻松有效地进行高密度、高质量的设计。无论是交互式布线、还是自动布线，PADS Router 都可以快速准确地完成。

1. 智能自动布线

PADS Router 自动遵循原理图或 PCB 中所定义的规则。用户只需在原理图设计或者 PCB 中定义相关设计规则，然后不需要任何干预，先进的算法就能完成布线和优化设计。

PADS Router 使用“推挤”和“撕开与重试”技术获得批处理布线结果。总线和连续信号通过最佳的焊盘入口和最少过孔在器件之间平稳传递。在路线更改时始终维持路线的角度。PADS Router 的任意角度焊盘入口和布线使布局布线后清理工作最小化，减少了多引脚封装的布线时间。它们也可以通过使用任意角度焊盘旋转确保设计的高质量完成。

2. 可制造、可测试

PADS Router 通过焊盘入口控制、网络间距规则、器件扇出操作来防止线路回绕焊盘或在一个焊盘入口时出现锐角。其“居中”功能可以通过自动调整器件与相邻过孔焊盘和路线之间的间隔使之相等来提高制造成品率。同时 PADS Router 通过减少对微孔技术和附加层的需求来降低制造成本。通常，设计测试点是在布线后加的。这就给设计过程增加了一个步骤，并可能会影响设计的完整性。PADS Router 自动在布线过程中插入 ATE 测试点，其效果比布线后再插入测试点的方法更好。

3. 高密度设计

为了迎合当今高密集设计的挑战，SMD 焊盘内放置过孔越来越普遍。大多数制造厂商都具有这些 SMD 焊盘内放置过孔的规则。PADS Router 提供了操作简便的控制功能，用户可以依照制造厂商提供的 SMD 过孔规则对高密度设计进行布线。SMD 里的过孔包括居中、两端或其他方式。

另外，高密集设计也使得多引脚、小间距器件的使用越来越普遍。PADS Router 自动遵循器件入口规则，例如独特的走线宽度和间距规则。它可以为封装或单个器件设置部件入口

规则。通过设置比需要或推荐的规则更小的路线宽度和/或间距，用户可以生成一段比允许间距更狭窄的走线。一旦走线离开器件边界，它将恢复到推荐的宽度和间距。

因此，相对于其他布线器，PADS Router 在密集设计中有更高的完成率。

4. 布线前分析、布线后验证

PADS Router 可以通过运行布局布线前设计分析来避免如结构错误等问题的产生。它可以检查超过 30 种影响电路板可布线性的设置，包括网格设置、敷铜网络、焊盘入口设置、热状态、屏蔽层以及最大长度等等。

在布线完成后，PADS Router 会运行一组验证功能的设计规则检查，包括差分线对的自动检查、器件接入规则、网络时序安排以及最小/最大化长度等。

5. 自定义用户界面

PADS Router 允许用户自定义菜单选项、工具栏和热键，用户可以按照自己希望的方式工作。用户可以随自己的喜好关闭、保留或调整所有系统窗口和工具栏的大小。PADS Router 还支持一个编辑环境，使能用 Visual Basic(VB) 或 C++ 创建用户宏程序。

PADS Router 为复杂高速印制电路板设计提供了一个有效的自动和/或交互式布线手段。其便于使用的特性，加上先进的任意角度、高速 DFF 和 DFT 功能，使用户的设计能够更快地投入生产。

1.2.4 HyperLynx

由于大量高速芯片的使用，电路板上低至几十兆 Hz 频率范围的信号也会产生信号完整性与电磁兼容性(EMC)问题。电路设计往往因为 PCB 布局布线时某些高速信号处理不当而造成严重的过冲/下冲、延时、串扰及辐射等问题，最终导致产品设计的失败。

PADS2005 家族的 HyperLynx 软件是业界应用最为普遍的高速 PCB 仿真工具。它包含前仿真环境(LineSim)、后仿真环境(BoardSim)及多板分析功能，可以帮助用户对电路板上频率低至几十兆赫兹或高达数千兆赫兹(GHz)以上的网络进行信号完整性与电磁兼容性仿真分析，消除设计中的隐患，提高设计的成功率。

1. 便于学习、使用和配置

HyperLynx 兼容 Mentor/Cadence/Zuken/Protel 等所有格式的 PCB 设计文件。其 PCB 仿真操作流程简便易学，原理图工程师、PCB 工程师或信号完整性工程师经过短期的培训，即可使用 HyperLynx 解决各自工作中的问题，从设计初期的网络拓扑结构规划、阻抗设计、高速规则定义与优化，直到最终的板级验证等工作均可在 HyperLynx 中完成，可以有效地避免过度设计与设计反复。

2. 前仿真功能

HyperLynx LineSim 用于 PCB 前仿真分析，其配置分为中低频段(EXT 模块:300MHz 以下)和高频段(GHz 模块:300MHz 以上)两种。可以在 PCB 布局布线之前，对原理图中的高速信号进行“What-If”仿真，考察信号在虚拟的叠层结构与布线参数下的传输效果，帮助设计者优化出一套适合当前电路的 PCB 叠层结构、布线阻抗与高速设计规则(线宽、线长、间距等)。它提供了可视化的叠层结构设计窗口，帮助工程师方便快速地设计信号/电源层结构，编辑板材物理参数，并观察叠层结构与材料参数对阻抗与损耗的影响。

3. 后仿真功能

HyperLynx BoardSim 用于 PCB 后仿真验证，其配置分为中低频段(EXT 模块:300MHz 以下)和高频段(GHz 模块:300MHz 以上)两种。可以导入 PCB 设计文件，提取叠层结构与叠层物理参数，计算传输线特征阻抗，进行信号完整性与电测兼容性测试。BoardSim 提供批处理仿真(Batch Simulation)功能，对 PCB 进行整板快速扫描，发现过冲、延迟、串扰及 EMI 辐射超出设计要求的网络，并给出详细的结果报告；BoardSim 也可以对单个网络进行交互式仿真分析，输出精确的信号传输波形、EMI 辐射频谱或眼图，设计者可以修改布线参数后再仿真，从而发现并改善不合理的布线；还可以在 BoardSim 中直接修改网络中的匹配、无源器件参数等信息，然后通过设计反标来更新原理图及 PCB，快速实现数据同步，且避免了人为修改的错误与疏漏。

4. 多板分析功能

HyperLynx 支持系统级仿真，可以对多块 PCB 构成的高速数字系统进行信号完整性分析，考察关键网络在不同 PCB 上的传输效果，帮助设计者量化跨板传输对信号工作状态的影响。软件提供了符合工业标准的连接器、电缆或金手指插槽等器件的 IBIS 模型，可以精确地描述板间互连。

5. 串扰(CrossTalk)分析功能

LineSim 和 BoardSim 均支持串扰分析功能。在前仿真阶段运行串扰分析，可以帮助设计者优化间距、耦合长度等布线规则，解决布线时信号间的互感互容耦合问题；串扰分析功能还可以用来设计差分对的阻抗，根据设计者对差分阻抗的要求，计算出合适的差分对间距、线宽等参数。在后仿真阶段，设计者可以对 PCB 上所有网络进行批量串扰仿真，计算网络之间的串扰强度，把超出设计安全指标的网络汇总输出；软件还提供串扰定位功能，对于选中的任意网络，软件会标识出与之有串扰关系的其他网络，且高亮显示发生耦合的布线区域，便于对照仿真结果修改 PCB 设计，提高了设计效率。

6. 电磁兼容性分析

LineSim 和 BoardSim 均支持电磁兼容性分析功能。可以帮助设计者考察 PCB 叠层结构、布局布线参数、端接参数及屏蔽方式等因素对信号电磁辐射的影响。软件可通过虚拟的电流探针与标准距离(3/10/30m)的天线探针对 PCB 上的强干扰源进行电磁辐射分析，计算出干扰源在各个频段上的辐射值。

软件还提供了图形界面的频谱分析仪显示电磁兼容性的分析结果。在频谱分析仪中集成了国际通用的电磁辐射安全检验标准数据，如 FCC、CISPR 及 VCCI 等，可对仿真结果进行 EMI 超标测试。设计者也可以在频谱分析仪中建立自己公司的电磁辐射安全检验标准。

7. 眼图(Eye-Diagram)分析功能

LineSim 和 BoardSim 中均支持眼图分析功能。可用于查看高速数据信号和时钟信号的工作状态，帮助设计者测试当系统时钟出现偏移、抖动等异常现象时数据信号的传输效果，以确认系统的稳定性。软件支持 PRBS/Toggling/USB2.0 Compliance 等标准激励或自定义激励，及 USB/PCI-E/SATA/SERDES 等标准的 Eye Mask 或自定义的 Eye Mask 参数，为仿真工作节约了大量时间。

8. 有损传输线(Loss Transmission Line)模型

LineSim 和 BoardSim 中均支持有损传输线模型。对于千兆赫(GHz)以上频率的 PCB 设