


基于FPGA的SOPC 嵌入式系统设计 与典型实例

王刚 张激 编著



实例丰富
即学即用



电子工业出版社
PUBLISHING HOUSE OF ELECTRONICS INDUSTRY
<http://www.phei.com.cn>

基于FPGA的SOPC 嵌入式系统设计 与典型实例

王刚 张澈 编著

电子工业出版社

Publishing House of Electronics Industry

北京·BEIJING

内 容 简 介

基于 FPGA 的 SOPC 设计技术是当前电子系统设计领域最前沿的技术之一。全书通过核心技术与典型实例的形式，全面系统、深入浅出地介绍了基于 FPGA 的嵌入式 SOPC 系统设计技术与应用实例。全书共分 14 章，第 1~3 章简要介绍了 FPGA 硬件结构知识、Verilog HDL 编程基础、FPGA 常用开发工具，引导读者入门；第 4~7 章重点对嵌入式 SOPC 系统设计技术进行了细致阐述，内容包括：SOPC 硬件系统开发、SOPC 软件系统开发、Avalon 总线规范、Nios II 外围设备及其编程；第 8~14 章通过 7 个典型实例，对基于 FPGA 的嵌入式 SOPC 系统设计过程进行实际演练，具体包括：七段数码管时钟显示实例、串口通信 DMA 传输实例、LED 灯控 PWM IP 核的设计实例、通用 TFT-LCD 控制器及 PS2 鼠标设计实例、对对碰游戏设计实例、GPS 信息接收系统设计实例以及基于 Nios II 的 I²C 总线传输应用设计。经过这些例子的学习，读者设计的能力将迅速提升，产生质的飞跃。

本书语言通俗，结构清晰，基础知识和大量工程实例结合，实践性强。不但详细介绍了基于 FPGA 的嵌入式 SOPC 系统设计的构架与软硬件编程，同时提供了应用设计思路与方案，对实例的所有程序代码做了详细注释，利于读者理解和巩固知识点。

本书配有光盘一张，包含了全书所有实例的硬件原理图和程序源代码，方便读者学习和使用。本书适合计算机、自动化、电子及硬件等相关专业的大学生，以及从事 FPGA 开发的科研人员使用。

未经许可，不得以任何方式复制或抄袭本书之部分或全部内容。

版权所有，侵权必究。

图书在版编目（CIP）数据

基于 FPGA 的 SOPC 嵌入式系统设计与典型实例 / 王刚，张澍编著. —北京：电子工业出版社，2009.1
(电子工程应用精讲系列)

ISBN 978-7-121-07918-4

I. 基… II. ①王… ②张… III. ①可编程序逻辑器件—系统设计 ②微处理器—系统设计 IV.TP332

中国版本图书馆 CIP 数据核字（2008）第 188132 号

责任编辑：葛 娜

印 刷：北京天宇星印刷厂

装 订：三河市皇庄路通装订厂

出版发行：电子工业出版社

北京市海淀区万寿路 173 信箱 邮编 100036

开 本：787×1092 1/16 印张：31.5 字数：800 千字

印 次：2009 年 1 月第 1 次印刷

印 数：4000 册 定价：65.00 元（含光盘 1 张）

凡所购买电子工业出版社图书有缺损问题，请向购买书店调换。若书店售缺，请与本社发行部联系，
联系及邮购电话：(010) 88254888。

质量投诉请发邮件至 zlts@phei.com.cn，盗版侵权举报请发邮件至 dbqq@phei.com.cn。

服务热线：(010) 88258888。

丛书说明

工程技术的电子化、集成化和系统化促进了电子工程技术的发展，同时也促进了电子工程技术在社会各行业中的广泛应用，从近年的人才招聘市场来看，电子工程师的人才需求更是一路走高。

电子工程师如此紧俏，除需求不断走高，人才供不应求外，另一重要原因则是电子工程师的门槛相对而言比较高，这个高门槛则来自于工程师的“经验”和“实践”！

因此，为了满足读者学习和工作需要，解决各种工作中的专业问题，我们紧紧围绕“经验”和“实践”，精心策划组织了此套丛书。

1. 丛书范围

现代电子科学技术的一个特点是多学科交叉，因此，工程师应当了解、掌握 2 门以上 的相关学科，知识既精深又广博是优秀的工程师成长为某领域专家的重要标志。本丛书内 容涉及软件开发、研发电子以及嵌入式项目开发等，包括单片机、USB 接口、ARM、 CPLD/FPGA、DSP、移动通信系统等。

2. 读者对象

本套书面向各领域的初、中级用户。具体为高校计算机、电子信息、通信工程、自动化控制专业在校大学生，以及从事电子开发和应用行业的科研人员。

3. 内容组织形式

本套书紧紧围绕“经验”和“实践”，首先介绍一些相关的基础知识，然后根据不同的模块或应用领域，分篇安排应用程序实例的精讲。基础知识用来为一些初级读者打下一定的知识功底；基础好一点的读者则可以跳过这一部分，直接进入实例的学习。

4. 实例特色

在应用实例的安排上，着重突出“应用”和“实用”两个基本原则，安排具有代表性、技术领先性，以及应用广泛的典型实例，让读者学习借鉴。这些实例是从作者多年程序开发项目中挑选出的，也是经验的归纳与总结。

在应用实例的讲解上，既介绍了设计原理、基本步骤和流程，也穿插了一些经验、技巧与注意事项。特别在程序设计思路上，在决定项目开发的质量和成功与否的细节上，尽可能地用简洁的语言来清晰阐述大众易于理解的概念和思想；同时，程序代码部分做了很详细的中文注释，有利于读者举一反三，快速应用和提高。

5. 光盘内容

本套书的光盘中包含了丰富的实例原图文件和程序源代码，读者稍加修改便可应用于自己的工作中或者完成自己的课题（毕业设计），物超所值。读者使用之前，最好先将光盘内容全部复制到电脑硬盘中，以便于以后可以直接调用，而不需要反复使用光盘，提高操作速度和学习效率。

6. 学习指南


对于有一定基础的读者，建议直接从实例部分入手，边看边上机练习，这样印象会比较深，效果更好。基础差一点的读者请先详细学习书中基础部分的理论知识，然后再进行应用实例的学习。在学习中，尽量做到反复理解和演练，以达到融会贯通、举一反三的功效；特别希望尽量和自己的工作设计联系起来，以达到“即学即会，学以致用”的最大化境界。

本套书主要偏重于实用性，具有很强的工程实践指导性。期望读者在学习中顺利、如意！

光盘说明

1. 光盘的内容说明

该光盘包括 7 个实例文件夹，内容是实例的硬件原理图和程序源代码（如下图所示）。



2. 光盘的使用说明

在用户已安装好软件并有开发板作为支持的前提下，使用实例工程的具体方法为：

- (1) 拷贝某一实例工程到磁盘目录下，由于所有实例均在 D 盘根目录下进行设计，所以建议用户将其也放置到 D:\ 目录下进行使用，避免不必要的问题，解压缩工程文件夹。

(2) 点击文件夹中的.qpf 文件，打开工程，在 Quartus II 中即可以看到整个工程中包含的文件。

(3) 建议用户首先对工程进行编译，特别是当用户的软件版本与工程创建使用的版本(7.0 版本)不相符合时，首先需要对工程重新编译才可使用。

(4) 编译过程中，如果用户使用的开发板不是 DE1，请对照相应的开发板手册配置好引脚约束，避免适配的问题。并确定其开发板支持实例工程欲达到的接口（比如如果用户使用的开发板本身不支持 PS2 接口，那么在对实例 4 进行鼠标使用的时候就自然得不到成功的结果了）。

(5) 编译过程如果报错，请用户尝试删除工程目录下的 db 文件夹，该文件夹的内容是在笔者机器上编译时所保存的临时数据文件，可能会导致不兼容的问题，删除后重新编译即可解决问题。

(6) 编译结束后，打开 Nios II IDE (建议 7.0 版本)，打开实例工程中的 NiosII 程序代码。

(7) 编译并运行，即可看到最终的结果。在此过程中如果软件报错，请在 Nios II IDE 中重新建立工程，并导入所有的软件文件（注意创建工程时需要指定正确的硬件描述文件.ptf），重新编译运行。

3. 软硬件要求

本书实例工程均在 Quartus II 7.0 和 Nios II IDE 7.0 版本软件环境下进行设计，并使用 Altera DE1 开发板通过测试验证。用户使用实例之前应安装相应的软件（建议 7.0 版本以上），而且应该有相应的硬件开发板（建议使用 DE1）作为支持，特别地对于某些实例，还需要配备其他的硬件资源作为支持（比如 LCD 液晶屏、PS2 鼠标、GPS 模块等）。否则，只能对工程代码进行参考。




图 3.1 Quartus II 软件界面

本书实例工程均在 Quartus II 7.0 和 Nios II IDE 7.0 版本软件环境下进行设计，并使用 Altera DE1 开发板通过测试验证。用户使用实例之前应安装相应的软件（建议 7.0 版本以上），而且应该有相应的硬件开发板（建议使用 DE1）作为支持，特别地对于某些实例，还需要配备其他的硬件资源作为支持（比如 LCD 液晶屏、PS2 鼠标、GPS 模块等）。否则，只能对工程代码进行参考。

前言

基于 FPGA 的电子系统设计技术是 21 世纪电子应用工程师必备的基本技能之一，而基于 FPGA 的 SOPC 设计技术是当前电子系统设计领域最前沿的技术之一。Altera 公司、Xilinx 公司、Lattice 公司、QuickLogic 公司等全球最重要的 FPGA 及 EDA 公司都分别推出 SOPC 系统解决方案。SOC 设计技术将是 21 世纪的技术发展趋势，是现在高校和社会嵌入式培训班必需的内容和亮点。

SOPC 设计具体包括以 32 位 Nios II 为核心的嵌入式系统的硬件配置、硬件设计、硬件仿真、软件设计以及软件调试等。SOPC 系统设计的基本软件工具包括：

- Quartus II：用于完成 Nios II 系统的综合、硬件优化、适配、编程下载以及硬件系统调试等；
- SOPC Builder：是 Altera Nios II 嵌入式处理器开发软件包，用于实现 Nios II 系统的配置、生成；
- ModelSim：用于对 SOPC 生成的 Nios II 系统的 HDL 描述进行系统功能仿真；
- Nios II IDE：用于进行软件开发、调试以及向目标开发板进行 Flash 下载。

目前市场上同类的 SOPC 书比较少，而且清一色地介绍编程语言和基础原理，对设计技术细节和实际工程案例涉及甚微，与 SOPC 设计技术现在的蓬勃发展与大量应用远远不符。本书的出版正可以填补这种空白。本书将以实用和应用为基本原则，根据作者多年积累的开发经验，通过讲练结合、循序渐进的形式来讲解，便于读者牢固深入学习，快速入门与提高。

本书内容

章	内容简介	页码
第 1~3 章	简要介绍了 FPGA 硬件结构知识、Verilog HDL 编程基础、FPGA 常用开发工具，引导读者入门；已经具备了 FPGA 基础的读者，可以跳过这几章，直接进入后面章节的学习	2~122
第 4~7 章	重点对嵌入式 SOPC 系统设计技术进行了细致阐述，内容包括：SOPC 硬件系统开发、SOPC 软件系统开发、Avalon 总线规范、Nios II 外围设备及其编程。为了便于读者理解，将结合一定的基础示例来阐述	124~310

续表

章	内容简介	页 码
第 8~14 章	安排了 7 个典型实例，对基于 FPGA 的嵌入式 SOPC 系统设计过程进行实际演练。具体包括：七段数码管时钟显示实例、串口通信 DMA 传输实例、LED 灯控 PWM IP 核的设计实例、通用 TFT-LCD 控制器及 PS2 鼠标设计实例、对对碰游戏设计实例、GPS 信息接收系统设计实例以及基于 Nios II 的 I ² C 总线传输的应用设计。经过这些例子的学习，读者设计的能力将迅速提升，产生质的飞跃	312~489

本书特点

- (1) 本书语言通俗，结构清晰，内容系统全面，从零开始，循序渐进，方便读者快速上手，快学易懂；FPGA 基础知识、SOPC 专业技术和大量工程实例紧密结合，实践性强。
- (2) 本书 7 个实例典型实用，类型丰富，代表性强，有利于读者学习后举一反三，实现从入门到精通。
- (3) 详细介绍了基于 FPGA 的嵌入式 SOPC 系统设计的构架与软硬件编程，同时提供了深入的应用设计思路与方案，对实例的所有程序代码都做了详细注释，利于读者理解和巩固知识点。

本书配有一张光盘，包含了全书所有实例的硬件原理图和程序源代码，方便读者学习和使用。本书适合计算机、自动化、电子及硬件等相关专业的大学生，以及从事 FPGA 开发的工程师和科研人员使用。

本书主要由王刚、张澈编写。另外参加编写的人还有：唐清善、邱宝良、周克足、刘斌、李亚捷、李永怀、李宁宇、刘伟捷、黄小欢、严剑忠、黄小宽、李彦超、付军鹏、张广安、贾素龙、王艳波、金平、徐春林、谢正义、郑贞平、张小红等。他们在资料收集、整理和技术支持方面做了大量的工作，在此一并向他们表示感谢！

由于时间仓促，再加之作者的水平有限，书中难免存在一些不足之处，欢迎广大读者批评和指正，联系方式：jsj@phei.com.cn。



第1章 FPGA硬件结构知识 2
第2章 Verilog HDL语言编程基础 15
第3章 FPGA常用开发工具 80

目 录

第1章	FPGA硬件结构知识	2
1.1	CPLD/FPGA概述	2
1.1.1	CPLD/FPGA的特点	2
1.1.2	CPLD/FPGA的发展方向	4
1.1.3	CPLD/FPGA的应用领域	4
1.2	FPGA体系结构	5
1.2.1	FPGA基本结构	5
1.2.2	FPGA的结构特点	8
1.2.3	FPGA的编程工艺	9
1.3	FPGA常用芯片与选用	9
1.3.1	FPGA常用芯片	10
1.3.2	FPGA器件的选用	12
1.4	本章小结	14
第2章	Verilog HDL语言编程基础	15
2.1	Verilog HDL语言特点	15
2.2	Verilog HDL程序的基本结构	20
2.2.1	模块	20
2.2.2	模块调用	28
2.3	程序格式	29
2.4	注释与间隔符	30
2.5	数值	30
2.6	字符串	32
2.7	标识符	33
2.8	系统任务和函数	34
2.9	编译指令	39
2.10	数据类型	47
2.10.1	线网(Net)和变量 (Variable)	47
2.10.2	标量(Scalar)与矢量 (Vector)	49
2.10.3	线网(Net)数据类型	50
2.10.4	变量(Variab le)数据类型	55
2.10.5	数组(Array)类型	56
2.10.6	参数	58
2.10.7	名字空间	61
2.11	表达式	61
2.11.1	操作符	62
2.11.2	操作数	72
2.11.3	延迟表达式	75
2.11.4	表达式的位宽	76
2.11.5	有符号表达式	78
2.12	本章小结	79
第3章	FPGA常用开发工具	80
3.1	硬件开发工具Quartus II	80
3.1.1	Quartus II简介	80
3.1.2	Quartus II设计流程	81
3.1.3	Quartus II设计方法	84
3.1.4	Quartus II功能详解	85
3.1.5	时序约束与分析	93
3.1.6	设计优化	99
3.1.7	SignalTap II	107

3.2 ModelSim 开发工具	111	3.2.3 ModelSim 各界面介绍	114
3.2.1 ModelSim 简介	111	3.2.4 ModelSim 调试功能	118
3.2.2 基本仿真步骤	111	3.3 本章小结	122

第二篇 SOPC 入门

第 4 章 SOPC 硬件系统开发	124
4.1 SOPC 系统特点与开发流程	124
4.2 SOPC Builder 硬件开发环境 介绍	125
4.2.1 SOPC Builder 功能	125
4.2.2 SOPC Builder 组成	126
4.2.3 SOPC Builder 中包含的组件	131
4.3 使用 SOPC Builder 创建 Nios II 系统模块	132
4.3.1 创建 Quartus II 工程	132
4.3.2 启动并配置 SOPC Builder	135
4.3.3 添加 CPU 及外设 IP 模块	136
4.3.4 生成 Nios II 系统	142
4.4 集成 Nios II 系统到 Quartus II 工程	144
4.4.1 创建包含 Nios II 系统的 Quartus II 顶层模块	144
4.4.2 FPGA 引脚分配及其他设置	149
4.4.3 Quartus II 工程的编译并 下载	152
4.5 本章小结	155
第 5 章 SOPC 软件系统开发	156
5.1 Nios II 处理器结构	156
5.1.1 Nios II 处理器概述	157
5.1.2 编程模型	160
5.1.3 JTAG 调试模块	166
5.2 Nios II 指令系统介绍	168
5.2.1 Nios II 处理器的指令集	168
5.2.2 Nios II 定制指令介绍	171
5.2.3 定制指令实现方式	177

5.2.4 定制指令设计实例——前导 0 检测器	179
5.3 Nios II IDE 集成开发环境	182
5.3.1 Nios II IDE 简介	182
5.3.2 HAL 系统库	185
5.3.3 RTOS 和 TCP/IP 协议栈	190
5.4 使用 Nios II IDE 建立应用 程序	190
5.4.1 创建 C/C++ 工程	190
5.4.2 配置工程的系统属性	194
5.4.3 编译及运行工程	196
5.4.4 调试模式	198
5.5 使用 Flash Programmer 下载	199
5.5.1 定制目标板	200
5.5.2 Flash Programmer 配置及 下载	203
5.6 本章小结	205
第 6 章 Avalon 总线规范	206
6.1 Avalon 总线概述	206
6.1.1 Avalon 总线的特点	206
6.1.2 术语和概念	207
6.2 Avalon 总线信号	208
6.2.1 Avalon 信号类型列表	208
6.2.2 Avalon 信号时序	211
6.2.3 Avalon 总线传输特性	212
6.3 Avalon 从端口传输	212
6.3.1 Avalon 从端口信号介绍	212
6.3.2 Avalon 从端口读传输	214
6.3.3 Avalon 从端口写传输	218
6.4 Avalon 主端口传输	222
6.4.1 Avalon 主端口模块介绍	222
6.4.2 Avalon 主端口读传输	222

6.4.3	Avalon 主端口写传输	224
6.5	Avalon 流水线传输模式	225
6.5.1	具有固定延迟的从端口 流水线读传输	226
6.5.2	具有可变延迟的从端口 流水线读传输	227
6.5.3	主端口流水线读传输	228
6.6	Avalon 流传输模式	230
6.6.1	流模式从端口传输	230
6.6.2	流模式主端口传输	233
6.7	Avalon 三态传输	234
6.7.1	三态从端口传输	235
6.7.2	三态主端口传输	239
6.8	Avalon 突发传输	240
6.8.1	主端口突发传输	241
6.8.2	从端口突发传输	243
6.9	与传输无关的信号	246
6.9.1	中断请求信号	246
6.9.2	复位控制信号	247
6.10	Avalon 总线地址对齐方式	247
6.10.1	本地地址对齐	248
6.10.2	动态地址对齐	248
6.11	本章小结	249
第 7 章	Nios II 外围设备及其编程	250
7.1	并行输入/输出 (PIO)	250
7.1.1	功能描述	250
7.1.2	配置选项	251
7.1.3	寄存器描述与中断	253
7.1.4	软件编程模型	254
7.2	通用异步收发器 (UART)	255
7.2.1	功能描述	255
7.2.2	配置选项	256
7.2.3	寄存器描述与中断	260
7.2.4	软件编程模型	264
7.3	定时器 (Timer)	267
7.3.1	功能描述	267
7.3.2	配置选项	268
7.3.3	寄存器描述与中断	270
7.3.4	软件编程模型	271
7.4	JTAG UART	273
7.4.1	功能描述	274
7.4.2	配置选项	275
7.4.3	寄存器描述与中断	277
7.4.4	软件编程模型	279
7.5	SDRAM 控制器	282
7.5.1	功能描述	282
7.5.2	配置选项	284
7.5.3	SDRAM 控制器配置实例	287
7.5.4	软件编程模型	288
7.6	CFI 控制器	289
7.6.1	功能描述	289
7.6.2	配置选项	290
7.6.3	软件编程模型	291
7.7	EPCS 设备控制器	292
7.7.1	功能描述	292
7.7.2	配置选项	294
7.7.3	软件编程模型	294
7.8	DMA 控制器	295
7.8.1	功能描述	295
7.8.2	配置选项	296
7.8.3	寄存器描述与中断	298
7.8.4	软件编程模型	300
7.9	系统 ID	301
7.9.1	功能描述	301
7.9.2	配置选项	301
7.9.3	软件编程模型	302
7.10	SPI	302
7.10.1	功能描述	302
7.10.2	配置选项	306
7.10.3	寄存器描述	308
7.10.4	软件编程模型	310
7.11	本章小结	310

第三篇 应用实战

第 8 章 基于 FPGA 的 SOPC 系统开发	
实例 1——七段数码管时钟显示实例	312
8.1 实例内容说明	312
8.2 设计思路分析	313
8.3 硬件设计	314
8.4 软件设计与程序代码	321
8.5 实例小结	325
第 9 章 基于 FPGA 的 SOPC 系统	
开发实例 2——串口通信 DMA 传输实例	327
9.1 实例内容说明	327
9.2 设计思路分析	327
9.3 硬件设计	328
9.4 软件设计与程序代码	338
9.4.1 Nios II HAL 中与 DMA 设计相关的 API 函数	338
9.4.2 软件部分的设计	339
9.5 实例小结	343
第 10 章 基于 FPGA 的 SOPC 系统	
开发实例 3——LED 灯控 PWM IP 核设计	344
10.1 实例内容说明	344
10.2 设计思路分析	344
10.3 硬件设计	345
10.4 软件设计与程序代码	359
10.5 实例小结	363
第 11 章 基于 FPGA 的 SOPC 系统开发	
实例 4——通用 TFT-LCD 控制器及 PS2 鼠标设计实例	364
11.1 实例内容说明	364
11.2 设计思路分析	365
11.3 硬件设计	369

11.4 软件设计与程序代码	393
11.5 实例小结	402
第 12 章 基于 FPGA 的 SOPC 系统开发	
实例 5——对对碰游戏	403
12.1 实例内容说明	403
12.2 设计思路分析	404
12.3 硬件设计	406
12.4 软件设计与程序代码	413
12.5 实例小结	433
第 13 章 基于 FPGA 的 SOPC 系统开发	
实例 6——GPS 信息接收系统的设计	434
13.1 实例内容说明	434
13.2 设计思路分析	434
13.3 硬件设计	442
13.4 软件设计与程序代码	451
13.5 实例小结	468
第 14 章 基于 FPGA 的 SOPC 系统开发	
实例 7——基于 Nios II 的 I²C 总线传输应用设计	469
14.1 实例内容说明	469
14.2 设计思路分析	469
14.3 I ² C 总线介绍	470
14.3.1 I ² C 总线特点	470
14.3.2 I ² C 总线工作原理	470
14.4 AT24C02 芯片介绍	471
14.4.1 AT24C02 概述	471
14.4.2 AT24C02 读写时序	472
14.5 SOPC 系统的创建	473
14.6 软件设计与程序代码	484
14.7 实例小结	489
附录 A Nios II HAL 中与 PIO 设计相关的 API 函数	490

第一篇

FPGA 基础

本章将简要介绍 FPGA 的基本概念

并简要介绍 FPGA 的主要功能

以及 FPGA 的主要应用领域

最后将简要介绍 FPGA 的主要设计工

具及设计方法

◆ 第 1 章 FPGA 硬件结构知识

◆ 第 2 章 Verilog HDL 语言编程基础

◆ 第 3 章 FPGA 常用开发工具

本章将简要介绍 FPGA 的基本概念，并简要介绍 FPGA 的主要功能

以及 FPGA 的主要应用领域，最后将简要介绍 FPGA 的主要设计工具及设计方法。

本章将简要介绍 FPGA 的基本概念，并简要介绍 FPGA 的主要功能

以及 FPGA 的主要应用领域，最后将简要介绍 FPGA 的主要设计工具及设计方法。

本章将简要介绍 FPGA 的基本概念，并简要介绍 FPGA 的主要功能

以及 FPGA 的主要应用领域，最后将简要介绍 FPGA 的主要设计工具及设计方法。

本章将简要介绍 FPGA 的基本概念，并简要介绍 FPGA 的主要功能

以及 FPGA 的主要应用领域，最后将简要介绍 FPGA 的主要设计工具及设计方法。

本章将简要介绍 FPGA 的基本概念，并简要介绍 FPGA 的主要功能

以及 FPGA 的主要应用领域，最后将简要介绍 FPGA 的主要设计工具及设计方法。

本章将简要介绍 FPGA 的基本概念，并简要介绍 FPGA 的主要功能

以及 FPGA 的主要应用领域，最后将简要介绍 FPGA 的主要设计工具及设计方法。

第 1 章

FPGA 硬件结构知识

随着信息技术革命和计算机技术的飞速发展，可编程逻辑技术已发展成一门关键的科学技术，而 FPGA 在工业界也已被广泛的应用。本书第 1 章，将首先介绍 FPGA 硬件结构知识。

1.1 CPLD/FPGA 概述

CPLD 是复杂可编程逻辑器件（Complex Programmable Logic Device）的简称，FPGA 是现场可编程门阵列（Field Programmable Gate Array）的简称，两者的基本功能相同，只是实现原理略有不同，所以有时可以忽略这两者的区别，统称为可编程逻辑器件或 CPLD/FPGA。

CPLD 最早由 Altera 公司推出即 MAX 系列，多为 Flash、EEPROM 架构或乘积项（Product Term）架构的 PLD。FPGA 最早由 Xilinx 公司推出，多为 SRAM 架构或查表（Look Up Table）架构，需外接配置用的 EPROM 下载。由于 Altera 的 FLEX/ ACEX /APEX 系列也是 SRAM 架构，所以通常把 Altera 的 FELX/ACEX/APEX 系列芯片也叫做 FPGA。

1.1.1 CPLD/FPGA 的特点

CPLD/FPGA 可以说是 PAL(可编程阵列逻辑)/ GAL(通用阵列逻辑)的延伸，CPLD 与 FPGA 在应用时各自特点如下：

(1) 与 FPGA 相比，CPLD 的逻辑单元较大、容量较小、时序确定、延时可预测。

(2) CPLD 时间上安排胜于 FPGA。CPLD 基于一些可程序化行列逻辑 PAL/PLA 或乘积项。典型的 FPGA 则是一个以 SRAM（静态随机存储器）为基础，由逻辑单元组成的装置，它包含的寄存器为逻辑表达式提供了查找表。所以 FPGA 时间上取决于查找表路由，但这样 FPGA 比 CPLD 有更多寄存器，有更多逻辑，如图 1-1 和图 1-2 所示。

(3) CPLD 的容量一般比较小，比较适合做一些容量不大、组合逻辑比较复杂但是寄存器用得比较少的设计，如地址译码、总线接口逻辑、上电复位逻辑等；而 FPGA 的容量比较大，包含大量的逻辑单元、内嵌存储器以及一些其他的高级特性，如锁相环、LVDS 等，适合一些比较复杂的时序逻辑的应用之中，比如嵌入式 CPU、数据处理等，它现场可编程，还可以配合单片机或 DSP（数字信号处理器）工作。

(4) CPLD 内部连接方式采用连续性内部连接（Continuous Interconnect），连续性内部连接方式的连接延时较固定，但受连接路径影响。FPGA 采用片段连接（Segment Interconnect），而片段连接方式则较能充分运用其绕线资源。




图 1-1 基于乘积项结构的 CPLD




图 1-2 基于查找表结构的 FPGA

(5) FPGA 提供比 CPLD 器件足够大的有效逻辑容量密度,不仅大大减少印刷电路板的空间,大大降低系统功耗,同时大大提高了系统设计的工艺可实现性和产品的可取性。

尽管 CPLD/FPGA 的结构各有其特点和长处,但概括起来,它们是由三大部分组成的:

- 二维的逻辑块阵列(逻辑单元),构成了器件的逻辑组成核心;
- 输入/输出块;
- 连接逻辑块的互连资源,用于逻辑块之间、逻辑块与输入/输出块之间的连接。

其中,逻辑单元是 CPLD/FPGA 内部架构的最基本单元,但其定义不同,如 LE (Logic Element)、MC (Macro Cell)、CLB (Carry Logic Block)、Slices 等。每个基本逻辑一般均包括两个部分,一部分为实现组合逻辑部分,另一部分为实现时序逻辑部分。Altera 的产品,每个基本单元 LE 含一个暂存器; Xilinx 的产品,每个基本逻辑单元 Slices 含两个暂存器。故一般不用“门(gate)”的数量来衡量 CPLD/FPGA 的大小,而用暂存器的多少来衡量芯片的容量大小。如 10 万门的 Xilinx 的 XC2S100 有 1200 个 Slices,即含 2400 个暂存器; 5 万门的 Altera 的 1K50 则含有 2880 个 LE,即有 2880 个暂存器。

对用户而言,CPLD 与 FPGA 的内部结构稍有不同,但用法一样,所以多数情况下,不加以区分。另外,CPLD/FPGA 芯片都是特殊的 ASIC 芯片,它们除了具有 ASIC 的特点之外,还具有以下几个优点:

(1) 随着 VLSI (Very Large Scale IC, 超大规模集成电路) 工艺的不断提高,单一芯片内部可以容纳上百万个晶体管,CPLD/FPGA 芯片的规模也越来越大,其单片逻辑门数已达到上百万门,它所能实现的功能也越来越强,同时也可实现系统集成。

(2) CPLD/FPGA 芯片在出厂之前都做过百分之百的测试,不需要设计人员承担投片风险和费用,设计人员只需在自己的实验室里即可通过相关的软硬件环境来完成芯片的最终功能设计。所以,CPLD/FPGA 的资金投入小。

(3) 用户可以反复地编程、擦除、使用,或者在外围电路不动的情况下用不同软件就可实现不同的功能。CPLD/FPGA 软件包中有各种输入工具和仿真工具,以及版图设计工具和编程器等全线产品,在很短的时间内就可完成电路的输入、编译、优化、仿真,直至最后芯片的制作。当电路有少量改动时,更能显示出 CPLD/FPGA 的优势。

(4) CPLD/FPGA 工作方式与单片机的相比,单片机的指令有固定的执行方式,至少需要 4 个时钟周期且时钟频率较低;而 CPLD/FPGA 的运算执行方式会根据实现该运算的硬件电路方式不同而不同,所以其运算的速度会远高于单片机。

1.1.2 CPLD/FPGA 的发展方向

1. 器件工艺的发展方向

PLD 器件自问世以来，它在性能和规模上的发展，主要依赖于制造工艺的不断改进，高密度 PLD 是 VLSI 集成工艺高度发展的产物。20世纪 80 年代末美国 Altera 和 Xilinx 公司采用 EECMOS 工艺，分别推出大规模和超大规模 CPLD 和 FPGA，这种芯片在达到高度集成度的同时，具有以往的 LSI/VLSI 电路无法比拟的应用灵活性和多组态功能。

20 世纪 90 年代，CPLD/FPGA 发展更为迅速，不仅具有电擦除特性，而且出现了边缘扫描及在线编程等高级特性。另外，外围 I/O 模块扩大了在系统中的应用范围和扩展性。1998 年 HDPLD 的主流产品集成度约为 1 万~3 万门，同时 25 万门产品开始面世，1999 年产品集成度为 40 万门，2000 年出现容量为 200 万门的产品。

在制作工艺上，Altera 和 Xilinx 都率先采用 90nm 和 300mm 制造技术，其中，90nm 指的是芯片上构成电路的刻蚀线的间距，比人头发的千分之一还细；300mm 晶圆指的是用来生产芯片的硅圆盘直径为 300mm，晶圆表面越大，每晶圆可以生产的芯片越多。

所以，CPLD/FPGA 器件发展体现如下：

- 一是工艺，现在新型的 FPGA 采用 6 层金属层、 $0.22\mu\text{m}$ 、 $0.18\mu\text{m}$ 、 $0.13\mu\text{m}$ 的 CMOS 工艺，很快会达到 $0.09\mu\text{m}$ ；
- 二是高密度，超过 400 万门的 FPGA 器件面世；
- 三是在系统上，CPU 正向低电压方向发展，目前器件普遍采用 2.5V，跟 3.3V 和 5V 的电压兼容，下一步目标是 1.8V；
- 四是高速度，系统的在线速度可以超过 200MHz。

总之，CPLD/FPGA 器件朝着更高速、更高集成度、更强功能和更灵活的方向发展，它不仅已成为标准逻辑器件的一个强有力的竞争对手，而且已成为掩膜式专用集成电路的竞争者，同时也不断取代 ASIC（专用集成电路）。

2. 开发软件和工具的发展方向

随着 CPLD/FPGA 设计越来越复杂，使用语言设计复杂的 CPLD/FPGA 成为一种趋势，目前最主要的硬件描述语言是 VHDL 和 Verilog HDL。VHDL 发展得较早，语法严格，而 Verilog HDL 是在 C 语言的基础上发展起来的一种硬件描述语言，语法较自由。VHDL 和 Verilog HDL 两者相比，学习 VHDL 比学习 Verilog HDL 难一些，但 Verilog HDL 自由的语法使得初学者容易上手也容易出错。

从 EDA 技术的发展趋势上看，直接采用 C 语言设计 CPLD/FPGA 将是一个发展方向，现在已出现用于 CPLD/FPGA 设计的 C 语言编译软件，在 5~10 年之内 C 语言很可能将逐渐成为继 VHDL 和 Verilog HDL 之后设计大规模 CPLD/FPGA 的又一种手段。

1.1.3 CPLD/FPGA 的应用领域

通信是 CPLD/FPGA 的传统领越。随着微细化的进步，芯片面积缩小，价格迅速下降，市场发展加快，同时由于 CPLD/FPGA 灵活方便，不仅性能、速度、连接具有优势，而且可以缩短上市时间，因此应用领域不断拓展。现在，许多用户都开始在一些批量生产的消费类电子产品上采用 CPLD 和 FPGA，如 DVD、TV、游戏设备、空调、PDA、数字视频移动网络、无线局域网等。