



普通高等教育“十一五”国家级规划教材

电子信息科学与工程类专业

# 数字系统设计与PLD应用

## (第三版)

● 殷春华 蒋璇 编著



电子工业出版社  
PUBLISHING HOUSE OF ELECTRONICS INDUSTRY

<http://www.phei.com.cn>



普通高等教育“十一五”国家级规划教材

电子信息科学与工程类专业

# 数字系统设计与 PLD 应用

(第三版)

臧春华 蒋璇 编著

电子工业出版社

Publishing House of Electronics Industry

北京 · BEIJING

## 内 容 简 介

本书为普通高等教育“十一五”国家级规划教材。本书阐述数字系统设计方法和可编程逻辑器件 PLD 的应用技术。引导读者从一般的数字功能电路设计转向数字系统设计；从传统的非定制通用集成电路的应用转向用户半定制的 PLD 的应用；从单纯的硬件设计转向硬件、软件高度渗透的设计方法。从而了解数字技术的新发展、新思路、新器件，拓宽软、硬件设计的知识面，提高设计能力。本书是编者在汇总了多年从事数字系统设计和 PLD 应用技术教学及科研成果的基础上编写的，取材丰富，概念清晰，既有较高的起点和概括，也有很好的实用和参考价值。书中软、硬件结合恰当，有一定的前瞻性和新颖性。全书文字流畅，图、文、表紧密结合，可读性强。

本书共 8 章，每章之后均有丰富的习题供读者选做。第 8 章提供 10 个上机实验题，供不同层次教学需求和读者选用。书末有附录，简明介绍各种 HDPLD 典型器件和一种典型 PLD 开发工具，供读者参考。

本书可作为高等学校电子信息类、电气信息类、计算机类各专业的教科书，同时也是上述学科及其他相关学科工程技术人员很好的实用参考书。

未经许可，不得以任何方式复制或抄袭本书之部分或全部内容。

版权所有，侵权必究。

### 图书在版编目(CIP)数据

数字系统设计与 PLD 应用 / 蒋春华, 蒋璇编著. —3 版. 北京: 电子工业出版社, 2009. 5

电子信息科学与工程类专业

ISBN 978-7-121-08727-1

I. 数… II. ①蒋… ②蒋… III. ①数字系统—系统设计—高等学校—教材 ②可编程序逻辑器件—系统设计—高等学校—教材 IV. TP271 TP332. 1

中国版本图书馆 CIP 数据核字(2009)第 065534 号

责任编辑：陈晓莉 特约编辑：杨晓红 李双庆

印 刷：北京天竺颖华印刷厂

装 订：三河市鑫金马印装有限公司

出版发行：电子工业出版社

北京市海淀区万寿路 173 信箱 邮编 100036

开 本：787×1092 1/16 印张：27.25 字数：700 千字

印 次：2009 年 5 月第 1 次印刷

印 数：4000 册 定价：40.00 元

凡所购买电子工业出版社图书有缺损问题，请向购买书店调换。若书店售缺，请与本社发行部联系。联系及邮购电话：(010)88254888。

质量投诉请发邮件至 zlts@phei.com.cn。

服务热线：(010)88258888。

# 第三版修订说明

本书第二版修订至今,已四年有余。在此期间,数字技术和 PLD 技术又有了长足的发展,最主要的表现是 Verilog HDL 的使用和 SOPC 技术的应用日益广泛。2006 年本书又荣幸地被选定为普通高等教育“十一五”国家级规划教材。在此背景下,为更好地反映本书所涉领域的新发展、新面貌,以满足读者多方面的需求,我们对本书又进行了修订和增补。

修订的主要工作包括对第二版内容进行了适当的精简,同时新增了目前应用较多的新内容。具体有:

1. 第 1、2 章,在夯实基础理论的前提下,删节了现今较少使用的以移位寄存器设计控制单元的方法,并进一步规范了数字系统设计的一些词语和释义。

2. 第 3 章,新增了硬件描述语言 Verilog HDL 及其应用,详细介绍了 Verilog HDL 的基本概念、语法特征和应用方法。它与 VHDL 一道供读者选用。

3. 第 5 章,更新了 PLD 开发平台的介绍。列举出当前各 PLD 厂家主流设计软件的特点,以方便读者选择。

4. 第 6 章,新增了两个用 Verilog HDL 的设计实例。一是在原有“FIFO”设计实例采用经典设计方法的基础上,讨论了用 Verilog HDL 的设计方法;二是将“可编程脉冲延时系统”的设计实例更换为“UART 接口设计”,新设计实例更实用,且基于 Verilog HDL。

5. 第 7 章,内容全部更换。原有的“全定制集成电路设计技术简介”与全书的核心内容存在一定距离,而被删去。取而代之的是基于 FPGA、应用日益广泛的“可编程单片系统 SOPC”。在讨论典型 SOPC 组成结构的基础上,以一个应用实例为线索,介绍了 SOPC 系统的设计方法。

6. 第 8 章,对原有内容进行梳理,删去 3 个实验课题,增加了与第 6 章新增设计实例相对应的实验课题。

7. 附录 A,更新了 PLD 业界市场占有率最高的几家公司的 PLD 产品,包括 2008 年推出的新品。

8. 附录 B,将“MAX+plus II”使用说明更改为“Quartus II”使用说明。Quartus II 支持 Altera 公司的全部 PLD 器件,功能更完善。本书介绍 2008 年新发布的 V8.0 版。

经上述修订后,本书的内容更加新颖、全面、完整和连贯,涵盖了数字系统设计方法(功能分解、算法描述)、数字系统设计手段(原理图、VHDL、Verilog HDL)、数字系统实现方式(CPLD、FPGA),以及软硬件混合设计(SOPC)等各个方面。其前瞻性、新颖性、系统性和实用性得到进一步的提高。

本次修订版由臧春华任主编,蒋璇、臧春华共同完成。第 1、2、4 章由蒋璇编著,第 3、7 章及附录由臧春华编著,第 5、6、8 章由蒋璇和臧春华共同编著。

修订过程中从 Altera、Xilinx、Lattice 和 Actel 等公司网站得到大量最新资料,对这些公司表示衷心感谢。

南京航空航天大学的常青龙同学和王德刚同学对文中的一些例题进行了上机验证,石烽、钱梅雪、戴慧、朱海霞、刘佳等同志对本书的修订给予大力协助,在此一并表示感谢。

本书前两版出版八年来,受到许多院校和广大读者的关心与爱护,不少同仁还热情地提出一些修改建议。在此,我们谨表示诚挚的谢意。

由于作者水平有限,书中难免存在错误和不当之处,恳请读者批评指正。

作者

于南京航空航天大学西苑

2008年11月

## 第二版修订说明

本书出版三年多来,得到许多院校应用,承蒙广大读者厚爱,对内容和编排提出了宝贵建议。考虑到数字技术和 PLD 应用的迅速发展,并总结几年教学和科研实践,以便更好满足教学和读者自学自练的需求,特对本书进行较多的增补和修订。

修订工作主要表现在:

1. 对第 1,2 章进行了修改和补充,许多实例不再仅说明某个概念,而是贯穿整个系统设计的两章。就功能确定、系统描述、算法设计、结构选择和电路实现等五个方面给出完整的阐述,更有利于读者全面、深入地理解。
2. 改写了第 3 章硬件描述语言 VHDL,更加周密地把基本概念和应用方法结合起来。
3. 第 5 章 HDPLD 及其应用中,在原有器件和软件开发系统的基础上,增添了当前最新的 HDPLD 产品和新颖软件开发系统的介绍。
4. 第 6 章增写了一个规模较大的用 HDPLD 设计的数字系统实例——简单处理器的设计。该系统与原版本章中各实例的主要区别,不仅在于难度的提升,而且该例是个算法可编程的系统,用 HDPLD 实现有独特方面。从而拓展读者在数字系统设计领域的知识面。
5. 修订版增写了第 8 章上机实验题,提供了 12 个实验项目。内容由易到难,由单层次设计到多层次设计(包括图形输入和文本输入方式),由算法固定到算法可编程。不少实验项目与各章内容相结合,为 PLD 实践教学和读者自行上机提供方便,也为不同层次实验增加便利条件。
6. 附录 A 中,把尽力收集到的现今各 PLD 公司的主要产品和性能,尤其是新器件充实进去,为读者了解和选用器件提供较新较全面的参考资料。

修订版由蒋璇任主编,蒋璇、臧春华共同完成。其中第 1,2,4,8 章由蒋璇编著,第 3,7 章由臧春华编著,第 5,6 章由蒋璇、臧春华编著。

修订过程中得到 ALTERA, Lattice, XILINX 等公司的支持并提供器件资料,表示衷心感谢。

附录 B 参考了宋万杰教授主编的“CPLD 技术及其应用”中的资料,在此表示诚挚谢意。

南航大光亮同学和王金菊同学协助编程和上机验证。石烽、钱雪梅和胡昆等同志给予大力协助,在此一并表示感谢。

虽然作者对全书进行了认真的补充和修订,但是,由于作者水平有限,书中难免仍有错误和不妥之处,敬请广大读者批评指正。

作者  
于南京航空航天大学  
2004 年 7 月

# 前　　言

本书是《数字电路与逻辑设计》专业基础课后续必修或选修课程的教材,主要阐述数字系统设计方法和 PLD 应用技术,目的是引导学生和读者从功能电路设计转向系统设计;由传统的通用集成电路的应用转向可编程逻辑器件的应用;从硬件设计转向硬件、软件高度渗透的设计,从而拓宽数字技术知识面和设计能力。

现今 VLSI 技术发展迅速,采用专用集成电路 ASIC 实现系统已成趋势。作为 ASIC 的一个重要分支——PLD,它在数字系统研制阶段或小批量生产中有着设计灵活、修改快捷、使用方便、研制周期短和成本较低等优越性,是一种有现实意义的系统设计途径。大部分高等院校均把 PLD 纳入相关课程的教学计划,为此探讨较好的设计方法和应用技术有其必要性和实用性。对于广大正在探讨和应用 PLD 的电子设计人员和其他科技工作者也有很好的参考价值。

随着 PLD 技术的进展和软件开发系统的日益完善,设计人员的主要任务已成为:如何把由文字说明的系统功能转换为逻辑描述(即算法),进而采用一定的描述工具(算法流程图、VHDL 语言等)建立系统描述模型,并选择适当的 PLD 器件、采用相应的软件开发系统来实现待设计系统。本书正是致力于上述内容的讨论,力求提高读者的系统逻辑设计和工程设计能力。

本书分为数字系统设计和 PLD 应用技术两大部分,全书共 7 章。

第 1 章介绍数字系统基本模型、基本结构和设计步骤,重点介绍了系统设计的基本方法。还介绍了数字系统描述的一种最常用的工具——算法流程图。

第 2 章讨论系统的算法设计和算法结构。在介绍若干种算法设计方法时,既借鉴软件设计中的算法推导方法,又详述硬件设计中算法设计的特征。本章还详细讨论了组成系统的两大部分:数据处理单元和控制单元的设计和采用通用集成电路的实现方法。

第 3 章简明介绍数字系统描述工具——VHDL 语言的基本概念、语法特征和应用实例。使读者对 VHDL 有大致的了解。

第 4 章阐述 PLD 原理和应用。主要内容为简单 PLD(SPLD)的原理、组成和应用,包括 PROM、PLA、PAL 和 GAL 等。本章之末给出采用 GAL 实现系统的实例。

在第 4 章的基础上,第 5 章介绍了高密度 PLD(HDPLD)及其应用。给出了 HDPLD 分类方法,详述了 HDPLD 的组成,包括阵列扩展型 CPLD、单元型 CPLD、SRAM 型 FPGA 和多路开关型 FPGA 等。还介绍了 HDPLD 的主要编程技术:isp、icr 和 Antifuse 技术等。对各种软件开发系统进行了综述,期盼给读者较全面的 HDPLD 应用知识。

第 6 章给出了 7 个采用 HDPLD 设计数字系统的实例,这些实例由简到繁、由易到难,均来自于科研,并在教学实践中得到成功应用,有很好的参考价值。

第 7 章简明介绍全定制集成电路设计技术,作为引导广大读者了解全定制 ASIC 设计的入门知识。

本书各章有大量实例和习题,可供读者实践和思考。附录 A 提供 PLD 主要生产商的最

新典型器件的介绍,包括 Lattice、Altera、Xilinx 和 Actel 公司的各种 CPLD 和 FPGA 产品。附录 B 是典型软件开发系统 MAX+plus II 的简明介绍,为读者了解软件开发系统提供方便。

编者在撰写本书时,力求内容充实,重点突出,尤其注重引导初学者尽快入门,通过由浅入深、循序渐进的阐述,理论、习题与实例的紧密结合,使读者获得基本技术和技能的训练。

本书是高等院校电子类、计算机类和相关专业的本科教学的教材或参考书,也可作为研究生相关教学的参考书,同时也适用于广大的电子设计人员和科技工作者。

本书由蒋璇任主编。蒋璇、臧春华共同完成。其中第 1、2、4、5 章由蒋璇编写,第 3、7 章由臧春华编写,第 6 章由蒋璇、臧春华编写。

本书承西安电子科技大学傅丰林教授和北京邮电大学赵尔沅教授审阅,并提出了许多宝贵的修改意见,在此表示最衷心的感谢。

在编写本书过程中,得到了南京航空航天大学许多老师和同学的支持和帮助。国家教委电子线路教学指导小组成员、南航沈嗣昌教授自始至终全力支持,具体帮助,对全书内容不仅给予关键性的指导,而且提出了详尽的修改意见。研究生范渊、董乔忠、周小林、戎舟、李岳衡、李明等同学参加课题研究和实验,范渊和董乔忠同学还协助绘图和整理资料;曹蓉琛、钱梅雪、石烽、余慧敏等同志均给予大力协助,在此表示最诚挚的谢意。

在成书过程中,还获得 Lattice、Altera、Xilinx 和 Actel 等公司有关机构的热情支持,在此一并表示感谢。

由于编者水平所限,书中的疏漏和错误在所难免,恳请读者批评指正。

作 者  
于南京航空航天大学  
2000 年 9 月

# 目 录

<b>第 1 章 数字系统设计方法</b>	1
1.1 绪言	1
1.1.1 数字系统的基本概念	1
1.1.2 数字系统的基本模型	3
1.1.3 数字系统的基本结构	7
1.2 数字系统设计的一般步骤	8
1.2.1 引例	8
1.2.2 数字系统设计的基本步骤	10
1.2.3 层次化设计	13
1.3 数字系统设计方法	15
1.3.1 自上而下的设计方法	15
1.3.2 自下而上的设计方法	16
1.3.3 基于关键部件的设计方法	16
1.3.4 信息流驱动的设计方法	17
1.4 数字系统的描述方法之一——算法流程图	19
1.4.1 算法流程图的符号与规则	19
1.4.2 设计举例	21
习题 1	24
<b>第 2 章 数字系统的算法设计和硬件实现</b>	29
2.1 算法设计	29
2.1.1 算法设计综述	29
2.1.2 跟踪法	30
2.1.3 归纳法	32
2.1.4 划分法	35
2.1.5 解析法	36
2.1.6 综合法	38
2.2 算法结构	42
2.2.1 顺序算法结构	42
2.2.2 并行算法结构	43
2.2.3 流水线算法结构	45
2.3 数据处理单元的设计	47
2.3.1 系统硬件实现概述	47
2.3.2 器件选择	47
2.3.3 数据处理单元设计步骤	48

2.3.4 数据处理单元设计实例 .....	49
2.4 控制单元的设计 .....	53
2.4.1 系统控制方式 .....	53
2.4.2 控制器的基本结构和系统同步 .....	55
2.4.3 算法状态机图(ASM 图) .....	58
2.4.4 控制器的硬件逻辑设计方法 .....	60
习题 2 .....	75
<b>第 3 章 硬件描述语言 VHDL 和 VerilogHDL .....</b>	<b>81</b>
3.1 概述 .....	81
3.2 VHDL 及其应用 .....	83
3.2.1 VHDL 基本结构 .....	83
3.2.2 数据对象、类型及运算符 .....	87
3.2.3 顺序语句 .....	91
3.2.4 并行语句 .....	94
3.2.5 子程序 .....	101
3.2.6 程序包与设计库 .....	104
3.2.7 元件配置 .....	106
3.2.8 VHDL 描述实例 .....	109
3.3 VerilogHDL 及其应用 .....	116
3.3.1 VerilogHDL 基本结构 .....	116
3.3.2 数据类型、运算符与表达式 .....	119
3.3.3 行为描述语句 .....	126
3.3.4 并行语句 .....	133
3.3.5 结构描述语句 .....	136
3.3.6 任务与函数 .....	142
3.3.7 编译预处理 .....	147
3.3.8 VerilogHDL 描述实例 .....	149
习题 3 .....	153
<b>第 4 章 可编程逻辑器件 PLD 原理和应用 .....</b>	<b>155</b>
4.1 PLD 概述 .....	155
4.2 简单 PLD 原理 .....	157
4.2.1 PLD 的基本组成 .....	157
4.2.2 PLD 的编程 .....	157
4.2.3 阵列结构 .....	158
4.2.4 PLD 中阵列的表示方法 .....	159
4.3 SPLD 组成和应用 .....	161
4.3.1 只读存储器 ROM .....	161
4.3.2 可编程逻辑阵列 PLA .....	165
4.3.3 可编程阵列逻辑 PAL .....	167
4.3.4 通用阵列逻辑 GAL .....	171

4.3.5 GAL 应用举例	174
4.4 采用 SPLD 设计数字系统	181
4.4.1 采用 SPLD 实现系统的步骤	181
4.4.2 设计举例	181
4.4.3 采用 SPLD 设计系统的讨论	184
习题 4	185
<b>第 5 章 高密度 PLD 及其应用</b>	<b>192</b>
5.1 HDPLD 分类	192
5.2 HDPLD 组成	193
5.2.1 阵列扩展型 CPLD	193
5.2.2 现场可编程门阵列(FPGA)	204
5.2.3 延迟确定型 FPGA	210
5.2.4 多路开关型 FPGA	216
5.3 HDPLD 编程技术	220
5.3.1 在系统可编程技术	220
5.3.2 在电路配置(重构)技术	220
5.3.3 反熔丝(Antifuse)编程技术	224
5.4 HDPLD 开发平台	224
5.4.1 HDPLD 开发系统的基本工作流程	226
5.4.2 HDPLD 开发系统的库函数	228
5.5 当前常用可编程逻辑器件及其开发工具	229
5.5.1 Lattice 公司的 CPLD/FPGA 与开发软件	229
5.5.2 Altera 公司的 CPLD/FPGA 及开发工具	230
5.5.3 Xilinx 公司的 CPLD/FPGA 和开发平台	232
5.5.4 用于 CPLD/FPGA 的 IP 核	233
习题 5	233
<b>第 6 章 采用 HDPLD 设计数字系统实例</b>	<b>237</b>
6.1 高速并行乘法器的设计	237
6.1.1 算法设计和结构选择	237
6.1.2 器件选择	237
6.1.3 设计输入	237
6.1.4 芯片引脚定义	239
6.1.5 逻辑仿真	239
6.1.6 目标文件产生和器件下载	240
6.2 十字路口交通管理器的设计	240
6.2.1 交通管理器的功能	240
6.2.2 系统算法设计	241
6.2.3 设计输入	242
6.3 九九乘法表系统的设计	245
6.3.1 系统功能和技术指标	245

6.3.2 算法设计	246
6.3.3 数据处理单元的实现	246
6.3.4 设计输入	248
6.3.5 系统的功能仿真	254
6.4 FIFO(先进先出堆栈)的设计	256
6.4.1 FIFO 的功能	256
6.4.2 算法设计和逻辑框图	256
6.4.3 数据处理单元和控制器的设计	257
6.4.4 设计输入	261
6.4.5 用 VerilogHDL 进行设计	261
6.4.6 仿真验证	262
6.5 数据采集和反馈控制系统的设计	263
6.5.1 系统设计要求	263
6.5.2 设计输入	264
6.6 FIR 有限冲激响应滤波器的设计	268
6.6.1 FIR 结构简介	268
6.6.2 设计方案和算法结构	269
6.6.3 模块组成	270
6.6.4 FIR 滤波器的扩展应用	274
6.6.5 设计输入	275
6.6.6 设计验证	278
6.7 UART 接口设计	280
6.7.1 UART 组成与帧格式	280
6.7.2 顶层模块的描述	282
6.7.3 发送模块设计	282
6.7.4 接收模块设计	283
6.7.5 仿真验证	284
6.8 简单处理器的设计	285
6.8.1 系统功能介绍	286
6.8.2 处理器硬件系统	286
6.8.3 处理器指令系统	288
6.8.4 处理器硬件系统的设计和实施	291
6.8.5 设计输入	298
6.8.6 系统功能仿真	303
习题 6	304
<b>第 7 章 可编程片上系统(SOPC)</b>	306
7.1 概述	306
7.2 基于 MicroBlaze 软核的嵌入式系统	306
7.2.1 Xilinx 的 SOPC 技术	306
7.2.2 MicroBlaze 处理器结构	307

7.2.3 MicroBlaze 信号接口 .....	314
7.2.4 MicroBlaze 软硬件设计流程 .....	318
7.3 基于 Nios II 软核的 SOPC .....	321
7.3.1 Altera 的 SOPC 技术 .....	321
7.3.2 Nios II 处理器 .....	321
7.3.3 Avalon 总线架构 .....	327
7.3.4 Nios II 软硬件开发流程 .....	327
7.4 设计实例 .....	329
7.4.1 设计要求 .....	329
7.4.2 运行 Quartus II 并新建设计工程 .....	330
7.4.3 创建一个新的 SOPCBuilder 系统 .....	330
7.4.4 在 SOPCBuilder 中定义 Nios II 系统 .....	331
7.4.5 在 SOPCBuilder 中生成 Nios II 系统 .....	336
7.4.6 将 Nios II 系统集成到 Quartus II 工程中 .....	337
7.4.7 用 Nios II IDE 开发软件 .....	337
习题 7 .....	340
<b>第 8 章 上机实验 .....</b>	<b>342</b>
实验 1 逻辑门实现组合电路 .....	342
一、实验目的 .....	342
二、实验内容 .....	342
三、注意事项 .....	343
实验 2 数据选择器或译码器实现组合电路 .....	343
一、实验目的 .....	343
二、实验原理 .....	343
三、实验内容 .....	344
四、注意事项 .....	345
实验 3 码制变换器 .....	345
一、实验目的 .....	345
二、实验内容 .....	345
三、注意事项 .....	347
实验 4 序列发生器 .....	347
一、实验目的 .....	347
二、实验原理 .....	347
三、实验内容 .....	348
四、注意事项 .....	349
实验 5 序列检测器 .....	349
一、实验目的 .....	349
二、实验原理 .....	349
三、实验内容 .....	349
实验 6 控制器的设计 .....	350

一、实验目的 .....	350
二、实验原理 .....	350
三、实验内容 .....	350
<b>实验 7 脉冲分配器 .....</b>	<b>350</b>
一、实验目的 .....	350
二、实验原理 .....	351
三、实验内容 .....	352
<b>实验 8 十字路口交通管理器 .....</b>	<b>352</b>
一、实验目的 .....	352
二、实验内容 .....	353
三、实验要求 .....	357
<b>实验 9 UART 接口设计 .....</b>	<b>357</b>
一、实验目的 .....	357
二、实验内容 .....	357
<b>实验 10 简单处理器 VHDL 设计的完成 .....</b>	<b>363</b>
一、实验目的 .....	363
二、实验内容 .....	363
三、实验要求 .....	377
<b>附录 A HDPLD 典型器件介绍 .....</b>	<b>378</b>
A. 1 器件封装形式说明 .....	378
A. 2 Altera 公司典型器件 .....	379
A. 3 Xilinx 公司典型器件 .....	389
A. 4 Lattice 公司典型器件 .....	397
A. 5 Actel 公司典型器件 .....	400
<b>附录 B PLD 开发软件 Quartus II 8.0 简介 .....</b>	<b>404</b>
B. 1 概述 .....	404
B. 2 用 Quartus II 进行设计的一般过程 .....	404
B. 3 设计输入 .....	405
B. 4 编译 .....	410
B. 5 仿真验证 .....	412
B. 6 时序分析 .....	414
B. 7 底层图编辑 .....	415
B. 8 下载 .....	417
B. 9 “Settings”对话框 .....	417
B. 10 Quartus II 中的库元件 .....	418
<b>参考文献 .....</b>	<b>422</b>

# 第1章 数字系统设计方法

当前,数字技术已渗透到科研、生产和人们日常生活的各个领域。随着数字集成技术和电子设计自动化(Electronic Design Automation, EDA)技术的迅速发展,数字系统设计的理论和方法也在相应地变化和发展。

数字系统的实现方法经历了由 SSI、MSI、LSI 到 VLSI 的过程;数字器件经历了由通用集成电路到专用集成电路(Application Specific Integrated Circuits, ASIC)的变化过程。ASIC 又分为用户全定制和用户半定制两类,前者把系统直接制造于一个芯片之中;后者是设计者自己或请制造厂商利用提供的各种工具,把系统构造于半成品中。可编程逻辑器件(Programmable Logic Device, PLD)是半定制 ASIC 中的重要分支,设计者可在现场对芯片编程,从而实现所需系统。

尽管实现数字系统的方法和器件多种多样,但基本概念、基本理论是设计人员必须掌握的。为此,本章首先讨论数字系统的基本概念、基本模型和基本结构,然后讨论数字系统设计的一般步骤和各种方法,并结合讨论给出若干设计实例。

## 1.1 绪言

### 1.1.1 数字系统的基本概念

数字系统是对数字信息进行存储、传输、处理的电子系统。可用图 1-1 来描述,其中输入量  $X$  和输出量  $Z$  均为数字量。

数字系统可以是一个独立的实用装置,例如一块数字表,一个数字钟,一台数字频率计,甚至是一台大型数字计算机等;也可以是一个具有特定功能的逻辑部件,例如频率计中的测试板,数字电压表中的主控板,计算机中的内存条等。但不论它们的复杂程度如何,规模大小怎样,就其实质而言仍是逻辑问题,即对数字量的存储、传输和处理。就其组成而言都是由许多能够进行各种逻辑操作的功能部件组成的。这类功能部件,可以是 SSI 逻辑门,也可以是各种 MSI、LSI 逻辑功能电路,甚至可以是相当复杂的 CPU 芯片。正是由于各功能部件之间的有机配合,协调工作,才使数字系统成为统一的数字信息处理机体。

组成数字系统的各个功能部件的作用往往比较单一,总要配置一个控制部件来统一指挥,使它们按一定程序有规则地各司其职,实现整个系统的复杂功能。此外,某些功能部件本身也是一个具有“小”控制部件的、担负局部任务的“小”系统,常称做子系统。由若干子系统合并组成“大”系统时,也必须有一个总的控制部件来统一协调和管理各子系统的工作。因此,往往用有没有控制部件作为区分数字系统和逻辑功能部件的重要标志。

与数字系统相对应的是模拟系统,如图 1-2 所示。其输入量  $A$  和输出量  $B$  均为模拟量,它是一个对模拟信号进行变换和处理的电子系统。




图 1-1 数字系统示意图




图 1-2 模拟系统示意图

与模拟系统相比,数字系统具有如下特点:

(1) 稳定性。数字系统所加工和处理的对象是具有离散电平(具体地说仅有高、低电平)的数字量,用来构成系统的电子元器件仅需对这种只有高、低电平的信号进行判别和变换,从而能以较低的元件质量(元件参数的漂移、参数准确度、对电源电压等因素的敏感性等)获得较高的工作稳定性,即能以较低的硬件开销来获取较高的性能。

(2) 精确性。在数字系统中,可以用增加并行数据的位数或串行数据的长度来达到数据处理和传输的精确度。

(3) 可靠性。在数字系统中,可采用检错、纠错和编码等信息冗余技术,利用多机并行工作等硬件冗余技术来提高系统的可靠性。

(4) 模块化。由于数字系统中用电平的高低来表示信息,因此可以把任何复杂的信息处理分解为大量的基本算术运算和逻辑操作。按一定规律完成这些操作,就可以实现预定的逻辑功能,因而可以用许多通用的模块来构成系统,从而使系统的设计、试制、生产、调试和维护都十分方便。

在现实生活中,许多物理量都是模拟量,如压力、温度、流量,还有文字、图像、音乐等。但考虑到数字系统具有上述许多优点,因此人们正在或已经把很多本应由模拟系统完成的信息处理任务改由数字系统来完成。例如,电视技术是一种传统的模拟系统,目前也在向数字电视过渡。新一代数字电视技术将比现有的经典的电视系统具有更优良的性能和更低廉的生产成本。

把模拟物理量的处理改由数字系统来完成的方法如图 1-3 所示。通过 A/D 转换器将各种模拟信号转换为数字信号,直接送入数字系统进行处理和存储,D/A 转换器又将数字系统输出的信息再转换为模拟信号。




图 1-3 典型的模拟信息数字化处理系统

数字系统的开发和应用方兴未艾,掌握数字系统的设计技术和知识是电子技术工作者的重要任务。本书将详细介绍数字系统逻辑设计方法及基本步骤;数字系统设计和描述工具;系统数据处理单元和控制单元的设计,还将详细讨论 PLD 及其在数字系统设计中的应用技术,期望通过实例和习题,把数字系统设计的基本理论、基本方法和设计课题紧密结合,以求提高读者设计数字系统的能力。

数字系统设计人员从事的工作可以分为三种:

- (1) 选用通用集成电路芯片构成系统。
- (2) 应用可编程逻辑器件实现数字系统。
- (3) 设计专用集成电路(单片系统)。

随着 VLSI 集成技术和 EDA 技术的飞速发展,系统设计师的工作越来越向后两种转移,使系统设计工作具有硬件设计和软件设计高度渗透,CAD、CAE、CAT、CAM 等融合一体的特征。本书从内容选择到文字叙述都是以此为目标安排的,但也考虑到我国的具体情况,对基础性的设计工作也进行简明介绍。

## 1.1.2 数字系统的基本模型

为便于分析和设计数字系统,有必要选择适当的模型对系统进行描述。数字系统的动态模型和算法模型是两种基本的描述模型。

### 1. 数字系统动态模型

采用传统的数字电路描述方法建立的系统模型称为数字系统的动态模型。具体地说,用状态转换图、状态转换表、状态方程组、输出方程组、时序图、真值表、卡诺图等描述工具可以建立数字系统的动态模型。

某数字系统 DS 的示意图如图 1-4(a)所示。该系统输入为  $X$ ,输出为  $Z$ ,它们都是时间的函数,时钟信号为 CP,各信号相互关系如图 1-4(b)所示。

图 1-4(b)显示,该系统属于同步时序系统的范畴,输出函数仅在同步时钟 CP 所规定的离散时刻(这里响应 CP 的上升沿)才能发生变化。因此,连续时间变量被取值为  $0, 1, 2, 3, \dots$  的整数时间变量所代替。输入、输出也只能取得对应时间变量的有限数目的离散值。

上述同步系统,在时刻  $t$  的输出  $Z(t)$  不仅是当前输入  $X(t)$  的函数,而且是过去的  $X(0), X(1), \dots, X(t-1)$  的函数,通常可用状态变量  $S(t)$  来记录并表示  $X$  过去的有效输入,该状态变量也是时间的函数。现在,系统可以用两个方程来统一描述:

$$Z(t) = F_1[X(t), S(t)] \quad (1-1)$$

$$S(t+1) = F_2[X(t), S(t)] \quad (1-2)$$

式(1-1)称为输出函数方程,式(1-2)称为状态转换方程,又称次态方程。


分析图 1-4(b),可得出时钟 CP、输入  $X$  序列、相应的  $Z$  输出序列如下:

CP	1	2	3	4	5	6	7	8	9	...
$X$	1	0	0	1	1	1	0	1	1	...
$Z$	0	1	0	1	0	0	1	1	0	...

根据“数字电路”课程中的同步时序电路分析方法,不难得到该系统的状态转换图和状态转换表如图 1-5(a)、(b)所示。其中状态  $S_0$  表示系统刚收到过一个 0,而状态  $S_1$  表示刚收到过一个 1。系统的初始状态假定为  $S_1$ 。

按照图 1-4(b)给定的  $X$  序列又可以得到  $X(t)$ 、 $S(t)$  和  $Z(t)$  的相对关系如下所示:

$X(t)$	1	0	0	1	1	1	0	1	1	...
$S(t)$	$S_1$	$S_1$	$S_0$	$S_0$	$S_1$	$S_1$	$S_1$	$S_0$	$S_1$	...
$Z(t)$	0	1	0	1	0	0	1	1	0	...



(a)






图 1-4 某数字系统示意图和输入  $X$ 、输出  $Z$  及时钟 CP 波形图