

计 算 机 组 织 和 微 程 序 设 计

〔美〕朱耀汉 著

丁佳良 译

上海科学技术出版社

COMPUTER ORGANIZATION
AND MICROPROGRAMMING

Yaohan Chu

Prentice-Hall Inc., Englewood Cliffs, N. J. 1972

计算机组织和微程序设计

〔美〕朱耀汉 著

丁佳良 译

上海科学技术出版社出版

(上海瑞金二路 450 号)

新华书店上海发行所发行 上海市印刷三厂印刷

开本 787×1092 1/16 印张 21.5 字数 506,000

1979 年 2 月第 1 版 1979 年 2 月第 1 次印刷

印数 1—45,000

书号: 13119·736 定价: 2.00 元

作 者 序

计算机组织的说明就是机器功能方面的说明。在这里,既不讨论机器的具体元件,如电路、存储体、机柜、电缆等,也不讨论机器的详细逻辑如门、触发器、开关、指示灯、寄存器等的连接线路。功能方面的说明仅是叙述具体计算机的数据格式、数的表示方法、指令表、组态、微指令序列、时间关系、微命令和各种控制信号。简言之,所谓电子计算机组织,在这里理解为数字计算机中功能联系的说明和给定操作执行顺序的方法。

通常,描述计算机组织采用框图,并附有说明。这种方法尽管可以给出机器的一般概念,但它不能保证非常准确、详细。本书采用计算机设计语言(Computer Design Language—CDL)说明机器各个元素的特点及其工作序列。

用 CDL 语言说明计算机组织是详尽而确切的,并且是单义的。为了表示各种算法,使用了序列时间图,它可以说明各个平行过程、互相独立的循环和同时执行的序列。本书中既使用 CDL 语言的过程方案,也使用非过程方案。大量的例子证明 CDL 语言能够说明硬件实现的各种复杂算法。本书的对象是大学高年级学生。阅读本书不要求具备电子学方面的知识,除了电子技术和计算技术专业的学生外,本书也可供数学和经济学专业的学生阅读。CDL 语言的使用使得本书能引入大量例子,透彻地说明计算机内部的组织和算法。本书同其他叙述计算机组织的同类书籍的区别也就在此。在 CDL 语言的基础上,研制了以 CDL 语言的子集进行工作的模拟系统。其方案用在四个型号的计算机上,即 IBM 7094, UNIVAC 1108, CDC 6600 和 IBM 公司的 360 系统。UNIVAC 1108 方案既能以程序包方式工作,也能按会话终端的要求工作。IBM 7094 和 UNIVAC 1108 两种方案是由马里兰大学计算机科学中心研制的。CDC 6600 方案是马里兰州怀特-沃克城的海军研究实验室搞的。IBM 公司 360 系统的方案是多伦多大学计算系统小组提出的。

本书共有 11 章。第一章介绍 CDL 语言。第二章通过几个例子说明 CDL 语言的应用。这些例子都是简单的装置,如比较装置、代码转换器等。第三章叙述微程序控制的计算机和微程序设计过程的特点,阐明了简单的微程序控制计算机的组织原理和微程序调整的电子计算机。在第四、八和十一等章也还讨论了微程序控制的问题。第四章叙述定点平行二进制运算器,讨论了这种运算器的两种控制方案:一种以时序逻辑为基础的控制方案,一种为微程序控制方案。第五章叙述浮点平行二进制运算器。第四章中讨论的有小组和大组进位的平行加法器,类似于 IBM 7090 系列机中使用的加法器。第六章叙述串行二进制运算器和二十进制运算器。第七章叙述随机存取存储器、相联存储器、虚拟存储器、存储器寻

址设备、栈存储器和动态输入器等设备的功能组织。同时还说明了类似于 IBM 360/85 中使用的缓冲存储器的组织。第八章讨论了各种控制组织的方案:使用时序逻辑的组织,微程序组织,异步组织和中央控制组织。第九章是在前几章介绍的主要功能装置的基础上,完整地给出机器的功能说明。我们取 IBM 360/40 机作为例子,它是 360 系统中较为普及的型号之一。第十章叙述 360/40 机的通道组织,而第十一章以具体例子探讨机器软件用微程序实现的可能性。具体例子就是编写一道微程序,将浮动程序调整为存储器的真地址。

朱 耀 汉

目 录

作者序

第一章 计算机设计语言	1
1.1 说明语句	1
1.1.1 寄存器说明(1) 1.1.2 存储体说明(3) 1.1.3 开关说明(3) 1.1.4 指示灯说明(3) 1.1.5 终端说明(4) 1.1.6 同步信号源说明(4)	5
1.2 微语句	5
1.2.1 基本操作(5) 1.2.2 表达式(6) 1.2.3 微操作(6) 1.2.4 条件微语句(7) 1.2.5 专用算符(8)	8
1.3 序列	8
1.3.1 执行语句(9) 1.3.2 由多相同步信号源控制的序列(9) 1.3.3 由寄存器内容控制的序列(9) 1.3.4 成组控制序列(10)	11
1.4 存储程序计算机的说明	11
1.4.1 结构(11) 1.4.2 格式(13) 1.4.3 指令表(13) 1.4.4 控制序列图(14) 1.4.5 语句说明(15) 1.4.6 控制信号线和信息信号线(16) 1.4.7 使用专用算符的例子(17)	19
参考文献	19
第二章 功能部件的例子	21
2.1 校验位发生器	21
2.1.1 形成校验位的过程(21) 2.1.2 结构(21) 2.1.3 形成校验位的算法框图(22) 2.1.4 各步序列的说明(22)	23
2.2 串行比较装置	23
2.2.1 两个二进制数的串行比较(23) 2.2.2 无符号数比较装置的结构(23) 2.2.3 无符号二进制数比较的算法框图(25) 2.2.4 无符号数比较序列各步的说明(25) 2.2.5 有符号二进制数串行比较装置(25)	27
2.3 求最大数的装置	27
2.3.1 求最大数的算法(27) 2.3.2 方案A(27) 2.3.3 方案B(30)	32
2.4 质数发生器	32
2.4.1 产生质数的方法(32) 2.4.2 程序实现(33) 2.4.3 线路实现(33)	36
2.5 格雷码-二进制码转换器	36
2.5.1 转换规则(36) 2.5.2 结构(38) 2.5.3 算法框图(39) 2.5.4 序列的语句说明(39)	39
2.6 二-十进制转换器	39
2.6.1 二进制数转换为十进制数的算法(39) 2.6.2 结构(40) 2.6.3 转换过程(41) 2.6.4 算法框图(42)	43
2.7 保存进位的加法	43
2.7.1 Merceer 加法的算法(43) 2.7.2 语句说明(43) 2.7.3 检验加数为零的说明(45) 2.7.4 检验加数同被加数相等的说明(45)	46
参考文献	46

第三章 微程序设计	47
3.1 校验位发生器	47
3.1.1 微程序控制结构 (47)	
3.1.2 微指令格式 (48)	
3.1.3 说明 (48)	
3.1.4 微程序 (49)	
3.1.5 控制循环 (50)	
3.1.6 微程序控制和逻辑线路控制的比较 (50)	
3.2 微程序控制的电子计算机	51
3.2.1 结构 (51)	
3.2.2 控制信号 (52)	
3.2.3 微指令格式 (53)	
3.2.4 语句说明 (53)	
3.2.5 微程序 (55)	
3.3 微程序保存在主存中	57
3.3.1 结构 (57)	
3.3.2 机器工作序列 (58)	
3.3.3 控制信号 (59)	
3.3.4 微指令格式 (59)	
3.3.5 语句说明 (59)	
3.3.6 微程序 (62)	
3.4 微程序控制装置的另一个例子	62
3.4.1 求最大数的微程序控制装置的结构 (62)	
3.4.2 控制信号和时间关系 (63)	
3.4.3 微指令格式 (64)	
3.4.4 语句说明 (64)	
3.4.5 微程序 (67)	
参考文献	68
第四章 定点运算器	69
4.1 运算器的结构	69
4.1.1 定点数的格式 (69)	
4.1.2 结构 (69)	
4.1.3 平行加法器 (71)	
4.1.4 Z 输出端的用途 (72)	
4.1.5 算符 add2 (72)	
4.2 执行加、减、乘、除操作的算法	72
4.2.1 加法与减法 (72)	
4.2.2 乘法 (74)	
4.2.3 除法 (77)	
4.3 完整的说明	80
4.3.1 同步信号和控制信号 (80)	
4.3.2 加-减法序列 (81)	
4.3.3 乘法序列 (82)	
4.3.4 除法序列 (83)	
4.4 有小组进位和大组进位的平行加法器	84
4.4.1 一位全加器 (84)	
4.4.2 平行加法器的功能 (85)	
4.4.3 利用终端说明定义平行加法器 (87)	
4.4.4 小组进位 (90)	
4.4.5 大组进位 (92)	
4.5 其他问题	93
4.5.1 双寄存器 (93)	
4.5.2 运算器的指令 (94)	
4.6 微程序控制的运算器	95
4.6.1 微程序控制的结构 (95)	
4.6.2 同步信号和控制信号 (96)	
4.6.3 微指令格式 (97)	
4.6.4 运算器的微程序 (97)	
4.6.5 微程序的一般特性 (102)	
参考文献	103
第五章 浮点平行运算器	104
5.1 运算器的结构	104
5.1.1 浮点数的表示法 (104)	
5.1.2 阶码 (105)	
5.1.3 尾数 (105)	
5.1.4 结构 (105)	
5.2 浮点数的加法与减法	107
5.2.1 置初态 (108)	
5.2.2 对阶 (108)	
5.2.3 尾数的加法与减法 (109)	
5.2.4 规格化 (111)	
5.3 浮点数的乘法	112
5.3.1 置初态 (112)	
5.3.2 阶码相加 (113)	
5.3.3 尾数相乘 (113)	
5.3.4 规格化 (114)	
5.4 浮点数的除法	114
5.4.1 置初态 (114)	
5.4.2 被除数对齐 (115)	
5.4.3 阶码相减 (117)	
5.4.4 尾数相除 (117)	

5.5 CDL 语言说明浮点运算器	118
5.5.1 同步信号和控制信号 (118) 5.5.2 浮点数的加法与减法 (119) 5.5.3 浮点数的乘法 (121)	
5.5.4 浮点数的除法 (123)	
参考文献	125
 第六章 串行运算器	126
6.1 串行二进制运算器	126
6.1.1 数的表示 (126) 6.1.2 全加-减器 (126) 6.1.3 结构 (127)	
6.2 二进制加法与减法	129
6.2.1 算法 (129) 6.2.2 产生溢出的条件 (129) 6.2.3 结构 (130) 6.2.4 算法框图 (130)	
6.3 二进制数的乘法	131
6.3.1 算法 (131) 6.3.2 结构 (132) 6.3.3 算法框图 (132)	
6.4 二进制数的除法	133
6.4.1 算法 (133) 6.4.2 除法中止条件 (133) 6.4.3 结构 (134) 6.4.4 算法框图 (135)	
6.5 语句说明	136
6.5.1 控制器结构 (136) 6.5.2 加法与减法序列 (137) 6.5.3 乘法序列 (138) 6.5.4 除法序列 (138)	
6.6 十进制运算器	139
6.6.1 以二进制形式表示十进制数 (139) 6.6.2 操作执行的方法 (140) 6.6.3 二-十进制加-减器 (141)	
6.6.4 串行十进制运算器 (144) 6.6.5 十进制加法与减法 (146) 6.6.6 十进制乘法 (147)	
6.6.7 十进制除法的算法 (148)	
6.7 十进制乘法器与除法器	149
6.7.1 使用被乘数九个倍数的乘法器 (149) 6.7.2 按乘 2-对半原则工作的乘法器 (150) 6.7.3 插入乘法表的乘法器 (151)	
6.7.4 使用除数九个倍数的除法器 (152)	
参考文献	152
 第七章 存储器组织	153
7.1 随机存取存储器	153
7.1.1 存储体的组织 (153) 7.1.2 存储器组织 (154) 7.1.3 交叉制造选择器 (155) 7.1.4 共用存取 (156)	
7.1.5 共用存取存储器的类型 (157)	
7.2 存储器寻址	157
7.2.1 绝对、直接和间接寻址 (158) 7.2.2 变址寻址 (159) 7.2.3 相对寻址 (160) 7.2.4 基本寻址 (161)	
7.2.5 寄存器寻址 (161)	
7.3 栈存储器	162
7.3.1 栈的组织 (162) 7.3.2 栈存储器的操作 (163) 7.3.3 栈的修改 (163)	
7.4 相联存储器	164
7.4.1 存储器组织 (165) 7.4.2 数值检索操作 (166) 7.4.3 逻辑检索 (170) 7.4.4 按计数器检索 (170)	
7.5 动态输入器	171
7.5.1 输入器的组织 (172) 7.5.2 存储分配和程序输入 (175) 7.5.3 指令执行序列 (178)	
7.5.4 取操作分量 (178) 7.5.5 转移、变址和间接寻址 (178) 7.5.6 返回程序和存储器释放 (178)	
7.6 存储器体系	179
7.6.1 存储器的缓冲 (179) 7.6.2 主存和缓冲存储器之间相互作用的组织 (180) 7.6.3 访问缓冲存储器的算法 (184)	
7.6.4 性能评价 (187)	
7.7 虚拟存储器	188

7.7.1 基本概念(189)	7.7.2 页面组织(191)	7.7.3 分段(192)	7.7.4 段再分页的方法(194)
7.7.5 规划算法(196)			
参考文献			197
第八章 控制组织			200
8.1 使用时序逻辑线路的控制组织			200
8.1.1 单拍控制(200)	8.1.2 单一的控制信号序列(201)	8.1.3 控制信号序列组(201)	8.1.4 时间关系图(202)
8.2 微程序控制的组织			204
8.2.1 微程序控制器(204)	8.2.2 时间关系图(205)	8.2.3 控制体系(206)	8.2.4 微指令格式(207)
8.2.5 微程序处理机(209)	8.2.6 微程序输入输出控制器(215)		
8.3 中央控制组织			217
8.3.1 指令序列的组织(218)	8.3.2 寻址(219)	8.3.3 中断的优先权(222)	8.3.4 中断序列(224)
8.4 异步控制组织			228
8.4.1 存储器(228)	8.4.2 输入输出部件(231)	8.4.3 中央处理机(234)	8.4.4 接口(236)
8.5 计算系统的框图			238
8.5.1 通道(238)	8.5.2 控制器(242)	8.5.3 积木式组态(242)	
参考文献			244
第九章 计算机组织			245
9.1 系统设备			245
9.1.1 主存(245)	9.1.2 中央处理机(246)	9.1.3 通道(246)	9.1.4 输入输出设备和输入输出控制器(246)
9.1.5 操作系统(246)			
9.2 格式和代码			247
9.2.1 数据格式(247)	9.2.2 数据的表示方法(248)	9.2.3 数据的编码(249)	9.2.4 指令格式(251)
9.3 计算机组织			253
9.3.1 结构图(254)	9.3.2 存储器(254)	9.3.3 寄存器(257)	9.3.4 状态触发器(258)
9.3.5 总线(259)	9.3.6 通道(260)	9.3.7 输入输出接口(261)	9.3.8 输入输出控制器和输入输出设备(261)
9.3.9 通道-通道转接器(261)			
9.4 中央处理机			262
9.4.1 指令表(262)	9.4.2 通用寄存器(264)	9.4.3 处理数据的方式(264)	9.4.4 处理数据的操作(264)
9.4.5 翻译(265)			
9.5 中央控制器			265
9.5.1 指令序列(266)	9.5.2 CPU 的状态(266)	9.5.3 程序状态字(PSW)(267)	9.5.4 中断(269)
9.5.5 微程序(271)	9.5.6 中断管理程序(271)		
9.6 管理程序和其他控制手段			272
9.6.1 存储保护(272)	9.6.2 间隔计时器(272)	9.6.3 等待状态(273)	9.6.4 直接控制(273)
9.6.5 初始程序输入(273)			
参考文献			273
第十章 通道组织			275
10.1 输入输出控制组织			275
10.1.1 程序直接控制(275)	10.1.2 输入输出数据缓冲(276)	10.1.3 数据通道(277)	10.1.4

多路通道(279) 10.1.5 输入输出处理机(280)	281
10.2 通道中的操作	281
10.2.1 通道地址字(282) 10.2.2 通道命令(282) 10.2.3 通道中执行的操作(283) 10.2.4 通道程序(283) 10.2.5 通道状态字 CSW(284) 10.2.6 部件控制字 UCW(285) 10.2.7 程序状态字 PSW(285) 10.2.8 输入输出指令(286) 10.2.9 输入输出中断(287)	288
10.3 输入输出接口	288
10.3.1 多机系统中的输入输出接口(289) 10.3.2 接口线(290) 10.3.3 信号控制序列(291) 10.3.4 地址、命令、状态和断定状态等字节(294) 10.3.5 接口中的信号序列(295)	298
10.4 选择通道	298
10.4.1 部件控制字 UCW(298) 10.4.2 结构图(299) 10.4.3 数据传送操作(300) 10.4.4 “启动输入输出”指令(301) 10.4.5 其他输入输出指令(304)	305
10.5 多路通道	305
10.5.1 部件控制字(305) 10.5.2 “测试通道”指令(306) 10.5.3 “停止输入输出”指令(306) 10.5.4 “测试输入输出”指令(307) 10.5.5 “启动输入输出”指令(308)	310
参考文献	310
第十一章 系统程序用微程序实现	311
11.1 程序调整为绝对地址	311
11.1.1 输入模块(311) 11.1.2 绝对地址程序(314) 11.1.3 转换算法(315)	317
11.2 结构	317
11.3 算法框图	318
11.3.1 置初态(319) 11.3.2 选择(319) 11.3.3 拆卸(320) 11.3.4 形成地址(320)	322
11.4 编制微程序的准备工作	322
11.4.1 控制结构(322) 11.4.2 同步信号和控制信号(323) 11.4.3 微指令格式(324)	326
11.5 编制微程序	326
11.5.1 拆卸(326) 11.5.2 置初态(327) 11.5.3 选择(328) 11.5.4 形成地址(329) 11.5.5 微程序(331)	332
参考文献	332

第一章 计算机设计语言

通常,描述计算机组织采用框图,并附有说明。这种方法尽管可以帮助我们搞清楚一些基本概念,但要全面理解功能线路,就觉得它不够准确,也不够详细。因此,有必要研制描述计算机组织的高级语言。

近些年来,发表了有关这类语言的一些报导^[2~18]。计算机设计语言(CDL—Computer Design Language^[7])就是其中之一。这种语言能定义数字计算机内的功能组织、算法和操作执行序列,它包含强有力的说明手段,用于说明计算机的各个元素,如寄存器、译码器、开关、指示灯、存储体和终端输出。用 CDL 语言说明各元素、算法和操作,能保证所需的准确性,它包含有在位一级、字一级和位组一级说明的手段,以及能反映出同步信号和控制指令。利用这种语言也可以描述串行传送和并行传送,以及并行执行的操作。最后,掌握 CDL 语言不需要具备电子学方面的知识。

本章向读者介绍 CDL 语言,这在以后各章中都会用到。我们以一台简单的存储程序数字计算机为例讲解 CDL 语言,并在讲解语言的过程中讨论这台计算机的各个元素、微操作及其按给定顺序执行的方法。最后用 CDL 语言给出这台计算机的完整的说明。

1.1 说明语句

现在我们研究一台存储程序计算机。这台计算机有六个寄存器,一台随机存取的存储体,三只开关,一只指示灯,一个译码器和一个同步信号源。机器的这些元素用说明语句定义。说明语句不仅表征每个元素,而且还赋给各个元素以符号名,在必要时还说明它们的功能。下面就说明这台机器的每一种元素。

1.1.1 寄存器说明

这台计算机的六个寄存器是 R(0—23), A(0—23), C(0—14), D(0—14), F(0—5) 和 G。括号内界偶的值指出: R 和 A 两个寄存器有 24 位,寄存器中的每位都以自己的指标值标志。这样,最左边一位为 R(0) 或 A(0),最右边一位为 R(23) 或 A(23)。R 是存储体的缓冲寄存器, A 是累加寄存器,操作分量的加、减或移位就在 A 寄存器内执行。C 和 D 两个寄存器各为 15 位。C 是存储体的地址寄存器, D 是程序寄存器(或下一条指令地址的寄存器)。G 寄存器的说明中无指标,表示它只有一位,用于控制机器的状态(停机/工作)。从刚才讨论的寄存器说明的例子就可看出用寄存器说明语句说明寄存器的特点:

```
Register, R(0—23),  
          A(0—23),  
          C(0—14),  
          D(0—14),  
          F(0—5),  
          G.
```

(1.1)

为了阅读方便起见, 寄存器说明中可以包括注解。例如, 语句(1.1)可改写成下面的形式:

Register, R(0—23), \$ 缓冲寄存器
A(0—23), \$ 累加寄存器
C(0—14), \$ 地址寄存器
D(0—14), \$ 程序寄存器
F(0—5), \$ 控制寄存器
G, \$ 启-停控制寄存器

(1.2)

注解以货币号 \$ 开始。

如果寄存器的某一部分所包含的各位有特殊含义, 这部分寄存器就称为子寄存器(Subregister)。通过子寄存器说明可以给这个位组赋符号名。例如, 子寄存器说明

Register, R(0—23),
Subregister, R(OP) = R(0—5), R(ADDR) = R(9—23)。

它表示 R 寄存器左边的 6 位赋以符号名 R(OP), 而右边 15 位赋以符号名 R(ADDR)。子寄存器 R(OP) 和 R(ADDR) 分别包含某条指令的操作码和地址部分。有时, 在执行一些特殊操作时需将两个(或几个)寄存器或子寄存器连在一起。这种寄存器称为级联寄存器(Casregister)。

例如, 级联寄存器说明

Register, A(1—5), PB,
Casregister, D(1—6) = A-PB。

它定义级联寄存器 D, 由 A 寄存器同 PB 寄存器连在一起组成。若不必赋予新的名, 则不需要用级联寄存器说明语句。我们讨论另一个使用级联寄存器说明的例子:

Register, A(0—23), Q(0—23),
Subregister, Q(M) = Q(1—23),
Casregister, AQ(0—46) = A-Q(M)。

(1.3)

这里说明了 A 寄存器同 Q(M) 子寄存器连在一起的级联寄存器 AQ。必须指出, 级联寄存器不是又引进一个寄存器, 而是由已经说明过的寄存器连在一起所形成的寄存器。

再者, 必须说明由一组触发器(即一位的寄存器)形成的一些相同寄存器的总体。作为例子, 我们看使用四个相同的寄存器 A1(0—8)、A2(0—8)、A3(0—8) 和 A4(0—8) 保存八位十进制数。很明显, 不用说明四个寄存器, 而是引进一个数组寄存器说明就能很方便地说明这组寄存器:

Array-register, A(1—4, 0—8), Q(1—4, 1—8)。

(1.4)

(1.4) 的说明定义了一个名为 A 的数组触发器, 有 4 行、9 列, 同时还定义了另一个数组, 名为 Q, 它有 4 行、8 列。每一列有四位, 保存一个二进制编码的十进制数字(详细情况在第六章叙述)。为了指明数组的个别列或个别行, 应省略不需要的指标, 但保留指标之间的逗号。例如, A 数组的第二行可以写成子寄存器 A(2,), 而 Q 数组的第八列可写成子寄存器 Q(,8)。

也可以引进数组级联寄存器代替级联寄存器。例如, 上面说明的两个数组寄存器 A 和 Q 连在一起的结果, 可用下面的数组级联寄存器说明来定义:

$$\text{Array-register, } AQ(1-4, 0-16) = A-Q, \quad (1.5)$$

1.1.5 终端说明

逻辑网络是指能实现一定功能、但不包含存储元件的互相连接的一些逻辑电路的总体。逻辑网络也称为组合线路。对两个无符号二进制数进行并行相加的并行加法器就是逻辑网络的例子。

逻辑网络由相应的终端说明定义。例如,我们讨论的样机的平行加法器可由下面的说明语句定义:

Comment, 平行加法器说明。 (1.9)

Register, A(0—23), R(0—23),

Terminal, C(23) = 0,

$$C(0—22) = A(1—23) * R(1—23) + R(1—23) * C(1—23) \\ + C(1—23) * A(1—23),$$

$$SUM(0—23) = A(0—23) \oplus R(0—23) \oplus C(0—23)。$$

在这里,平行加法器的输入端是 A 和 R 寄存器,而输出端为 SUM。输出端 C(0—22)定义了平行加法器每一位的进位值, C(23) 位赋 0。须注意,由(1.9)说明语句定义的平行加法器是将 A 和 R 寄存器内的两个二进制数相加,不计符号,但在相加时不形成溢出标志。

译码器是逻辑网络的又一个例子。译码器线路是将寄存器内的任意一个值转换成一个且仅转换成一个输出值。对 n 位寄存器而言,与它相连的译码器最多可以有 2^n 个输出值。利用终端说明来定义有大量输出端的译码器显然是很麻烦的,而译码器又是计算机常用的元件,据此,引进专门的说明来定义译码器。在我们的样机中,控制部件的译码器是利用下面的译码器说明来定义的:

Register, F(0—4),

Decoder, K(0—16) = F。

(1.10)

此说明语句指出, K(0)、…、K(16) 是与寄存器 F 相连的译码器输出端。由于寄存器 F 是五位寄存器,故译码器最多可有 32 个输出端。但是,给定的界偶的值(0—16)指出,只需要前面 17 个输出端。

1.1.6 同步信号源说明

同步信号源(时钟)是产生一个或几个脉冲序列的电子部件,这些脉冲序列启动计算机逻辑电路中的不连续操作。两个相邻同步信号之间的时间间隔称为同步信号源的周期。这种

信号源由同步信号源说明语句定义。例如,机器的三相同步信号源说明如下:

Clock, P(1—3)。 (1.11)

(1.11)说明语句表示同步脉冲名为 P,因此,信号源各相(或各拍)分别称为 P(1)、P(2) 和 P(3)。所有三相中的同步脉冲都有不变的重复频率和相移(图 1.1)。分别属于三相的三个相邻的脉冲形成所谓同步循环(Synchrocycle)。被说明信号源的一个




图 1.1 三相同步信号源的信号

同步循环中的三个脉冲能控制分三步的脉冲序列。

1.2 微 语 句

计算机中实际实现的某些基本功能操作称为微操作。微操作用微语句来定义。下面我们介绍微语句中使用的操作的表示方法、表达式的例子和传送规则。

1.2.1 基本操作

微语句是一种符号，它表示逻辑网络在一个节拍周期内实现的某种功能。常用的操作称为基本操作。

表 1.1 包含了本书所使用的基本操作名单，并列出了相应的说明。

基 本 算 符

表 1.1

算 符	记 号	说 明
逻辑算符 ¹⁾		
NOT	$\neg$	非
OR	+	或
AND	*	与
EXOR	$\oplus$	异或(按位加)
COIN	$\odot$	逻辑恒等
功能算符		
左移	shl	左移 1 位或几位 ²⁾
右移	shr	右移 1 位或几位 ²⁾
左环移	cil	左环移 1 位或几位
右环移	cir	右环移 1 位或几位
计数器加	countup 或 inc	计数器内容加 1
计数器减	countdn 或 dec	计数器内容减 1
算术算符		
加	add	两个无符号二进制数相加
减	sub	两个无符号二进制数相减

1) 逻辑操作按位执行。

2) 右边(左移时)或左边(右移时)空出的位填 0。

基本操作又分逻辑操作、功能操作和算术操作。五种逻辑操作 (NOT, OR, AND, EXOR, COIN) 的含义同布尔代数中规定的一样。并且, 每种逻辑操作既适用于个别位, 也适用于位组。另有六种功能操作 (shl, shr, cil, cir, countup 或 inc, countdn 或 dec)。

移位操作 (shl, shr) 是将寄存器的内容左移或右移 1 位或几位; 此时, 右边或左边相应空出的位置填 0。循环移位操作 (cil, cir) 的功能类似于移位操作, 区别仅在于寄存器左边和右边的位是“粘”在一起的(所以称为环形寄存器)。计数操作 (countup 或 inc, countdn 或 dec) 是将寄存器的内容加 1 或减 1。最后, 还有两个算术操作 (add, sub), 分别为两个无符号二进制数的相加或相减。

这些基本操作可以是单边的, 或双边的, 或者属于这两者。单边操作涉及一个操作分量, 双边操作涉及两个操作分量。NOT、countup 和 countdn 是单边操作, +、*、 $\oplus$ 、 $\odot$ 、add 和 sub 是双边操作。表 1.1 中的其他操作既可以是单边的, 也可以是双边的。下面举例说明这些操作的用法。

1.2.2 表达式

表达式是由常数、算符和(或)操作分量形成某种结构的组合。表达式给定微操作在发生转换前所执行的功能。表达式可以是操作分量,例如 A 或 OV;也可以是有有一个操作分量的单边算符,例如 shl A 或 countup B;或者是双边算符,例如 A add R。表达式也可以是二进制、八进制或十进制常数。构成常数指标的规则如下:

十进制常数没有指标。

八进制常数始终有指标。

二进制常数仅当底不明显时有指标。

下面是表达式的一些例子:

X'

shl Y(ADDR)

$X \oplus Y$

3 shl X

5 cir Y

(1.12)

其中 X 和 Y 是寄存器,而 Y(ADDR) 是子寄存器。

1.2.3 微操作

微操作是将常数送寄存器,或者是将一个或两个寄存器的内容送入另一个寄存器,且在传送过程中对数据执行操作。任何微操作的特点就是在其执行过程中导致寄存器之间的数据传送。

正如 1.2 节中所指出的,微操作是用微语句来定义的,微语句由两部分组成:其一是说明操作分量和微操作的动作,其二是传送过程本身和微操作的结果。微语句的第一部分由表达式给出,而在第二部分中,有表示传送过程的箭头和存放结果的寄存器的名。我们分析一下 R 寄存器的内容送 A 寄存器的微操作。此微操作由下述微语句定义:

$A \leftarrow R。$

(1.13)

须注意,这里箭头($\leftarrow$)是传送符号,而表达式(箭头右边)就是寄存器名。

必须强调指出,在微操作的执行过程中,传送数据不是瞬时发生的,也就是说要占一定的时间间隔。

为了使微操作能够在一个节拍内完成,所以一拍的宽度通常取得大于传送时间。应该懂得,微语句中出现箭头符号始终有执行微操作所引起的传送延迟。

寄存器之间的传送延迟有时在实际使用中是有好处的。例如,“计数器加”微操作

$D \leftarrow \text{countup } D$ (1.14)

从图 1.2 可看出,是将寄存器 D 的输出信号送入计数器逻辑线路,然后再




图 1.2 寄存器传送线路中的延迟

(a) 寄存器 D 的输出端加延迟; (b) 寄存器 D 的输入端加延迟

将逻辑线路的输出重新加到寄存器 D。为了保证正确地执行此微操作,从寄存器输出端到输入端的信号通路上应有延迟。这延迟可以是逻辑线路的寄生延迟,但较为经常的是在信号通路上加延迟元件。图 1.2(a)和(b)分别为寄存器 D 的输出端和输入端加延迟的情况。

微操作分以下几类:

送常数微操作,

简单传送微操作,

单边微操作,

双边微操作。

这四种类型微操作的每一类的例子列于表 1.3。须注意,微操作中使用的常数不是八进制的就是二进制的。

1.2.4 条件微语句

若一个或几个微操作仅在满足一定条件时执行,则这微操作用条件微语句写出。有两种结构的条件微语句,即 IF-THEN 和 IF-THEN-ELSE, 例如:

Register, G, F(0—5), C(0—14), D(0—14),

IF(G=0) THEN(F←10),

IF(G≠1) THEN(C←0, D←0) ELSE(F←11)。(1.15)

上述条件微语句中,利用符号=(相等)或≠(不等)写出条件 G=0 或 G≠1。如果条件成立,则放在 THEN 和 ELSE (若有 ELSE 的话)两个字之间的微语句同时被执行。因此,这两个字之间的微语句书写的次序无多大关系。当条件不满足时,执行在 ELSE 字后面的微语句;若无 ELSE 结构,则相当于不执行任何动作。

条件微语句中可以出现另一个条件微语句。例如,在下述微语句中:

Register, A(2—1),

IF(A(1)=0) THEN (A(1)←1)

ELSE (IF(A(2)=0) THEN (A(2)←1, A(1)←0)

ELSE (A←0)) (1.16)

在第一个 ELSE 后面是另一个条件微语句。

(1.16)中对于个别位写出的条件,也能对于位组给出。例如,在条件微语句

Register, C(5—0), \$ 计数器

IF(C=77₈) THEN(……) (1.17)

中,列出的条件是检验计数器 C 是否同 77₈ 相符,这实际上检验了 6 位。

条件也可以规定为只能取 0 (假)或 1 (真)的逻辑变量。因此,在列出条件表达式时可使用逻辑算符。例如, X(1)=1、Y(2)=0 和 START 开关置于 ON 位置的条件可写成

IF((X(1)=1)*(Y(2)=0)*(START=ON)) THEN(……)。(1.18)

当使用逻辑算符时,条件表达式显得比较复杂,同时,较为冗长,读起来也困难。但是,如果分别将每个条件写成布尔变量的形式,则条件表达式就能得到简化。因此,如果我们

以 X(1) 代替 X(1)=1 或 X(1)≠0,

以 Y(2) 代替 Y(2)=0 或 Y(2)≠1,

以 START(ON) 代替 START=ON,

则上述条件表达式就获得如下紧凑的形式:

$$\text{IF}(X(1)*Y(2)*\text{START}(\text{ON}))\text{THEN}(\dots\dots). \quad (1.19)$$

这种简化方法在下述那种情况下就不值得使用,

$$\begin{aligned} X(1) &\neq Y(2), \\ C &= 77_8, \\ F(0-2) &= R(4-6), \end{aligned} \quad (1.20)$$

这里是单独两位比较,或是位组比较,或是与常数比较。

1.2.5 专用算符

表 1.1 列出的基本算符不能适用于所有微操作的说明。在这种情况下就要定义专用算符。由于算符是和逻辑线路相当的,故专用算符的定义包含了逻辑线路的说明。定义专用算符时要取一个符号名,它应区别于所有其他算符的名。

专用算符是用 CDL 语言的表达式写出。例如,我们来看一个两位计数器,它给出 00、10、11、01、00、…序列。我们给这计数器赋以名 *ot2*。算符 *ot2* 定义如下:

$$\begin{aligned} \text{Operator, } D &\leftarrow \text{ot2 } D(0-1), \\ /begin/ \quad &\text{IF}(D=00)\text{THEN}(D \leftarrow 10), \\ &\text{IF}(D=10)\text{THEN}(D \leftarrow 11), \\ &\text{IF}(D=11)\text{THEN}(D \leftarrow 01), \\ &\text{IF}(D=01)\text{THEN}(D \leftarrow 00), \\ \text{End of operator} \end{aligned} \quad (1.21)$$

在(1.21)中, *D* 是形式变量,此时它既表示输入,也表示输出。算符定义本身放在标号 */begin/* 和 *End of operator* (算符结束标志)之间,这个定义由四个条件微语句组成。

专用算符的逻辑线路的定义也可以利用布尔方程写出。例如,有一平行加法器,它将两个无符号二进制数相加,并送出溢出信号。此专用算符的名为 *addov*, 它定义如下:

$$\begin{aligned} \text{Operator, } OV-A(0-23) &= X(0-23) \text{ addov } Y(0-23), \\ \text{Terminal, } C(23) &= 0, \\ C(0-22) &= X(1-23)*Y(1-23) + Y(1-23)*C(1-23) \\ &\quad + C(1-23)*X(1-23), \\ /begin/ \quad A(0-23) &= X(0-23) \oplus Y(0-23) \oplus C(0-23), \\ OV &= X(0)*Y(0) + Y(0)*C(0) + C(0)*X(0), \\ \text{End of operator} \end{aligned} \quad (1.22)$$

在(1.22)中,变量 *X* 和 *Y* 是逻辑线路的输入信号, *OV* 和 *A* 是输出信号。对于内部变量的定义,即平行加法器中的进位,使用终端说明。

1.3 序 列

为了完成实际的功能通常需要几个微操作。而为了在电子计算机内实现一系列不同的功能,就需要具备控制大量微操作执行序列的手段。为此,我们引进标号、执行语句和控制序列等概念。