

晶体管数字计算机 线路设计

A.I. 普莱斯曼

科学出版社

晶体管数字计算机线路设计

A. I. 普莱斯曼 著

蒋士驥 万永熙 龙 譯
于清汝 胡 建

蒋士驥 校

科学出版社

1966

ABRAHAM I. PRESSMAN
DESIGN OF TRANSISTORIZED CIRCUITS
FOR DIGITAL COMPUTERS

John F. Rider Publisher

1959

内 容 简 介

本书对晶体管数字计算机的各种主要基本线路进行了设计、分析和计算，并给出了实际例子和具体数据。在设计过程中考虑了电阻、电容、电源、电压及晶体管参数等的变化对线路的影响，并采用了最坏情况设计的技术，从而提供了一种使线路工作可靠的方法。其中对逻辑线路的讨论比较全面深入，包括电阻电容耦合、直接耦合、电流开关等各种类型的逻辑线路。在前四章中对计算机的基本逻辑和晶体管开关特性作了适当的叙述，这些内容对在数字计算机和晶体管开关线路方面还没有经验的读者是有帮助的。本书可供计算机设计者和高等院校中有关专业的师生参考和阅读。

晶体管数字计算机线路设计

A. I. 普莱斯曼 著

蒋士骥 万永熙 田 龙 译
于清汝 胡 建

蒋士骥 校

*

科学出版社出版

北京朝阳门内大街 137 号

北京市书刊出版业营业登记证字第 061 号

中国科学院印刷厂印刷

新华书店北京发行所发行 各地新华书店经售

*

1963 年 10 月第 一 版 开本：850×1168 1/32

1966 年 5 月第三次印刷 印张：10

印数：8,301—11,500 字数：260,000

统一书号：15031·133

本社书号：2860·15—7

定价：[科七] 1.70 元

前　　言

这是一本关于晶体管数字计算机线路设计的书，是从设计师的角度来写的，是为了那些既无晶体管线路知识，又无计算机线路知识，或只具有计算机知识尚无晶体管线路知识的人们而写的。

现在，数字计算机设计师们是很少想用真空管来组成他们的部件线路的，不是采用晶体管，就是采用磁性元件。如果采用了晶体管，那么对于如何使与门、或门等基本逻辑元件具体化那样的问题就必须作出重大的决定，因为这些元件线路的设计在很大程度上将确定整个计算机的功率损耗、直流电平、电源设备、成本、可靠性和操作速度。

在这本书里，详细地讨论了几乎所有用晶体管线路来实现的这些计算机逻辑元件及其他结构部件的主要方法的设计计算，重点是放在最坏情况设计的技术上，使得即使当电阻、电压、晶体管参数以及二极管的正向压降和反向漏电流同时处在不利于线路的公差极端值上时，线路仍能工作。

这里给出了晶体管开关速度以及讯号上升和下降时间的计算方法，并举了许多例子，也讨论了对重要决定有影响的那些因素，如工作电流范围和直流电平等。

在计算和分析各种线路时没有用到四端网络等效线路，这些线路主要在分析小讯号线性放大器时才有用。这里所讨论的主要是大讯号开关线路，它们的设计可以借助于晶体管静态伏-安曲线和某些瞬态响应特性的知识来进行，而且只需相当简单的算术计算就可以预知这些线路的性能。

在这本书的开始两章中充分详细地叙述了计算机逻辑、逻辑结构部件以及波氏代数，这样，使得对计算机没有经验的读者也可以了解在这本书后一部分所讲到的线路设计如何和计算机的全貌

相适应。在第三章中简单地討論了晶体管物理和基础。

本书着重的是最坏情况的設計技术，开关线路以及开关时间計算，希望它在这个日益重要的科学領域中能够有所用处。

謹对紐約阿瑪公司的 W. T. 周和 J. 坦勒曼和 E. 凱奧勤等的校稿和有帮助的建議表示感謝。

A. I. 普萊斯曼

1959年3月于宾夕法尼亚州費城

目 录

第一章 数字计算机中的基本结构部件.....	1
数字讯号及它们的含义	2
触发器	3
与门	4
或门	5
二进制计数器	6
讯号反相器	8
延迟元件	8
第二章 数字计算机中的逻辑链.....	9
波氏代数基础	9
二进制计数	15
二进制加法	19
二进制译码	23
串联到并联转换器	27
二进制比较器	28
第三章 晶体管基础.....	30
导体、绝缘体和半导体.....	30
人为产生的电子和空穴	32
PN 结	35
PN 结的正偏和反偏	35
少数载流子的注入	36
晶体管	36
晶体管线路基础	39
晶体管伏安曲线	42
第四章 晶体管瞬态响应.....	50
频率对晶体管参数的影响	50

晶体管开启时间	52
晶体管截止时间	67
晶体管存储时间	71
电容过度驱动以减少开关时间	77
用负反馈来避免存储延迟	80
用集电极箝位来避免存储延迟	83
用射极限流来避免存储延迟	84
用限止开启脉冲的宽度来减少存储延迟	86
第五章 二极管门	87
二极管特性	87
正与门	91
正或门	98
正与门驱动正或门	102
正或门驱动正与门	105
负与门	107
负或门	107
负门串联级	108
正门和负门的选择	108
第六章 具有晶体管反相放大器的电压开关二极管门逻辑	109
逻辑结构部件	109
具有晶体管反相放大器的单级二极管正与门	112
具有晶体管反相放大器的双级二极管正与或门	129
在输出端具有晶体管放大器的单级及双级二极管负与门	138
结论	141
第七章 具有晶体管反相放大器的电流开关二极管门逻辑	142
电流开关门的演进	142
具有晶体管反相放大器的双级电流开关正与或门	150
具有晶体管反相放大器的单级电流开关二极管逻辑	160
具有晶体管反相放大器的双级电流开关负与或门	166
使用高频晶体管的双级电流开关型二极管门逻辑	167
使用高频晶体管的单级电流开关型二极管门逻辑	179
总结和结论	185

第八章 具有晶体管反相放大器的电阻逻辑	187
电阻门基础	187
低频电阻门	189
用电阻及电感加速的电阻门线路	195
用电容来加速的电阻逻辑线路	199
高频晶体管电阻逻辑	209
第九章 直接耦合晶体管逻辑	218
直接耦合晶体管逻辑元件	218
直接耦合晶体管并联门	222
直接耦合晶体管串联门	223
直接耦合晶体管的逻辑操作	225
直接耦合晶体管逻辑并联门的最坏情况设计	229
直接耦合晶体管逻辑线路的开关速度	243
直接耦合晶体管逻辑串联门线路的最坏情况设计	247
第十章 其他晶体管逻辑线路	251
晶体管化的 SEAC 逻辑	251
射极跟随器电流开关晶体管逻辑	254
电流开关二极管逻辑	261
脉冲逻辑门	265
电压摆幅大的晶体管射极跟随器和反相器逻辑	270
第十一章 触发器和延迟多谐振荡器的设计	274
输出无箝位的电阻耦合触发器	274
具有内向电流负载和箝位输出的电阻耦合触发器	280
电阻耦合箝位触发器的驱动能力	286
电阻耦合箝位触发器的开关速度	287
触发器和二进制计数器的触发方法	289
二进制计数器	292
带有外向电流负载和箝位输出的电阻耦合触发器	298
二极管耦合的触发器	299
通-通触发器	301
延迟多谐振荡器	304
附录 晶体管开启、截止和存储时间的测量	306
参考文献	309

第一章 数字計算机中的基本結構部件

数字計算机線路是由种类比較少的基本結構部件互相联接而构成的，无论怎样复杂的一台数字計算机或者一个数字控制系统，除了某些細小的專門部分外，总可以由这些基本部件来組成。

数字系統的制造一般是按照下列方案中的一个方案来进行的。可以把一个基本部件或者由这些部件組成的各种組合接装在一个插件上，并把部件的所有輸入和輸出端都联接到插件的标准插头上，这样只要改变輸入和輸出端間的联接，就可以构成任何数字線路。这个方案有許多好处，由于只需制造标准插件，因而簡化了生产問題，而且由于只需更換一个标准插件就可以証实怀疑之處是否有故障，因而便于寻找故障。此外可以很方便地用一套插件来构成任何数字線路。

在另一个方案中虽然仍采用了結構部件的概念，但并不把部件或部件的組合裝成标准插件。虽然一般还是采用标准插件架，但其上的線路排列并不是标准的，而是把設計好了的、驅动条件和驅动能力为已知的部件在每个插件上組成非标准的排列。这样就沒有两个插件是相同的。这个方案的优点在于可以使多余的元件少些，而且一般可以使相联的線路互相靠近，这将減輕由于基本部件間驅动線的杂散电容而引起的計算机技术問題，而这个問題是永远存在的。这个方案往往对較小的机器更为有效。

不論采用哪一个方案，線路設計者所設計的結構部件，应能以規定的速度完成所要求的邏輯操作，并且要計算它們輸入端的驅动条件及輸出端的驅动能力。在这一章中，这种結構部件将被看作能完成某些操作的“暗箱”，只討論它們的代号和特性，而暫不考慮它們的內部结构。在后几章中将涉及詳細的設計和最坏情况的計算，即使当所有元件和电源都处于公差极端值时仍能工作。

1.1. 數字訊號及它們的含义 数字計算机或数字控制線路基本上都是訊息处理装置，它們所处理的訊息是些时序訊号或空间序訊号。这些訊号具有“壹”和“零”两个值中的任一个值。可以用任何类型的两个不同的記号来写壹或零，例如 1 及 0。这些壹或零訊号可以由各种物理的方法来代表，如正电平为壹，负电平为零，这些电平对公共的地电平不必是正的或是負的，只需彼此之間有正負就可以了。也可以由一个电压脉冲来代表壹，而当在特定的时间內沒有脉冲就代表零。一个真空管或閘流管可以在通导或截止状态，一个繼电器可以处于激励或非激励状态，这些都可以代表这两个值。卡片上或紙帶上有洞或沒有洞；磁心在順時針方向磁化或逆時針方向磁化；磁鼓或磁带表面在这一个方向磁化或它的反方向磁化；或者它們的表面上有或沒有磁性記号，这些也都可以代表壹或零。

不論物理过程是如何实现的，每一个这样的壹或零訊号通常当作一个“位”。由这样的位編碼而成的时序或空間序可以代表文字或数字。由于每位可以有壹或零的值，一个具有 n 位的代碼可以代表 2^n 个不同的字。在图 1-1 示出的代碼中的每个字是由三列中的位所代表，这一种 3 位代碼只有 8 个可能的組合。

要代表从 0, 1 一直到 9 十个不同的十进位数，就需要一个四位的代碼。要代表一个标准打字机上的十进位数、字母以及各个标点記号(共 56 个字)，則需要一个六位的代碼。日常所用的数字系統是以十为基数的，在这个系統中有十个不同的数字：从 0, 1 一直到 9。任何数都可以由以十为基数的幕級数的和来代表，每一項值为这个和的一部分，等于這項的系数乘以十的幕級，如数 1234 卽为 $(1 \times 10^3) + (2 \times 10^2) + (3 \times 10^1) + (4 \times 10^0)$ 。

要設計一台直接采用十进制且能进行快速数字計算的机器是极端困难的，因为这将需要一种能很快地轉变到代表十个基本数

0	0	0
0	0	1
0	1	0
0	1	1
1	0	0
1	0	1
1	1	0
1	1	1

图 1-1. 3 位代碼
的 8 个可能組合

字的十个不同状态中的任一个状态的器件。前面已經提到可以有許多方法使一个器件能够很快地轉变到两个可能物理状态中的任一个状态，因此快速数字机器的运算总是采用二进制而不采用十进制。

在二进制中只有二种記号 1 或 0。数由 2 的幂級数的和来代表，每一个級數項的系数总是 1 或者 0。要写这些二进制的数只需将这些系数橫排起来就得，一般最靠右的表示最低位項 2^0 或 1 的系数，例如将数 13 以二进制表示則为 1101，它的含义为 $(1 \times 2^3) + (1 \times 2^2) + (0 \times 2^1) + (1 \times 2^0)$ 。

加減乘除等操作都可以直接用二进制来进行。这些操作的某些部分将在以后討論。

一个二进制訊号除了可以代表文字或数字外，也可以代表一个控制条件或命令。如一个在它的壹状态或零状态的电平可以含义着“加”或“不加”，“讀”或“不讀”，“起动一个操作”或“不起动一个操作”，“已給条件是真实的”或“已給条件不是真实的”等等。可以用一个电的或机械的器件来感受或給出的各种无穷尽的条件中的任一个条件都可以由一个壹或者零訊号来代表。

在二进制訊号的控制下，对代表文字或数字的二进制数据的处理主要是由六种基本邏輯元件来完成的。它們是触发器、二进制計數器、与門、或門、延迟元件及訊号反相器。还有些其他单元，例如功率放大器和轉換机械訊号到电訊号的各种传能器等，它們是必要的，但并不完成邏輯操作。此外还有存儲器件，它們可以存儲大量的二进制位，但在这本书中将不予以討論。

1.2. 触发器 触发器可以起記憶的邏輯作用；有两个可能的状态，壹和零状态，可以用一个窄脉冲来使它从一个状态翻轉到另一个状态，而且一旦翻轉到一个状态后，就可以把这个状态无限期地保持下去。触发器常用的符号在图 1—2 中示出。

輸入訊号一般为窄脉冲，由指向触发器的箭头表示。輸出訊号由矩形体頂部所画的向上的箭头所表示，靠近壹輸入端为壹輸出，靠近零輸入端为零輸出。这个邏輯符号本身就意味着“使能”

或“禁止”，“是”或“非”的邏輯作用。如果最后一个輸入訊號是从




图 1-2. 触发器的邏輯符号

零端輸入的，則在零輸出端產生一個“使能”或“是”訊號，而在壹輸出端產生一個“禁止”或“非”訊號，同時這個狀態將無限期地保持下去，作為觸發器的

零狀態。

如下一个这样的脉冲再从零端輸入，触发器不改变状态，但当脉冲輸入到壹端时，将使触发器翻轉，使它的壹輸出端产生一个“使能”或“是”訊號，而在它的零端产生一个“禁止”或“非”訊號。这时触发器处于壹状态，并維持这个状态直到下一个脉冲輸入到零端为止。只是当触发器驅動与門和或門时，这些“使能”和“禁止”訊號才有意义。这些訊號一般是两种电平中的一种。由触发器所驅動的門可以設計得使高电平或低电平为“是”訊號。

如这里所講到的一般触发器具有两个輸出端，分別处于两个直流电平中的一个。但从邏輯的意义來說，任何一个器件，只要当收到一个触发訊號时能处于二个状态中的一个，且能保持这个状态，直到被触发到另一个状态为止的，就是触发器。因此，触发器可以是一个具有单独輸出端的閘流管，它的两个状态是“着火”和“沒有着火”。它也可以是一个具有矩形磁滯迴線的磁心，被磁化到正剩磁状态或負剩磁状态，这时它的状态只有当把它驅動到标准状态时才知道。

在这本书里討論到的触发器是有两个晶体管的，其中一个は截止的，产生一种电平，另一个是通导的，产生另一种电平。

1.3. 与門 与門是一个具有多端輸入和单端輸出的器件。輸入訊號是前面討論过的“是”或“非”，“使能”或“禁止”，“1”或“0”等二进制訊號。与門的邏輯是当所有的輸入訊號同时为“是”时，产生“是”輸出訊號，而当有一个輸入或一个以上的輸入为“非”訊號时，产生“非”輸出訊號。与門的邏輯符号在图 1-3 中示出，輸

入由指向半圓的箭頭所表示，輸出則由指向外的箭頭所表示。

图 1-4 中表示出在与門上的一个典型訊号序，那里高电平为“是”，低电平为“非”，只在時間 t_1 到 t_2 間四个輸入都处于高电平时，才使 E 处输出一个高电平。

有时在一定的条件下，与邏輯操作必須被禁止掉。例如一个与門要求当条件 A 和 B 均为“是”时输出“是”；但如 C 同时也为“是”时，“是”输出必須被禁止




图 1-3. 与門的邏輯符号




图 1-4. 与門輸入端(A 到 D)上的一个可能的訊号序和 E 处的輸出
掉。这种与門的邏輯符号如图 1-5 中所示，与門內的一个小圓圈表示当 C 处的訊号为“是”时，不論 A 及 B 的条件如何，将阻止 D 点的“是”輸出。在这个門上的一套典型波形在图 1-6 中示出，高电平为“是”，低电平为“非”。

在 t_1 到 t_2 之間，A 的每一个“是”訊号将給出一个“是”輸出，因为在这一段時間內，B 总是处于高电平。在 t_2 到 t_3 之間，C 处有高电平訊号將門禁止，即使当 A 及 B 均为“是”时，亦能阻止任何“是”的輸出。

1.4. 或門 或門是一个具有多端輸入和单独輸出的器件。




图 1-5. 在 C 处有禁止输入的与门逻辑符号




图 1-6. 图 1-5 中与门的可能的输入及输出信号

输入可为两个可能值中的任一个值，一个代表“是”，另一个代表“非”。或门的逻辑是：当一个或一个以上的输入为“是”时输出“是”，当没有一个输入为“是”时输出“非”。它的逻辑符号在图 1-7 中示出，指向三角形者为输入，在 D 处指向外者




图 1-7. 或门的逻辑符号

为输出。在图 1-8 中示出一个典型例子，高电平为“是”，低电平为“非”。

1.5. 二进制计数器

二进制计数器与触发器一样，也是一个具有两个稳定状态的器件，当被触发到一个状态后能无限期地保持这个状态。当在它的输入端上的一个输入端上重复地加上窄脉冲时，它能交替地从一个状态翻转到另一个状态。




图 1-8. 图 1-7 中或门的可能输入及输出的信号

它的逻辑符号在图 1-9 中示出。

在操作上它也象触发器，只是当在计数输入端加上一个脉冲时，总能把它的状态翻转，不论它原来处于壹状态或零状态。除了计数输入端外，它一般也有触发器的输入端，当把脉冲加到这些输入端就能把它置壹或置零。而且象触发器一样，假如它处于零状态，当壹输入端加上脉冲，就会置它于壹状态，但如它早已处于壹状态，那个脉冲就不会起作用。




图 1-9. 二进制计数器的逻辑符号




图 1-10. 由一个触发器和两个与门互联而构成的计数器

图 1-10 表示如何用一个触发器组成一个二进制计数器，这是一个简单的例子，表示结构部件是如何组合的。那里，一个标准触发器驱动两个导向与门。与门 G1 的一个输入由触发器的零输出端供应，而 G1 的输出接到触发器的壹输入端。同样，与门 G2 的一个输入由触发器的壹输出端供应，而 G2 的输出接到零输入端。计数脉冲是同时加到门 G1 和 G2 的第二个输入端上的。这个联接能够自动地将计数脉冲导向那个能使之改变状态的输入端中去。在计数端加上一个脉冲就会使状态改变一次，因为如果触发器原来处于零状态，G1 被选通，而 G2 被禁止。第一个脉冲不能通过 G2，而通过 G1，将触发器置壹。这时 G2 是被选通了，G1 是被禁止了。所以第二个脉冲就通过 G2，而将触发器又置零。

二进制计数器常常如上述那样利用正常的与门组成。但在某些计数器中的导向与门并不是能立刻被认出来的，它们可以简单

地由电阻电容或一对二极管构成而具有导向的特性。

1.6. 訊号反相器

顾名思义，反相器仅是将訊号反一反相。




图 1-11. 訊号反相器的邏輯符号
中示出。

假如輸入是“1”或“是”，那末輸出为“0”或“非”；反之亦然。它一般是由有源元件如真空管或晶体管等組成，除了反相之外，还有功率增益。它的邏輯符号在图 1-11 中示出。

1.7. 延迟元件 在計算机中，短的延迟時間由电感和电容的无源网络来产生，較长的延迟時間則由真空管或晶体管等有源元件再配以一个 RC 网络来产生。无源网络延迟綫可如低通滤波器那样来設計^{[1][2]}，这种延迟綫通常适用于較短的延迟，一直可到 5 微秒左右。

对較长的延迟需要用两个真空管或两个晶体管組成的单稳綫路。这种綫路有一个长时期的稳定状态和一个暂时的稳定状态，后者对应于一个 RC 线路在两个电平間的充电或放电时间。这个綫路称为延迟多諧振蕩器，或称为单稳綫路。它通常是处于它的长时期稳定状态，而当接收到一个触发脉冲后，就被驅动到它的暂时稳定状态，它停留在那里的時間由一个预定的电压差和 RC 乘积来决定。它一般有二个輸出，其中一个是正的或負的电压脉冲，其寬度等于所需的延迟時間，另一个为正的或負的窄脉冲，相当于第一个脉冲后沿的微分。它的符号在图 1-12 中示出。




图 1-12. 延迟多諧振蕩器的邏輯符号

(蔣士驥譯)

第二章 数字計算机中的邏輯鏈

在第一章中叙述了用于数字线路中的基本逻辑结构部件。在这一章中将讨论如何把这些部件配合起来，去完成某些比较常见的逻辑操作。

在前章所列的符号的输入和输出端间加上联线就可用来描述基本部件的互相联接。不过，如果利用一种具有简单法则的代数形式，将可使这种描述更易于处理。这种形式名为波氏代数¹⁾，不但可以用来作为描述逻辑互相联接的一种缩写，而且通过对这些符号的处理还可以得到一组产生同样逻辑结果的排列方式。于是根据所有总的器件和有源器件如晶体管或电子管等的经济性，或者主要从实践上而并非逻辑上的理由出发，从这些排列方式中选择一个。

下面将叙述波氏代数的要点和一些典型的基本逻辑操作，其中包括某些二进制算术的原理。

2.1. 波氏代数基础 在波氏代数和计算机逻辑方面的讨论已经有了很好的资料可供利用^[3]。这里所讨论的，仅足以使读者对以后几章中所设计的线路如何运用到计算机操作上有一个概念，并使读者能熟悉波氏符号和它们的应用。

在波氏代数中，变数的值可以是“0”或“1”。在这种代数中有两种基本操作，即与操作和或操作。

如果对一组变数进行与操作，只是当所有输入的值为“1”时，其结果才为“1”。如果其中有一个或多个的值为“0”时，其结果为“0”。要把与操作写成代数式时，只需把这些变数相邻地并排

1) 一种在设计开关线路时有很大价值而且极其方便的代数，是为了追念乔其·波尔氏而命名的，他在1847年一篇逻辑的数学分析文章中第一次介绍了这种代数。