


上海市电子计算机应用技术资料汇编 (第五辑)

上海市

电子计算机应用技术资料汇编

第五辑



0079
9
3159

上海科学技术文献出版社

上海市 电子计算机应用技术资料汇编

第五辑

上海市计算机委员会
上海市自动化学会 主编
上海科学技术情报研究所

上海科学技术文献出版社

目 录

计算机硬件及接口

1. 采用国产器件扩充 OS-2 微型计算机系统并行通道接口.....
.....上海工业自动化仪表研究所 王守富 (1)

数学模型及应用软件

2. 计算机辅助 X 线鉴别诊断肺部球形病灶.....
.....华东师范大学 黄国兴 上海市胸科医院 郭德文 (14)
3. 应用电子计算机检测二尖瓣狭窄的程度.....
.....华东师范大学 钱 凯 郭盈发 陶立新 侯建来 (21)
4. 计算机辅助教室分配.....华东师范大学 郭盈发 (26)
5. 液压系统稳态流分析模型.....上海市 640 研究所 周济生 (33)
6. 小型计算机在振动控制中的应用.....上海新江机器厂 王保民 张耀民 (42)
7. CJ-709 FORTRAN 库接口及其应用程序库.....
.....上海机械学院 王家源 林建浩 (50)

数据处理与情报检索

8. 计算机库存管理系统(IMS).....华东师范大学 唐培艺 潘 愚 刘立人 (57)
9. 数据文件管理系统在医院中的应用——烧伤病人病案管理系统简介.....
.....上海机械学院 盛建中 (72)
10. 在微型机 DBMS 支持下的入学考试数据管理系统.....
.....交通部第三航务工程勘察设计院 邹嘉中 (76)
11. 银行储蓄业务数据处理系统的应用实验.....
.....中国人民银行上海市分行 周廉辉 倪水林 (81)
12. 计划协调评审技术网络图的自动绘制.....上海 5703 厂 龚丽澄 (92)
13. 水稻品种资源数据库的建立及使用方法.....
.....上海市计算技术研究所 邓礼武(执笔) 胡志信
.....上海市农业科学院作物研究所 高铸九 张国强 (100)

微 机 应 用

14. 微型机辅助 BASIC 语言教学系统 MOBBI.....
.....华东师范大学 张琴珠 张华华 张际平 (114)
15. 在微机上作语言文学研究的初步试验.....华东师范大学 钱 锋 陈伟杰 (117)
16. 微处理机在社会调查中的应用——关于上海住房普查计算机统计系统的设计...

- 上海市业余工业大学 王文卿 张企唐 戴立明 卢 申 张协群 (122)
17. 微型计算机工资管理系统..... 上海电力专科学校 丘圣林 (130)

数 值 计 算

18. 一个组合结构的有限元计算程序..... 上海新江机器厂 二室一组 (147)
19. 最优化数值方法在求解动力参数中的应用... 上海市计算技术研究所 施政文 (161)
20. 二元附面层有限差分解..... 上海 640 研究所 任继业 (167)
21. 面涡法数值计算多元翼型无粘性压力分布..... 上海 640 研究所 姚承良 (176)
22. 圆率光顺法在航空工业中的应用..... 上海 5703 厂 郑会琳 王芝生 (184)

本汇编第六辑要目预告

(中国计算机用户协会上海分会 1982 年年会技术报告汇集)

1. 电脑测肝癌..... 上海半导体器件研究所
2. 计算机在肿瘤病史的贮存和分析中的应用.....
..... 上海第一医学院附属肿瘤医院 复旦大学
3. 光缆传输数据采集终端..... 上海电缆研究所
4. 地图自动量算系统..... 第七研究院第七〇四研究所
5. 小型计算机在药物设计中的应用..... 中国科学院上海药物研究所
6. 在 DJS-131 机上实施对国内卫星通讯网的规划..... 邮电部第一研究所
7. 计算机在图书管理方面的应用..... 同济大学
8. 交通起迄点调查数据处理系统..... 上海公用事业研究所
9. 用计算机控制的电网监控系统..... 上海电子计算机厂
10. DJS-131 机联机核素图像处理系统..... 上海第二医学院

采用国产器件扩充 CS-2 微型计算机系统并行通道接口

上海工业自动化仪表研究所 王守富

我国近年来进口的 CROMEMCO 公司 S-2 微型计算机系统较多,然而它的最小系统(硬件系统 ZPU, RAM, 4FDC, TR-AUT 四块印刷板范围),其不足之处是 I/O 通道并行处理能力较弱。本文介绍了一种采用国产元器件扩充该系统 I/O 并行接口的一种设计方法,技术特点,采用主要元器件的技术性能,并行通道接口的逻辑原理图及其分析,印刷板的考虑及其与 S-100 总线的连接。并介绍了数据输入、输出的程序实例。

一、引言

近年来,我国进口的 CROMEMCO 公司生产的 S-2 微型计算机系统较多,该系统在技术上和使用上均较先进;CPU 以 Z-80 为核心, I/O 使用了点阵式打印机和键盘显示终端,主存使用了可扩的大容量半导体随机存储器,外存有两个 5 英寸软盘驱动器。该系统在工程技术、科学研究、商业、教育、文字处理以及数据库管理方面都获得了广泛应用。

1. 系统简介

(1) 主要技术指标

- 中央处理器: 4MHz 的 Z-80 A。
- 指令系统: 158 条指令,其中包括 78 条 Intel 8080 指令,最小指令执行时间为 $1\mu s$ 。
- 总线系统: 采用标准的 S-100 总线。
- 存储容量: 64K 字节,多用户可扩 512K 字节。
- 外存: 两个 5 英寸软盘驱动器,容量: 173K/片

(2) 系统框图

1) 系统硬件部分

系统由 4 块印刷板组成,硬件框图如图 1 所示。

ZPU: 中央处理器板,它由一块 Z-80 A 大规模集成电路及一些中小规模外围电路组成。

RAM: 64K 动态 RAM 板,采用 TMS 4116-15 16K $\times$ 1 位的 RAM 片组成,存取时间最大为 250ns,一般为 150ns,板上设有直接存取选择开关,在多用户时可带 8 个用户,它的扩充和选择由板上开关和软件来决定。

4FDC: 软盘控制器板,同时兼作键盘显示终端接口,功能很强,主要由三块大规模集成电路 TMS 5501, FD1771 和 PROM 2708 和一些中小规模集成电路组成。

• 1 •




图1 CS-2 微型计算机系统硬件框图

TR-AUT: 双通道异步收发器板, 由两块 TMS5501 大规模集成电路和一些中小规模集成电路等组成。提供 2 个双向串行数据交换通道, 2 个并行 (8 位) 数据交换通道和 5 个互不相关的且可编程的间隙计时器。

S-100 总线: 此总线连接中央处理器、存储器及 I/O 装置的系统总线, 共 100 根, 其中包括数据总线 16 根, 地址总线 16 根, 控制总线 39 根, 电源线、地线等。S-100 总线插件板共有 100 个插脚, 每面 50 个插脚。

2) 系统软件部分

系统软件框图如图 2 所示。




图2 系统软件框图

CDOS: CROMEMCO 磁盘操作系统, 主要功能实现系统软件管理, 其中如: CPU 管理; 存储器管理; 文件管理; I/O 管理。

RDOS: 常驻磁盘操作系统, 它的作用为: ① 引导 CDOS, 把 CDOS 从软盘中引导到内存; ② 本身有 14 条键盘命令可执行。

CDOSGEN: 操作系统生成, 它在 CDOS 运行下起动, 交互式工作不断发出询问, 生成多种规模的操作系统。

ASMB: Z-80 宏汇编语言。

LINK/LOAD: 连接程序; 由 ASMB → 目的码, 通过 LINK 连接后执行。

DEBUG: 调试程序。

实用程序: 在 CDOS 下运行, 它们是: @ (批命令); DUMP (转贮打印命令); INIT (初始化命令); STAT (检查系统状态命令); WRTSYS (写系统命令); XFER (传送命令); MEMTEST (内存检查命令)。

扩展 BASIC; 常驻磁盘, 在 ODOS 运行下调用, 16 K。

EDIT: 编辑程序, 在 CRT 上使用交互式工作方式, 允许建立和修改文件。

2. 并行通道的重要性

上面简介了 OROMEMCO 公司 S-2 微型计算机系统, 可以看出该系统无论在硬件或软件方面性能是好的, 功能是强的。然而提供给用户的最小系统(硬件为 4 块板范围)不足之处是 I/O 通道的并行处理能力较弱。这在工业自动化控制系统中或在大型精密仪器设备的控制系统中显得很不够, 因为这些系统输入、输出的信息量很多(往往是成百上千点需要输入或输出), 并且要实时地进行处理和控制在用串行通道速度较慢, 而且要附加一套串-并、并-串控制逻辑。这就必须对其 I/O 通道进行扩充, 加强其并行处理能力。为此, 可采用国产微机接口电路, 设计一种多口并行 I/O 通道接口板。

二、并行通道接口板的设计

1. 技术特点

(1) I/O 口数

8 个输入口和 8 个输出口, 每口 8 位并行操作。

(2) 输出口和外围通道联系信号简单

每个口子分别有 $\overline{\text{OUTPUT STROBE}}$ 把 CPU 的数据分别打入不同的外部通道寄存器中。

(3) 输入口信号联系灵活

采用 Z-80 中断方式 1 形式。所有输入口数据“空”、“满”状态都送入 *6 口子由程序进行判断, 并转入相应的中断入口服务地址进行服务处理。

(4) I/O 连接方便

通过接口板上 4 个 26 芯的电缆连接器和外围通道进行连接。

(5) 接口板标准

和 OS-2 系统插件板相同, 印刷板有 100 个插脚, 每面 50 个, 可插入该系统 S-100 总线机架中。

2. 接口板原理框图

通道接口板原理框图如图 3 所示。

S-100 总线信号:

$A_{0\sim7}$: 地址信号, 其中 $A_{0\sim2}$ 作为接口板 8 个口子的地址选择, $A_{3\sim7}$ 作为接口板的地址选择, 共可选用 32 块接口板。

$DI_{0\sim7}$: 数据输入总线信号。

$DO_{0\sim7}$: 数据输出总线信号。

$\overline{\text{PWR}}$: 处在存储器写和输出操作时的定时信号, 此信号指出 DO 总线上的数据有效。

PDBIN: 表示 CPU 在读 DI 总线上的数据。

SOUT: 处在输出操作时的状态信号。




图3 通道接口板原理框图

SINP_i: 处在输入操作时的状态信号。

J₁~J₄: 为26芯电缆连接器。

3. 采用的主要的国产器件

(1) 具有三态输出的8位锁存器(SB8212△)

其逻辑图如图4所示, 真值表如表1所示, 外引线排列如图5所示。




图4 SB8212△逻辑图

表 1 SB8212△ 真值表

CLR	STB	MD	DS ₁ DS ₂	OP	EN	输入状态	输出状态
x	0	0	0	0	0	封锁输入	高阻抗状态
1	1	0	0	1	0	数据输入	
1	x	1	0	0	1	封锁输入	锁存数据输出
1	0	0	1	0	1	数据输入	
0	x	1	0	0	1	封锁输入	0
0	0	0	1	0	1	数据输入	
1	1	0	1	1	1	数据输入	输入数据输出
1	x	1	1	1	1	数据输入	




图 5 SB8212△ 外引线排列图




图 6 SB8205 逻辑图

表 2 SB8205 真值表

地 址	使 能	输 出
A ₂ A ₁ A ₀	E ₁ E ₂ E ₃	0 1 2 3 4 5 6 7
0 0 0	0 0 1	0 1 1 1 1 1 1 1
1 0 0	0 0 1	1 0 1 1 1 1 1 1
0 1 0	0 0 1	1 1 0 1 1 1 1 1
1 1 0	0 0 1	1 1 1 0 1 1 1 1
0 0 1	0 0 1	1 1 1 1 0 1 1 1
1 0 1	0 0 1	1 1 1 1 1 0 1 1
0 1 1	0 0 1	1 1 1 1 1 1 0 1
1 1 1	0 0 1	1 1 1 1 1 1 1 0
x x x	0 0 0	1 1 1 1 1 1 1 1
x x x	1 0 0	1 1 1 1 1 1 1 1
x x x	0 1 0	1 1 1 1 1 1 1 1
x x x	1 1 0	1 1 1 1 1 1 1 1
x x x	1 0 1	1 1 1 1 1 1 1 1
x x x	0 1 1	1 1 1 1 1 1 1 1
x x x	1 1 1	1 1 1 1 1 1 1 1




图 7 SB8205 外引线排列图

使用时, 固定方式控制端 MD=0。

当选通输入端 STB=1 时, 数据输入状态。

当选通输入端 STB=0 时, 封锁输入。

当 STB=0, $\overline{DS_1}=1, DS_2=1$ 时, 锁存数据输出。

当 STB=0, $\overline{DS_1}=0, DS_2=0$ 时, 封锁输入, 输出为高阻抗状态。

(2) 三线-八线译码器(SB 8205)

其逻辑图如图 6 所示, 真值表如表 2 所示, 外引线排列如图 7 所示。

可以从地址总线和输入、输出操作状态信号中译出 8 种状态, 分别控制 8 个口子的使能信号和输入、输出的开放信号。

(3) 四位并行三态门(SB8216 Δ ——同相, SB8226——反相)

其逻辑图如图 8 所示, 真值表如表 3 所示, 外引线排列如图 9 所示, 该器件在接口板电路中作三态控制门使用。




图 8 SB8216 Δ , SB8226 Δ 逻辑图

表 3 SB8226 Δ 真值表

三态控制端		输 入				输 出			
$\overline{CS}$	$\overline{DCE}$	DI_0	DI_1	DI_2	DI_3	DE_0	DE_1	DE_2	DE_3
1	1	x	x	x	x	Z	Z	Z	Z
1	0	x	x	x	x	Z	Z	Z	Z
0	1	x	x	x	x	Z	Z	Z	Z
0	0	A	B	C	D	$\overline{A}$	$\overline{B}$	$\overline{C}$	$\overline{D}$

Z: 高阻抗状态; x: 任意状态




图 9 SB8216 Δ , SB8226 Δ 外引线排列图

4. 通道接口板基地址的设置

通道接口板上设置一个 5 位开关, 是用来选择接口板的基地址, 最多可选用 32 块接口板(和程序约定分别对应地址总线的 $A_9 \sim A_7$)。至于接口板上某个 I/O 口子的选择是由另外三位地址总线 $A_6 \sim A_2$ 由程序确定。

逻辑图如图 10 所示。




图 10 接口板基地址开关设置逻辑图

开关 A, B, C, D, E 分别对应地址总线 $A_3 \sim A_7$, 并且其“ON”位置为逻辑“1”, “OFF”位置为逻辑“0”。这样通过开关 $A \sim E$ 的不同状态和地址总线 $A_6 \sim A_2$ 状态的符合, 可以组成 32 个不同的状态以选择 32 块通道接口板。输入、输出分别由总线信号 $PDBIN, SINP, SOUT, \overline{PWR}$ 控制。 $\overline{OUT}, \overline{IN}$ 分别去控制输出和输入片子的开放。

$PHLDA$ 为 DMA 控制的响应信号, 当 $PHLDA$ 有效时, I/O 通道传送停止。

5. 通道接口板数据的输入

数据输入的逻辑示意图如图 11 所示。

数据输入分下面几步完成:

(1) 外围通道数据若要进入某块接口板某输入口子(例如, *4 口子), 用户可以通过开关设置基地址, 若和程序地址符合, 从而使某块接口板上的某输入口子开放(例如, 可以通过 SB8205 译码控制 *4 口子输入)。外围通道设备的锁存输入信号 $LACTH INPUT$ 把数据打入基地址所确定的某接口板上某输入口中(例如, *4 口子), 同时, $LACTH INPUT$ 也复位该输入口子的 R-S 触发器, 该触发器的状态指示 *6 口子各输入线的状态, 某口子 R-S 触发器复位, 使 *6 口子对应的输入线为低电平, 就指示数据已进入接口板上某输入口中, 表示某输入口子的数据为“满”, 反之为“空”。*6 口子输入线的状态与其它七个口子输入数据的“空”、“满”状态的对应关系如表 4 所示。




图 11 通道接口板数据输入逻辑示意图

表 4. #6 口子输入线与其余 7 个口子数据“空”、“满”状态对应关系

#6 口子输入线	逻辑“1”	逻辑“0”
I_0	*0 口子“空”	*0 口子“满”
I_1	*1 口子“空”	*1 口子“满”
I_2	*2 口子“空”	*2 口子“满”
I_3	*3 口子“空”	*3 口子“满”
I_4	*4 口子“空”	*4 口子“满”
I_5	*5 口子“空”	*5 口子“满”
I_7	*7 口子“空”	*7 口子“满”

(2) 当接口板上 7 个输入口子都有数据输入或者至少有一个口子有输入, 这样 #6 口子输入线就指示其余七个口子数据输入的“空”、“满”状态。程序可以读 #6 口子的输入状态到 OPU 进行判断, 若为“满”, 表示有数据输入, 程序就可转入某口子(例如, #4 口子)服务程序的入口地址执行, 若为“空”, 程序就跳下一个输入口子判断, 其判断顺序是 *0, *1, *2, ……,*7。

(3) 当程序转到某输入口子(例如, #4 口子)服务程序入口地址, 可执行一条输入指令。

IN A, BASE+4

就把 #4 口子的数据送入 OPU 的累加器中。

下面看一个数据输入程序的例子。

有三点约定:

① 采用 Z-80 中断方式 1。

② 通道接口板的基地址为 OF0H, 接口板的 LACTH INPUT 分别由外围通道控制, 当其中有一为高电平时, 表明数据进入某口子中, 指示数据为“满”。

③ 程序判断口子的优先次序为 IN0, IN1, …… , IN7。

BASE, EQU OF0;	通道接口板基地址。
ORG 0038 H;	中断方式 1 服务地址。
POLL, PUSH AF;	AF 寄存器内容压入堆栈。
PUSH BC;	BC 寄存器内容压入堆栈。
PUSH HL;	HL 寄存器内容压入堆栈。
LD HL, JPTBL-3;	预置 HL。
LD BC, 3;	送 3 到 BC。
IN A, BASE+6;	读 *6 口子状态到 A。
NXTBIT, ADD HL, BC;	加。
RRA;	带进位循环左移。
JR C, NXTBIT;	判 C。
JP (HL);	(HL) = JPTBL, 跳到 JPTBL 表。
JPTBL, JP IN0;	跳转到 *0 口子服务地址。
JP IN1;	跳转到 *1 口子服务地址。
⋮	
JP IN7;	跳转到 *7 口子服务地址。
⋮	
ORG 8040 H;	IN0 服务地址。
IN0, IN A, BASE+0;	通道接口板 *0 口子输入数据。
LD (DATA0), A;	存入数据。
POP HL;	恢复 HL 寄存器内容。
POP BC;	恢复 BC 寄存器内容。
POP AF;	恢复 AF 寄存器内容。
EI;	开中断。
RET;	返回。
DATA0, DB 0	
IN1, ……;	IN 1 服务地址。
RET	
IN2, ……;	IN 2 服务地址。
RET	
⋮	
IN7, ……;	IN 7 服务地址。
RET	
END POLL	

6. 通道接口板数据的输出

数据输出逻辑示意图如图 12 所示。




图 12 通道接口板数据输出逻辑示意图

数据输出过程分两步完成:

(1) CPU 把处理结果的数据从计算机累加器中推入通道接口板的某输出口中(例如, *4 口子), 这只要执行下列一条输出指令即可:

OUT BASE+4. A

这条指令执行后,在S-100总线上出现 $\overline{\text{SOUT}}$ 和 $\overline{\text{PWR}}$ 信号,这两个信号控制*4 输出端的输入端,从而允许接收CPU送来的数据。

(2) 把通道接口板某输出口的数据(例如,*4 口子)送到外部通道寄存器中。这首先要使某输出口(例如,*4 口子)的数据总线处于开放状态,而这个功能是由*6 输出口子来完成的。因为*6 输出口子的 7 个输出线分别控制其它 7 个输出口子的开放使能线。其对应关系如表 5 所示。

**表5 *6 口子输出线状态与其它7个
口子对应关系**

#6 口子输出线	逻辑 “1”	逻辑 “0”
D_0	#0 口子开放	#0 口子禁止
D_1	#1 口子开放	#1 口子禁止
D_2	#2 口子开放	#2 口子禁止
D_3	#3 口子开放	#3 口子禁止
D_4	#4 口子开放	#4 口子禁止
D_5	#5 口子开放	#5 口子禁止
D_7	#7 口子开放	#7 口子禁止

这样,可以通过程序给*6 口子输出不同的数据,以改变*6 口子输出线的状态,借以达到控制其它7 个口子的开放(或禁止)的目的。

例如,要使 *4 口子的输出开放,只要执行下列两条指令即可:

LD A, 00010000 B

OUT BASE+6, A

这样, *6 口子的输出线 $D_4=1$, 其余输出线 $D_{1\sim 3}$, $D_{5\sim 7}$ 均为 0, 因此只允许 *4 口子的输出线开放。其余口子输出线禁止 (呈现高阻抗状态)。因而只有 *4 口子输出数据放在数据

总线上,当选通信号 $\overline{\text{OUTSTROBE}}$ 出现,就把数据打入外围设备寄存器中。

(3) 数据输出程序的例子如下:

```

BASE:    EQU 80H;
PRESET:  ORG 8000H;
          LD A, (COUNT);
          OUT BASE+4, A;
          LD A, 00010000;
          OUT BESE+6, A;
          RET
COUNT:  DB 1
          END PRESET
    
```

通道接口板基地址。

起始地址。

计数器内容到 A。

A 到通道接口板 #4 口子。

送数到 A。

使 #6 口子输出线 $D_4=1$ 。

三、通道接口板的连接

通道接口板的连接示意图如图 13 所示。




图 13 通道接口板连接示意图

OUTPUT STROBE₀: 低电平有效, 为输出数据选通信号。

OUTPUT ENABLE₀: 低电平有效, 输出口子的使能信号, 通过 *6 口子由程序控制, 也可由外围通道控制。

LACTH INPUT₀: 输入数据的控制信号, 高电平选通输入数据, 低电平锁存数据, 由外围通道控制。

通道接口板与 I/O 外围通道插头信号如表 6 所示。

表 6 通道接口板与外围通道连接插头信号表

插脚	J ₁	J ₂	J ₃	J ₄
1	<u>OUTPUT STROBE₀</u>	<u>OUTPUT STROBE₄</u>	<u>OUTPUT STROBE₂</u>	<u>OUTPUT STROBE₆</u>
2	<u>OUTPUT ENABLE₀</u>	<u>OUTPUT ENABLE₄</u>	<u>OUTPUT ENABLE₂</u>	<u>OUTPUT ENABLE₆</u>
3	LACTH INPUT ₀	LACTH INPUT ₄	LACTH INPUT ₂	LACTH INPUT ₆
4	*6 口子 D ₀	*4 口子 D ₀	*2 口子 D ₀	*0 口子 D ₀
5	*6 口子 D ₁	*4 口子 D ₁	*2 口子 D ₁	*0 口子 D ₁
6	*6 口子 D ₂	*4 口子 D ₂	*2 口子 D ₂	*0 口子 D ₂
7	*6 口子 D ₃	*4 口子 D ₃	*2 口子 D ₃	*0 口子 D ₃
8	*6 口子 D ₄	*4 口子 D ₄	*2 口子 D ₄	*0 口子 D ₄
9	*6 口子 D ₅	*4 口子 D ₅	*2 口子 D ₅	*0 口子 D ₅
10	*6 口子 D ₆	*4 口子 D ₆	*2 口子 D ₆	*0 口子 D ₆
11	*6 口子 D ₇	*4 口子 D ₇	*2 口子 D ₇	*0 口子 D ₇
12	<u>OUTPUT STROBE₇</u>	<u>OUTPUT STROBE₅</u>	<u>OUTPUT STROBE₃</u>	<u>OUTPUT STROBE₁</u>
13	<u>OUTPUT ENABLE₇</u>	<u>OUTPUT ENABLE₅</u>	<u>OUTPUT ENABLE₃</u>	<u>OUTPUT ENABLE₁</u>
14	LACTH INPUT ₇	LACTH INPUT ₅	LACTH INPUT ₃	LACTH INPUT ₁
15	*7 口子 D ₀	*5 口子 D ₀	*3 口子 D ₀	*1 口子 D ₀
16	*7 口子 D ₁	*5 口子 D ₁	*3 口子 D ₁	*1 口子 D ₁
17	*7 口子 D ₂	*5 口子 D ₂	*3 口子 D ₂	*1 口子 D ₂
18	*7 口子 D ₃	*5 口子 D ₃	*3 口子 D ₃	*1 口子 D ₃
19	*7 口子 D ₄	*5 口子 D ₄	*3 口子 D ₄	*1 口子 D ₄
20	*7 口子 D ₅	*5 口子 D ₅	*3 口子 D ₅	*1 口子 D ₅
21	*7 口子 D ₆	*5 口子 D ₆	*3 口子 D ₆	*1 口子 D ₆
22	*7 口子 D ₇	*5 口子 D ₇	*3 口子 D ₇	*1 口子 D ₇
25	地	地	地	地

四、通道接口板总逻辑图

通道接口板总逻辑图如图 14 所示。




图 14 通道接口板总逻辑图