


# 学会使用CMOS 数字集成电路

祝仁 编著 耿文学 审校

人民邮电出版社



中国通信学会通信科普读物研究会主编

376

# 学会使用CMOS数字集成电路

祝 仁 编著

耿文学 审校

人民邮电出版社

008/16  
内 容 提 要

这是一本介绍CMOS数字集成电路的科普小册子。书中讲述TCMOS集成电路的基本知识、使用方法以及常用CMOS数字集成电路的功能。全书以学会使用为宗旨，内容浅显易懂，简单实用，可供电子技术工人或初学者学习参考。

学会使用CMOS数字集成电路

Xue hui shi yong CMOS shuzi Jicheng Dian Lu

祝 仁 编著

耿文学 审校

责任编辑：高丕武

人民邮电出版社出版

北京东长安街27号

河北省邮电印刷厂印刷

新华书店北京发行所发行

各地新华书店经售

开本：787×1092 1/32 1987年7月第一版  
印张：5 4/32 页数：82 1987年7月河北第1次印刷  
字数：115 千字 印数：1—6,500册

统一书号：15045·总3356—普825

定价：0.88元

## 前 言

在数字集成电路的家族中，CMOS系列产品取得了引人注目的发展。它的功耗低、抗干扰能力强、动态范围大、价格低廉等优异的特性，受到了人们普遍的重视。从电子手表到生产的自动控制，其应用愈来愈广泛。为了给电子技术初学者介绍有关CMOS数字集成电路的基本知识、使用方法以及通用的CMOS集成电路功能，我们组织编写了这本小册子。在讲解中以学会使用为目的，内容力求浅显易懂，简单实用。

南京邮电学院祝仁同志在编写本书过程中，为了达到通俗易懂、简单实用的目的，多次认真修改书稿。江苏省通信学会和中国通信学会科普读物研究会委员朱光荣同志，对本书编写给予了许多支持和帮助。朱孝惠同志也协助做了不少工作。书稿完成后，北京建工学院耿文学同志仔细进行了审校。在此，谨向他们表示谢意。

由于编写时间仓促，经验不足，书中难免有不妥之处，希望读者批评指正。

中国通信学会科普读物研究会

1986年1月

## 目 录

一、概述.....	( 1 )
二、什么是CMOS数字集成电路 .....	( 3 )
三、CMOS集成逻辑门 .....	( 11 )
四、CMOS集成器件的保存和使用 .....	( 24 )
五、CMOS传输门 .....	( 35 )
六、异或门和它的几种应用.....	( 45 )
七 CMOS多功能逻辑门 .....	( 59 )
八、用CMOS逻辑门构成的脉冲波形形成电路 ...	( 66 )
九、有记忆本领的逻辑单元——触发器.....	( 78 )
十、会“数”数的数字电路——计数器.....	( 95 )
十一、译码器——把计数器状态翻译成“数” ...	( 119 )
十二、移位寄存器.....	( 130 )
十三、CMOS集成电路与其他类型电路的接口 ...	( 145 )
附录一 半导体集成电路型号命名方法 .....	( 152 )
附录二 CMOS电路系列品种及代号.....	( 155 )
附录三 国内CMOS型号与国外同类型号产品对照表...	( 157 )

## 一、概 述

电子电路按其处理信号类型的不同可分为模拟(电子)电路和数字(电子)电路。为了使电路的体积减小,成本降低,性能更完善、更可靠,两种电路都在集成化。我们这本小册子介绍的CMOS数字集成电路,就是近年来正在迅速发展和推广应用的一种价廉物美的数字集成电路。

为了实现数字电路中输入信号和输出信号之间的逻辑关系,如果用继电器接点的断开和闭合来完成,则有体积大、动作慢、易损坏、不可靠等缺点,应用范围也受到了限制。1947年12月23日,美国贝尔研究所的巴丁(*J. Bardeen*)和布拉顿(*W.H. Brattain*)发明的晶体管是一种体积较小的电流控制型器件,它涉及到两种载流子——电子和空穴的运动,所以称为双极型晶体管。这种晶体管不仅可用作模拟信号的放大,而且工作于导通和截止状态时就能作为开关来应用。用这种晶体管作开关器件的数字电路体积小多了,动作也快多了,所以双极型晶体管的发明使数字电路的应用得到了长足的进步。

电子技术的发展趋势,要求电子电路要具有超高速、超小型、高可靠和低功耗的指标,用户也迫切地要求大幅度降低价格和多功能化、标准化。1952年英国的达默(*G·W·A·Dummer*)在华盛顿发表了集成电路的设想以后,很快使电子电路进入了集成化的阶段,而且正向大规模、超大规模集成化发展。

在半导体集成电路中有大家比较熟悉的以双极型晶体管为主体的数字集成电路,如1964年美国得克萨斯仪器公司就开始

8710665

系列化生产的晶体管——晶体管逻辑电路（通常称为TTL），以及ECL、HTL等，这种数字集成电路也称为双极型数字集成电路，现在已广为使用。另外还有一种是以MOS场效应晶体管为主体的数字集成电路，MOS是英文Metal-Oxide-Semiconductor的缩写，意思是“金属-氧化物-半导体”；场效应晶体管是一种电压控制型器件，它与双极型晶体管的工作原理不同，因为它只涉及到一种载流子——电子或空穴的运动，所以也称为单极型晶体管。早在1930年德国的利连费尔德(J·Lilienfeld)就取得了一项类似于目前金属-氧化物-半导体场效应晶体管器件的专利，但是由于当时工艺条件和控制技术的落后，以及对半导体表面的认识不足，所以真正的金属-氧化物-半导体场效应晶体管长期未能付诸实现。到了六十年代，由于工艺技术的进步，尤其是具有优良性能的二氧化硅薄膜能完善地成长，才使这种晶体管于1962年由美国仙童公司制造成功，跟着MOS数字集成电路也得以问世。

早在1963年，万勒斯(F·M·Wanlass)和萨(C·T·Sah)在国际固体电路会议上就提出了CMOS数字集成电路的文章，题为“使用金属-氧化物-半导体晶体管的毫微瓦逻辑”，但是由于制作CMOS数字集成电路比制作MOS数字集成电路的工艺难度更大，所以直到六十年代末期才由美国无线电公司制出了供应市场的产品。近年来，CMOS数字集成电路的制作技术已经成熟，具有高性能指标的新品种如雨后春笋大量出现，由于它具有耗电少、抗干扰能力强、动态范围大、价格低廉等优点，颇受用户欢迎。

现在CMOS数字集成电路已广泛用于计时、自控、通信、计算等设备中，并已渗透到各行各业的仪器仪表中和家用电器中。下面我们就先介绍什么是CMOS数字集成电路。

## 二、什么是CMOS数字集成电路

CMOS数字集成电路是CMOS场效应晶体管数字集成电路的简称。C是英文Complementary的字头，意思是“互补”。所以CMOS数字集成电路就是指互补型金属-氧化物-半导体场效应晶体管数字集成电路。

MOS场效应晶体管可根据导电类型分为P沟道和N沟道两类，简称为P-MOS晶体管和N-MOS晶体管。如果把P-MOS晶体管和N-MOS晶体管结合在一起，互补地工作，就成为C-MOS晶体管。

为了深入了解什么是CMOS数字集成电路，我们还是先从场效应说起。

### 1. 什么是场效应

我们知道，纯粹的半导体中存在数量相同的两种载流子，一种叫空穴，带正电荷；一种叫电子，带负电荷。即使是含有“杂质”的半导体，如P型半导体，也是存在两种载流子，只不过空穴的数量比电子多得多，而电特性仍是中性的。假设有一块P型半导体，在它的表面生长一层很薄的二氧化硅( $\text{SiO}_2$ )膜绝缘层，再在二氧化硅膜上镀一层金属铝膜导电层。当铝膜和P型半导体之间加电压 $V$ ，如图2-1，金属铝接电源正极，P型半导体接电源负极。这时，在金属和半导体之间产生指向半导体表面的垂直电场 $E$ ，方向如图中箭头所示。在电场作用下，P型半导体表面层里的空穴被排斥，少数载流子电子被吸






图 2-1




图 2-2

引。如果电压  $V$  的数值足够大，产生足够强的电场，致使  $P$  型半导体表面层的空穴几乎全部被排斥，电子数量便大大增加，形成一个电子积累层。这就是以电子为多数载流子的  $N$  型半导体层，见图 2-2。我们称这个  $N$  型半导体层为  $n$  沟道。也称反型层，意思是和  $P$  型半导体基片类型相反。外加电压  $V$  越大，形成的  $n$  沟道也越深，沟道中电子数量越多，电导率也越大。

这种在图 2-1 所示的构造上，由外加电压形成电场促使半导体基片表面出现导电类型相反的沟道，就是 MOS 晶体管的场效应现象。




图2-3

## 2. MOS晶体管和它的特点

若在图2-2形成  $n$  沟道的  $P$  型半导体表面两侧分别制作高浓度  $N$  型区，引出电极，并接上电压，如图2-3所示，就是MOS晶体管的基本构造原理图。从这个图上可以说明MOS晶体管是怎样工作的，以及它具备哪些基本特点。

两个高浓度  $N$  区接出的电极分别称为源极(用  $S$  表示)和漏极(用  $D$  表示)，由铝金属膜上引出的电极称栅极(用  $G$  表示)。在栅极和源极之间不加电压时， $n$  沟道没有形成，漏极和源极之间是两个相反串连的  $P-N^+$  结，相当两个二极管反向串联一样。漏极、源极之间即使加了电压，也终因有一个  $P-N^+$  结是处于反向偏置而不会有漏极电流  $I_D$ 。这相当于MOS晶体管的截止工作状态。在栅极、源极间加正向电压  $V_{GS}$ ，并增大到一定数值  $V_T$  而形成  $n$  沟道后，漏、源极之间就会由能导电的  $n$  沟道沟通，不再有  $P-N^+$  结的阻挡。当漏、源极之间加上电压  $V_{DS}$  时，便会有漏极电流  $I_D$  流过。 $I_D$  的方向是从漏极流进 MOS

晶体管。这是MOS晶体管的导通工作状态。MOS晶体管形成 $n$ 沟道需要的栅源电压称MOS晶体管的开启电压，就是前面提到的 $V_T$ 。若栅、源极间的电压 $V_{GS}$ 比开启电压大，那么 $n$ 沟道加深，沟道导电率增大，在同样漏源电压 $V_{DS}$ 下，漏极电流也增大，即栅极电压对漏极电流有控制作用。通常，MOS晶体管的栅极是输入端，漏极是输出端，源极是公共端。

MOS晶体管与双极型晶体管相比，有下列特点：

(1) MOS晶体管是一种电压控制器件。在电路中，截止和导通工作状态的改变可由控制栅极电压来实现。

(2) MOS晶体管内部，栅极没有直流回路，不会产生栅极电流，所以MOS晶体管有很高的输入阻抗，一般可达 $10^{13}$ 欧数量级。这样，控制MOS晶体管工作的信号源几乎不消耗功率。

(3) MOS晶体管导通时的漏极电流很小（在微安数量级），因而功耗很低。这就有利于制作大规模集成电路。

(4) 每个MOS晶体管占用的半导体硅片面积比双极型晶体管要小得多，利于提高集成度。

(5) MOS晶体管的主要缺点是工作速度较慢。由于漏极和衬底之间有输出电容，所以开关速度难以提高。尤其是P-MOS晶体管，虽然容易制造，但由于载流子是空穴，迁移速度低，只适用于要求速度不高的器件中。

### 3. N-MOS晶体管和P-MOS晶体管

在图2-3中，我们从P型半导体表面形成 $n$ 沟道说明了MOS晶体管的基本构造和工作原理。这种依靠形成 $n$ 沟道以电子为载流子的MOS晶体管称作N-MOS晶体管。不难想象，用类似构成N-MOS晶体管的方法，可以构成能形成 $p$ 沟道、以空穴为载流子的P-MOS晶体管。




图 2-4

如图2-4所示，在一块N型半导体表面生长一层二氧化硅薄膜绝缘层，再在上面镀一层金属铝膜导电层，引出电极作栅极(G)。在栅极两边的N型半导体表面分别制作高浓度P区，引出电极，作为源极(S)和漏极(D)。这便是P-MOS晶体管的基本构造。为了能形成P沟道，栅极源极间电压(源极和N半导体基

片相接)  $V_{GS}$  必需是负的。漏极和源极间的电压  $V_{DS}$  也是负的。在  $V_{GS}$  为零或负得比较少时，P沟道没有形成，即使有漏源电压也不会有漏极电流。当  $V_{GS}$  负得较多(栅、源电压绝对值相当大)，达到开启电压  $V_T$  后，形成了P沟道，漏极电流在  $V_{DS}$  作用下出现。

可见，P-MOS晶体管是在N型半导体基片上制作成的，它的工作状态需要的电压极性和N-MOS晶体管完全相反。

MOS晶体管的符号如图2-5所示，(a)为N-MOS的符号，(b)为P-MOS的符号。一般情况下用图①表示；如果想把衬底(基片)表现出来，可从中间引出一条线，注以  $b$  或  $Sub$  (也有的不注)，如图②③所示，哪一种画法都可以；如果衬底(基片)与源极在内部就相接了，就画成图④的样子。另外，也有用⑤⑥图所示符号的，可以区分它们的某些特征。

#### 4 CMOS晶体管的构成

CMOS晶体管是由N-MOS和P-MOS晶体管组合而成的晶体管。见图2-6，上面是P-MOS晶体管，下面是N-MOS晶体管。




图 2-5

两个栅极连接在一起作为CMOS晶体管的输入端，两个漏极也连接在一起作为CMOS晶体管的输出端。CMOS工作时，要把P-MOS的源极接电源 $V_{DD}$ 的正极，N-MOS的源极接 $V_{DD}$ 的负极（接地）。




图 2-6

由于结构上的特殊性，CMOS工作时与一般的MOS晶体管工作有

所不同。设输入端输入高电位，高电位的数值与电源 $V_{DD}$ 电压值相近，这时N-MOS栅极源极间电压大于开启电压 $V_{TN}$ ，N-MOS晶体管处在导通工作状态，它的漏极源极间等效为一个阻值较小的通导电阻 $R_{ON}$ ，约 $10^8$ 欧左右。而P-MOS晶体管栅极源极电压是接近于零，没有达到它的开启电压 $V_{TP}$ ，即P-MOS晶体管处在截止状态，源极漏极间等效为一个阻值相当大的截止电阻 $R_{OFF}$ ，约 $10^{12}$ 欧左右。这时CMOS晶体管可由图2-7(a)等效，输出电位 $V_o$ 可由等效电路计算得到




图 2-7

$$V_o = \frac{R_{ON}}{R_{OFF} + R_{ON}} \cdot V_{DD} \approx 0 \quad (R_{OFF} \gg R_{ON})$$

$V_o$ 是接近于地的低电位。如果输入端输入低电位，低电位的数值与地电位相近，那么就会使下面的N-MOS晶体管截止，上面的P-MOS晶体管导通，输出信号电位可由图2-7(b)等效电路计算得到

$$V_o = \frac{R_{OFF}}{R_{OFF} + R_{ON}} \cdot V_{DD} \approx V_{DD} \quad (R_{OFF} \gg R_{ON})$$

$V_o$ 是接近于 $V_{DD}$ 的高电位。

许许多多不同逻辑功能的CMOS数字集成电路就是以图2-6所示的CMOS晶体管为基础构成的。用CMOS制作成的数字集成电路，有更优于MOS数字集成电路的特点：

(1) 静态功耗极低。从上面CMOS晶体管工作状态的介绍可以看到，无论在输入端输入高电位或低电位，总是有一个MOS晶体管不导通，使CMOS内部没有直流通路。电源只因漏电流和动态电流消耗功率，故静态功耗极低，可低到微瓦数量级。

(2) 动态范围大。CMOS集成电路的电源电压，一般可以在7-15伏之间选择确定。根据集成电路型号的不同，有些CMOS

集成电路还允许在3-18伏之间选定电源电压。这是其他集成电路一般不允许的。

(3) 抗干扰能力强。CMOS电路的直流噪声容限可达电源电压的45%左右,抗干扰能力随电源电压增大而增大(对于直流噪声容限的概念,我们在介绍参数及其测试方法时,还要予以具体说明)。

(4) 工作速度有所提高。CMOS电路工作时总有一个MOS晶体管是在导通状态,这就提供了低的输出电阻,使负载电容迅速完成充、放电过程,提高了工作速度。另外,CMOS制造工艺技术不断提高,也促使CMOS集成电路的工作速度逐步提高。

(5) 输出逻辑振幅大。CMOS电路输出高电位数值接近电源电压 $V_{DD}$ ,输出低电位数值接近于地电位,所以输出振幅接近于电源电压。

(6) 扇出系数大。CMOS电路输出端允许接同一类型电路的数目(即扇出系数)较大。因为CMOS电路输入端不需要电流驱动,作为负载接在前一级的输出端,对前一级的影响很小,所以扇出系数较大。一般CMOS集成电路的扇出系数大于50。

### 三、CMOS集成逻辑门

我们知道，与、或、非是数字电路的三种基本逻辑关系。这里，我们介绍由CMOS构成的基本逻辑电路。通常，这些基本逻辑电路称为逻辑门。

#### 1. CMOS的非、或、与集成逻辑门

(1) CMOS非门 非门是数字集成电路里最简单的一种逻辑门。非逻辑门的输出和输入电位正好相反。非门也称为反相器。CMOS非门的基本构造和图2-6相同，我们把它重画在图3-1中，其中 $T_1$ 是N-MOS晶体管，可看作驱动管； $T_2$ 是P-MOS晶体管，可看作 $T_1$ 的负载管。 $T_1$ 不以电阻为负载，而用P-MOS晶体管为负载是很有道理的。我们希望驱动管在导通时它的负载电阻数值大一些，以便输出电位尽量的低，接近它的源极电位（图中是地电位）；驱动管在截止时，负载电阻数值小一些，以便输出电位尽量的高，接近电源电压。P-MOS晶体管是能随驱动管工作状态改变而改变电阻数值的元件。因为用输入驱动管的信号同时去控制P-MOS晶体管，就能使得驱动管导通时，P-MOS晶体管截止；驱动管截止时，P-MOS晶体管导通。

用这种可变电阻特性的P-MOS晶体管作负载，还能改善非门的特性：一方面，非门的任何输入状态下都有一个MOS晶体管截止，使得直流功率消耗几乎为零；另一方面，非门输出端的负载电容可以凭借低的输出电阻，在输出高电位时很快地充电。






图 3-1

在输出低电位时很快地放电。图3-2 (a)和(b)分别画出了通过导通的P-MOS晶体管充电和通过导通的N-MOS晶体管放电所经的回路。由于充电和放电的时间常数都比较小,从而更利于高速工作。

非门用图3-3的逻辑符号表示。由小圈引出的直线表示非门的输出端,另一边的直线表示输入端。




图 3-2

非门只有一个输入端,输出和输入之间的非逻辑关系是

$$Z = \overline{A}$$

图3-3表示的非门逻辑符号不是专指CMOS非门的,而是任何具备非逻辑功能数字电路的通用逻辑符号。

国产CMOS非门集成电路型号是C033和C063。这种集成块有14条外引线,内部有六个相同的非门,与外引线的连接如图3-4所示。图中,  $V_{DD}$ 端接电源的正极,  $V_{SS}$ 端接电源的负极