



微电子学 和微电子技术浅说

赵保经 编著



微电子学和微电子技术浅说

国防工业出版社



0870102

① 逻辑设计




① 逻辑设计：用逻辑电路（“与”门电路、“或”电路等）来组成系统。

② 电路设计




② 电路设计：根据各种模态把逻辑电路变换为电气电路。


1. 逻辑电路




2. 定时倒相器



1. 分支逻辑电路




2. 定时倒相器



③ 版图设计




③ 版图设计：根据各制作工序利用计算机把元器件和配线设计到最小面积。




④ 制造掩模版




④ 制作掩模版：对版图作数据处理的，转换为磁带，用电子绘图装置或图形发生器制作掩模版。




⑤ 拉 晶




⑤ 拉晶。把多结晶和掺杂质一起放入石英坩埚中加以熔化，边旋转籽晶棒，边把它拉上来，制成所需粗细（ $40\text{ mm}\phi\sim 100\text{ mm}\phi$ ）的单结晶棒（晶锭）。





⑥ 切割。用金刚石刀片把晶锭切成规定厚度（约 $50\text{ }\mu\text{m}$ ），制成硅片。



⑦ 研 磨



⑦ 研磨：把硅片表面磨光。




磨光的硅片

⑧ 氧化




⑧ 氧化: 把硅片放入高温的扩散炉(900~1100℃)内, 在氧化性气氛中使其表面形成一层氧化膜。



⑨ 掩模对准





⑨ 对准掩模位置, 把感光剂(光致抗蚀剂)涂敷在硅片表面上。再在它上面罩上掩模版, 加以曝光, 把掩模图案晒相后, 加以显影。






⑩ 腐蚀：进行腐蚀加工，局部去除氧化层。



⑪ 杂质扩散：在高温的扩散炉中对硼或磷进行加热，使其扩散于去除氧化层的部分，以形成杂质层。反复进行氧化到扩散的工序，使硅片带有晶体管等所需的元、器件。




⑩ 腐 蚀

⑪ 杂质扩散


⑫ 离子注入




⑫ 离子注入。为了控制电特性，把在真空中离子化了的杂质放在电磁场中进行加速，把它打入



⑬ 化学汽相淀积(CVD)





⑬ 化学汽相淀积(CVD)。把硅烷气和氧的混合气体充入约 510°C 的炉内，由于还原和氧化作用，使氧化硅淀积于硅片上而形成一层氧化膜。




⑭ 电极用金属蒸发沉积

⑭ 电极用金属蒸发沉积，在真空中把金属蒸发沉积于硅片上，然后进行腐蚀加工，在元件间进行布线。





硅片成品 (16K MOS RAM)




⑮ 硅片检验


⑮ 硅片检验：对每一片硅片进行试验，鉴定合格与否，对于不合格品则应作上记号。




⑯ 分割

⑯ 分割：用激光或刀片把硅片切成小片（基片），选定合格品。






⑰ 装片: 把芯片固定于引线框架的规定位置。




⑱ 引线连接: 用约 $25\mu\text{m}$ 的金线把引线框架和电路片连接起来。



⑰ 装片


⑱ 引线连接

⑬ 封装



⑬ 封装，封装于陶瓷、树脂等管壳内。


模制树脂



产品检验：进行电特性检验，外观构造检验等，淘汰不合格品。




可靠性实验：进行环境试验，耐久性试验等可靠性试验。




已封装好的各种集成电路产品。

I/O 8080A CPU

I/O



单板八位微型计算机照片图



八位微处理器芯片电路图放大照片