

低功耗

单片微机系统设计

Digonghao Danpianweiji Xitong Sheji

何为民 著

北京航空航天大学出版社

低功耗单片微机系统设计

何 为 民 著

北京航空航天大学出版社

(京)新登字 166 号

内 容 简 介

随着电子器件集成度的提高和功耗的减小,大量便携式的智能仪器进入市场。便携式智能仪器的核心是低功耗单片微机系统。本书系统地介绍低功耗单片微机系统的设计方法,其中重点介绍:低功耗单片微机及外围芯片的性能与选择;低功耗单片微机系统的供电;低功耗系统中的液晶显示、打印、时钟及通信等接口电路的原理、设计方法和实际电路及一些低功耗系统的软件设计方法。

本书是《单片机应用技术丛书》之一,对便携式智能仪器的设计和使用具有实用价值。适宜从事单片机应用的研究人员和工程技术人员阅读,也可供大专院校有关专业的教师和学生作教科书或教学参考书。

低功耗单片微机系统设计

何 为 民 著

责 任 编 辑 许 传 安

北京航空航天大学出版社出版

(北京市学院路 37 号,邮编 100083)

新华书店总店科技发行所发行 各地书店经售

北京朝阳科普印刷厂印刷

787×1092 1/16 印张:11 字数:281 千字

1994 年 4 月第一版 1994 年 4 月第一次印刷 印数 10000 册

ISBN 7-81012-457-9/TP · 102 定价:9.50 元

前　　言

笔者多年来一直从事便携式放射性测量仪器的科研与教学工作，在低功耗单片微机系统的设计工作中有一些经验和不少的教训，这次有机会将多年做过的工作以及经验和教训进行了总结，并吸收了各方面的经验和资料，写出了这本介绍如何进行低功耗单片微机系统设计的书籍。

本书共分五章，着重从低功耗的角度阐述了单片微机系统的设计技术。第一章介绍了低功耗单片微机系统的一般设计方法，以及一些CMOS的单片微机、系统外围芯片的性能和使用。第二章介绍了低功耗单片微机系统的各种供电方法。第三章介绍了液晶显示技术，其中着重介绍了点阵图型液晶显示技术。第四章则介绍了便携式仪器中常用的打印机接口、通信接口、时钟接口及应用电路。第五章介绍了一台低功耗智能仪器的实例。

本书在编写过程得到了周航慈、邓道源的支持和帮助，李跃忠、涂水林为本书的部分电路做了一些实验。高斌同志为本书的图件和打印做了很多工作。对上述的支持和帮助，在此一并致谢。

作者在编写过程中力求系统、准确、易懂，希望对读者能有益处。但限于作者水平，书中难免有不少缺点和错误，恳请读者批评指正。

何为民
1993年6月于华东地质学院

目 录

第一章 低功耗单片微机系统的设计

1.1	低功耗单片微机系统的特点	(1)
1.2	CMOS 数字集成电路简介	(2)
1.2.1	CMOS 数字集成电路的功耗	(2)
1.2.2	CMOS 电路的逻辑电平及抗干扰能力	(3)
1.2.3	CMOS 电路使用中的注意事项	(5)
1.3	80C31/80C51/87C51 单片微机简介	(6)
1.3.1	80C31 单片微机的低功耗运行	(6)
1.3.2	80C31/80C51/87C51 单片微机的逻辑电平及驱动能力	(8)
1.4	80C196 单片微机简介	(10)
1.4.1	80C196 基本构成及节电工作方式	(10)
1.4.2	数据的输入和输出	(13)
1.4.3	监视定时器(WATCHDOG TIMER)	(17)
1.4.4	A/D 转换器及 PWM 调制器	(18)
1.5	飞利浦 80C51 系列单片微机及 I ² C 总线	(19)
1.5.1	飞利浦 80C51 单片微机的内部构成	(19)
1.5.2	I ² C 总线说明	(21)
1.5.3	PHILIPS 83C552 单片微机内 I ² C 总线接口	(30)
1.6	HPC 单片微机简介	(41)
1.7	MOTOROLA MC68HC05 单片微机简介	(42)
1.7.1	MC68HC05 单片微机的 CPU 结构	(43)
1.7.2	存储器组织	(44)
1.7.3	并行 I/O 口	(44)
1.7.4	复位	(45)
1.7.5	中断	(46)
1.8	PIC16C5X 单片微机简介	(47)
1.9	存储器的低功耗运行	(50)
1.10	低功耗单片微机系统的设计	(52)
1.10.1	低功耗单片微机系统的设计	(52)
1.10.2	低功耗单片微机系统的软件设计	(53)

第二章 低功耗单片微机系统的电源供给

2.1	电池直接供电	(55)
2.2	开关式直流电源变换器	(57)
2.2.1	它激式脉冲调宽型直流电源变换器的工作原理及结构	(57)
2.2.2	自激式直流电源变换器的工作原理及结构	(62)
2.2.3	直流电源变换器的效率	(63)
2.2.4	直流开关电源的噪声	(64)
2.2.5	实用的分立元件直流电源变换器电路	(65)
2.2.6	集成 DC-DC 电源变换器	(68)
2.3	泵电荷型反极性直流电源变换器	(74)
2.3.1	工作原理	(74)
2.3.2	实际的电路	(75)

第三章 液晶显示系统

3.1	液晶显示原理	(77)
3.1.1	概述	(77)
3.1.2	液晶显示器的工作原理及结构性能	(77)
3.2	笔划式液晶显示器的使用	(81)
3.2.1	N 系列的笔划式液晶显示器的使用	(82)
3.2.2	CMOS-LCD 组合笔划式液晶显示器的使用	(83)
3.2.3	多分割的笔划液晶显示器的使用	(87)
3.3	点阵式液晶显示器的使用	(88)
3.3.1	点阵式液晶显示器的结构	(89)
3.3.2	字符点阵式液晶显示模块的使用	(90)
3.3.3	图形点阵式液晶显示器的使用	(98)

第四章 低功耗单片微机系统中接口电路的设计

4.1	通信接口的设计	(113)
4.1.1	与 PC-1500 袖珍计算机通信的并行通信接口	(113)
4.1.2	采用 CMOS 双口 RAM 的并行通信接口	(115)
4.1.3	RS-232 串行通信接口的设计	(120)
4.2	低功耗系统中的打印技术	(126)
4.2.1	EPSON MODEL-41 型轮式打印机的结构特性	(126)
4.2.2	EPSON MODEL-41 型轮式打印机的打印原理	(127)
4.2.3	MODEL-41 型打印机的接口与驱动	(128)
4.2.4	MODEL-41 型打印机的使用	(130)
4.3	MC146818 时钟芯片的应用	(133)
4.3.1	概 述	(133)

4.3.2 MC146818 时钟芯片的内部结构及引脚	(134)
4.3.3 MC146818 时钟芯片地址分配及各单元的编程	(135)
4.3.4 中断	(138)
4.3.5 硬件接口电路	(139)
4.3.6 接口软件	(141)

第五章 低功耗单片微机系统实例

5.1 通用放射性测量仪器智能数据采集器	(143)
5.1.1 数据采集器的硬件电路	(143)
5.1.2 数据采集器的软件结构	(147)
5.1.3 通用放射性测量仪器数据采集器的功耗	(149)
5.2 便携式脉冲幅度分析器	(150)
5.2.1 概 述	(150)
5.2.2 便携式脉冲幅度分析器的结构	(151)
5.3 井下水温及放射性强度自动监测系统	(156)
5.3.1 仪器的硬件设计	(157)
5.3.2 系统的软件设计	(161)
5.3.3 系统的功耗与供电	(162)
附 录	(163)
参考文献	(169)

第一章

低功耗单片微机系统的设计

1.1 低功耗单片微机系统的特点

低功耗单片微机系统是指以降低系统功耗作为一个主要性能指标的单片微机系统。通常它应用于便携式智能仪器、仪表和长期无人值守自动监测、监控仪器仪表中。这些系统由于应用于一系列特定的场合,因而具有以下特点:

1. 首先要求仪器体积小,重量轻,便于携带。现代微电子学的迅猛发展,各种电路的集成度越来越大,而且各种高效专用集成电路的大量问世,使仪器、仪表内电子元件的个数大大地减少,仪器的体积也就越来越小,重量越来越轻。
2. 通常用于不适宜用在交流供电的场合,各种电池(瓶)就成为它主要的供电手段。现代各种小体积高容量电池的涌现,各种高效率直流-直流电源变换器(DC-DC 电源变换器)集成电路的出现,以及各种低压供电的集成电路的使用,采用电池供电的仪器仪表也就越来越多。
3. 采用了低功耗电路设计方法,以低功耗为主要技术指标。它除了选用各种低功耗的器件和芯片外,还在满足(或牺牲一点)速度等指标的前提下,进行降低功耗的硬件电路设计和软件设计,以使单片微机系统运行的功耗最小。
4. 采用 LCD 液晶显示器。系统只能采用低压微功耗的 LCD 液晶显示器。现在市场上各种面积的笔划式液晶显示器和点阵式字符或图形液晶显示器,可以满足各种智能仪器仪表的需要。
5. 采用 RS-232 串行通信接口。由于不少低功耗单片微机系统作为野外工作的数据采集器,测量数据都要送入通用微型计算机(工作站)去进一步处理,单片微机应具有串行口。低功耗单片微机系统都设计有 RS-232C 串行通信接口,以便向通用微型计算机传输数据。
6. 通常不配备打印机。受功耗、体积和重量的限制,低功耗单片微机系统通常都不配备打印机。需要打印的数据可利用它的半导体存储器和 RS-232C 串行通信接口,先将数据储存起来,再传送给通用微型计算机打印出来。个别需要现场打印的数据,就只能使用轮式打印机或绘图打印机。
7. 具有存贮数据的能力。低功耗单片微机系统做成的智能仪表在很多情况下都是作为工作站的便携式检测仪表,它本身缺乏大规模的数据处理能力,仅作为野外工作的数据采集器,检测到的数据都要送到基地工作站作进一步处理。为此低功耗单片微机系统通常都要带有半导体存储器,以便能在长期断电的情况下存贮野外测量数据。

8. 大量采用 CMOS 电路。随着微电子学的发展,几乎在每一个双极性器件出现之后,就马上出现了具有相同管脚、相同功能,可以直接与之互换使用的低功耗 CMOS 器件。这样就可以设计出全部由 CMOS 电路组成的低功耗单片微机系统。在低功耗单片微机系统中使用的低功耗芯片主要指 74HC 系列高速 CMOS 数字集成电路(与 LS TTL 系列电路全兼容);4000 系列低速 CMOS 数字集成电路;HCMOS 的单片微机、存储器及一些外围电路。

在这些 HCMOS 的单片微机中主要有 INTEL 公司的 80C31/80C51/87C51 八位单片微机,80C196 十六位单片微机;PHILIPS 公司的 80C51 衍生系列八位单片微机;MOTOROLA 公司的 MC68HC05 系列八位单片微机及 MC68HC11 系列八位单片微机;NS 公司的 COP4000 系列四位单片微机、COP8000 系列八位单片微机、HPC 系列十六位单片微机;MICROSHIP 公司的 PIC 系列八位单片微机等。

HCMOS 的存储器及系统外围芯片有 ROM 芯片 27C32、27C64、27C128、27C256、27C512 等芯片,静态 RAM 有 6116、6264、62256 等芯片;EEPROM 芯片有 28C64。其它接口扩展芯片也都有带 C 标的相应电路如 81C55、82C55、82C53 等。

1.2 CMOS 数字集成电路简介

1.2.1 CMOS 数字集成电路的功耗

CMOS 数字集成电路(Complementary Metal Oxide Semiconductor)即互补金属氧化物半导体数字集成电路,又称为互补 MOS 数字集成电路,简称 CMOS 电路。CMOS 电路具有功耗极微、高噪音容限和较宽的工作电压范围等许多独特的优点。近年来随着高速 CMOS 工艺过程(HCMOS)的形成,工作速度和 LS TTL 电路不相上下的 HC 系列 CMOS 电路大量出现,因而 CMOS 电路的应用领域不断扩大,目前几乎渗透到所有的应用领域,而且越来越显示出它的优越性。

一、CMOS 数字集成电路的静态功耗

CMOS 数字集成电路的基本单元是反相器,如图 1-1 所示,它是由一个增强型 P 沟道 MOS 场效应管和另一个增强型 N 沟道场效应管串接成互补结构组成。两只场效应管的栅极

相连作为反相器的输入端,两只场效应管串接点作为反相器的输出端。由于场效应管有极高的截止-导通电阻比,在静态条件下,如果输入端是高电平(逻辑 1),则 P 沟道场效应管截止,N




图 1-1 CMOS 反相器结构

沟道场效应管导通,反相器输出接近地电位低电平(逻辑0);如果输入端是低电平(逻辑0),则N沟道场效应管截止,P沟道场效应管导通,反相器输出接近电源电压的高电平(逻辑1)。

在静态时,无论输入端是高电平还是低电平,CMOS电路中总有一个场效应管是截止的,流过场效应管的电流仅为截止管的泄漏电流,其值近似为零。CMOS电路的输入电阻为几十至几百兆欧,因此CMOS电路通过输入端的静态电流也几乎为零(仅有电源通过输入端保护电路PN结的反向漏电流)。

当CMOS电路的输出端接有电阻负载时,若负载电阻接地,在CMOS电路输出高电平时,有一个静态电流流过P沟道场效应管和负载电阻;若负载电阻接正电源,在CMOS电路输出低电平时,有一个静态电流流过N沟道场效应管和负载电阻。由于场效应管的导通电阻和CMOS电路的负载电阻的阻值都较大,这个静态电流也是很小的。所以说,CMOS电路的静态功耗极小,若再注意控制电路的静态电平和负载电阻的接法,CMOS电路的静态功耗可减小至微安级。

二、CMOS数字集成电路的动态功耗

如图1—2(b)所示,在CMOS电路逻辑状态发生转换的瞬间,两只场效应管同时导通,有一个尖峰电流从电源通过两只场效应管流向地。这个尖峰电流是在CMOS电路改变逻辑状态时发生的,它的数量大小由两个分量构成。

第一个分量是跳变过程中两只场效应管同时导通时所流过的电流。输入信号跳变过程越长,此尖峰电流之分量的平均值(DC)也就越大。因此,对于CMOS电路来说缓慢的上升和下降沿应竭力避免。甚至在系统并不需要毫微秒级开关速度的情况下,也得如此。

例如,HCMOS的单片微机的片内晶体振荡器产生的都是正弦波时钟信号。当振荡器的时钟频率很低时(<3MHz),缓慢变化的正弦波信号驱动反相器输入端XTAL1,会引起较宽的尖峰电流,增大功耗。这时如果我们从外部用很好的方波信号驱动XTAL1,那么,HCMOS单片微机的功耗也会减少。

第二个分量为CMOS逻辑门节点电容的充电电流。该分量的平均值等于其面积(对时间的积分)与其重复频率的乘积。可见充电电流的平均值将随着时钟频率的提高而线性地增大。所以一个单片微机系统的时钟频率越高,它的功耗也就越大。

通过上面分析可看出,一个CMOS电路动态功耗的大小与该电路改变逻辑状态的频度及速度密切相关。电路逻辑状态改变的频度越大,改变的速度越低,电路的动态功耗越大。

1.2.2 CMOS电路的逻辑电平和抗干扰能力

一、CMOS电路的逻辑电平

由于构成CMOS反相器电路的互补性,CMOS反相器传输特性曲线如图1—2(a)所示,曲线近似反对称并特别陡直。在传输特性曲线中电路状态发生变化点对应的输入电压称为CMOS电路的翻转电压,一般它近似为 $0.4 \sim 0.5V_{cc}$ 。

从图1—2(a)CMOS电路的传输特性曲线中可以看出,CMOS电路的逻辑电平和TTL电路的逻辑电平相比,有它自己的两个特点。一是CMOS电路的供电电压范围很宽,而它的逻




图 1-2 CMOS 反相器传输特性曲线

辑电平与供电电压 V_{cc} 密切相关；二是 CMOS 电路的“1”逻辑电平接近于电源电压，而“0”逻辑电平接近于 0V。

74HC 系列电路的标准逻辑电平如下：

$$V_{IH\ min} = 70\% V_{cc}$$

$$V_{IL\ max} = 20\% V_{cc}$$

$$V_{OH\ min} = V_{cc} - 0.1V, \quad I_{OH} \leqslant 20\mu A$$

$$V_{OL\ max} = 0.1V, \quad I_{OL} \leqslant 20\mu A$$

表 1-1 中还列出了 $V_{cc}=5V$ 时，74HC、4000、LS TTL 和 74HCT 电路的逻辑电平对比的情况。

表 1-1 逻辑电平对照表

逻辑状态	V_{IH}	V_{IL}	V_{OH}	V_{OL}
74HC	3.5V	1.0V	4.9V	0.1V
74HCT	2.0V	0.8V	4.9V	0.1V
4000	3.5V	1.5V	4.95V	0.05V
LS TTL	2.0V	0.8V	2.7V	0.5V

由表 1-1 中可以看出：

1. 各种 CMOS 电路(74HC、4000 系列)之间可以互相驱动；
2. CMOS 电路可以驱动 TTL 电路，但 TTL 电路不能驱动 CMOS 电路。这是因为 TTL 电路的高电平输出 V_{OH} 低于 CMOS 电路的有效高电平输入 V_{IH} 。但是 74HCT 电路比较特殊，由工艺所决定，它的输入电平与 TTL 电路兼容，而输出电平与 CMOS 电路兼容。这些逻辑电平的特性在选用不同类型器件时要特别注意。

二、抗干扰能力

CMOS 电路的又一突出优点是它的噪音容限较宽，因而它具有较高的抗干扰能力。所谓噪音容限是指电路在输出状态不变的情况下，电路输入端所能承受的最大噪声电压。从

CMOS 电路的传输特性曲线中可看出,噪音容限在数值上等于被驱动电路输入低电平 V_{IL} 与驱动电路输出低电平 V_{OL} 之差(低电平噪音容限),或驱动电路输出高电平 V_{OH} 与被驱动电路输入高电平 V_{IH} 之差(高电平噪音容限)。对于 CMOS 电路,提高电路的供电电压可以增大电路的噪音容限;但对不同的电路,噪音容限取决于传输特性曲线的形状。表 1-2 给出了 CMOS 和 LS TTL 系统在 $V_{CC}=5V$ 时的噪音容限。可以看出,CMOS 电路系统比 TTL 电路系统有更宽的噪音容限。

表 1-2 CMOS 和 LS TTL 电路的噪音容限($V_{CC}=5V$)

接 口	低电平 $V_{IL}-V_{OL}$	高电平 $V_{OH}-V_{IH}$
74HC 对 74HC	0.9V	1.4V
LS TTL 对 LS TTL	0.3V	0.7V

1.2.3 CMOS 电路使用中的注意事项

一、未用引脚的处理

CMOS 电路是电压控制器件。它的输入电阻极大,因而 CMOS 电路的输入引脚不能浮空。如果输入引脚浮空,在输入引脚上很容易积累电荷,产生较大的感应电动势。虽然 CMOS 电路输入端都有保护电路,感应电动势一般不会损坏器件,但很容易使输入引脚电位处于 0 至 1 间的过渡区域。这时反相器上、下两个场效应管均会导通,使电路功耗大大增加。

二、输入信号幅度

CMOS 电路输入信号的幅度应当保持在供电电压范围内,若输入信号幅度超过供电电压范围,则容易形成较大的输入端电流,损坏输入端保护二极管;同时过大幅度的输入信号还容易触发寄生可控硅现象造成电路的损坏。

三、输出能力

表 1-3 CMOS 电路驱动能力表

	4000 系列	40H	74HC	74AC
输出电流(mA)	0.44	0.8	4.0	24
TTL 扇出	1	2	10	60

CMOS 电路的输出电流不太大,因而对 TTL 电路的扇出系数不大(如表 1-3 所示),但 CMOS 电路的输入电阻极大,输入漏电流仅几个微安,因而 CMOS 电路对 CMOS 电路的扇出系数极大,达 50 以上。这样在由全 CMOS 电路组成的低功耗单片微机系统中,总线驱动能力基本可以不必考虑,接口芯片可以直接挂在总线上,而不必加以总线驱动。

1.3 80C31/80C51/87C51 单片微机简介

80C31/80C51/87C51 单片微机是 INTEL 公司的 MCS-51 系列中常用的 CMOS 单片机芯片。它的内部电路结构和 HMOS 的 8031/8051/8751 单片微机基本相同,外形、管脚、软件指令也和 8031/8051/8751 单片微机完全相同。它与 HMOS 的 8031/8051/8751 单片微机的不同点在于它是由 HCMOS 工艺制造而成,因而它的功耗低,抗干扰能力强,并具有待机运行模式。在 5V 供电 12MHz 时钟条件下,HMOS 的 8031/8051/8751 单片微机的耗电约为 150 毫安;而 80C31 单片机在相同的条件下,耗电仅为 16 毫安。若采用了待机运行模式,功耗将会更小。

一个 8031 单片微机系统基本不改变硬件电路,仅将 8031、2764 及 LS TTL 芯片改换成 80C31、27C64 及 HCMOS 芯片,就能将其改换成一个 80C31 低功耗单片微机系统。但在使用中要注意到二者在逻辑电平、驱动能力、掉电及待机运行方式的不同。

1.3.1 80C31 单片微机的低功耗运行

80C31 单片机有两种节电运行模式:待机运行模式和掉电运行模式。待机工作方式是它们的标准节电运行工作方式。在这两种运行模式下 80C31 的功耗见表 1-4。

表 1-4 80C31 在三种运行模式下的功耗表

正常运行	5V 供电	12MHz 时钟	功耗 16mA
待机运行	5V 供电	12MHz 时钟	功耗 3.7mA
掉电运行	5V 供电	停振	功耗 16μA

一、待机运行模式

将 80C31 单片机特殊功能寄存器中的功耗控制寄存器 PCON 的 D0 位(IDL)置位后,80C31 即进入待机运行模式。如图 1-3 所示,一旦进入待机运行模式,虽然片内振荡器仍在继续振荡,但通往 CPU 的内部时钟已被门控电路所切断;CPU 处于睡眠冻结的状态,在进入待机运行前一瞬间 CPU 及 RAM 的状态被完整地保存下来,如堆栈指针、程序计数器、程序状态字、累加器及其它所有的寄存器均保存为待机前的状态。各口的片脚也都保存着待机前的逻辑状态。ALE 和 PSEN 均进入无效状态。从图 1-3 还可以看出,虽然 CPU 在睡眠,但是内部时钟仍旧供给中断电路、定时/计数器及串行口,所以中断电路、定时/计数器及串行口都可继续工作。

结束待机运行有两种方法:中断和复位。任何已开放的中断提出中断请求,都会引起硬件对 IDL 位的清零,从而终止待机运行状态。于是单片机响应中断,在中断服务程序的 RETI 指令执行之后,单片机返回执行刚才申请待机指令的下一条指令。

结束待机运行模式的另一个方法是用硬件复位。由于时钟振荡器还在振荡,只需 RESET

复位信号持续二个机器周期就可完成复位。




图 1-3 待机和掉电的硬件结构

PCON 寄存器是功耗控制寄存器，其各位功能如表 1-5。

表 1-5 PCON 寄存器各位功能表

D7	D6	D5	D4	D3	D2	D1	D0
SMOD				GF1	GF0	PD	IDL

注：PD 与 IDL 同时为 1 时，取 PD 位有效。

SMOD:波特率控制位,该位置1时,波特率加倍。

GF1、GF0：供用户使用的通用标志位。

PD:掉电位,该位置1时单片机进入掉电运行模式。

IDL:待机位,该位置1时单片机进入待机运行模式。

标志位 GF0 和 GF1 可用于区分正常状态与休息状态下所发生的中断。在执行进入待机运行的指令之前,先设置这一个或二个标志,在以中断方式终止待机运行模式时,由中断服务程序检查这些标志来判断本次中断是在何种运行模式下发生。

二、掉电运行模式

将 80C31 中 PCON 寄存器中 PD 位置 1,80C31 即进入掉电运行模式。这时片内振荡器停止工作,随着时钟的停止,单片机的各种活动即停止,只有片内 RAM 保持原来的数值;各片脚的输出值仍为各缓冲器原来的值;ALE 和 PSEN 输出处于低电平。

掉电运行模式主要用于掉电时片内 RAM 中的数据保存。这时单片机的电源电压可降至 2V, 单片机的功耗也降至最小。但是电源电压的下降必须十分小心, 一定要保证在掉电运行模式未进入前 V_{CC} 电压不能降低, 而且电源电压 V_{CC} 在单片机结束掉电运行模式之前一定要恢复到正常水平, 这样才能保证 RAM 中数据的有效保存。

80C31 的掉电工作方式和 8031 的掉电工作方式在硬件结构上不一样。它们不同的地方有

两点。这就是 8031 的掉电工作方式是由硬件电路触发(RST/Vpp 端电压大于 Vcc)而进入,掉电维持电源通过 RST/Vpp 端接入。而 80C31 的掉电工作方式是由软件设置而进入,同时掉电维持电源仍然接在 Vcc 端口。

结束掉电运行模式的唯一方法是复位,复位将使振荡器解冻并使单片机从 0000H 地址开始执行程序。复位应保持足够长的时间,以保证振荡器的起振和稳定(一般为 10ms)。

三、待机与掉电模式下 I/O 端口状态的处理

在待机与掉电模式下,80C31 I/O 端口的状态见表 1—6。从表中可看出,80C31 的四个 I/O 端口在待机与掉电模式下输出 P0、P1、P2、P3 四个寄存器原锁存的内容。所以,在低功耗单片微机系统中,应根据使用的要求和降低功耗的要求,在进入待机与掉电模式前,对 80C31 的 P0、P1、P2、P3 寄存器写入一些特定的数据。

表 1—6 80C31 在待机与掉电模式下 I/O 端口的状态表

引脚	80C51 片内 ROM		80C31 片外 ROM	
	待机	掉电	待机	掉电
ALE	1	0	1	0
RSEN	1	0	1	0
P0	P0 寄存器	P0 寄存器	P0 寄存器	P0 寄存器
P1	P1 寄存器	P1 寄存器	P1 寄存器	P1 寄存器
P2	P2 寄存器	P2 寄存器	PC(H)	P2 寄存器
P3	P3 寄存器	P3 寄存器	P3 寄存器	P3 寄存器

1.3.2 80C31/80C51/87C51 单片微机的逻辑电平及驱动能力

一、80C31/80C51/87C51 单片微机的逻辑电平

80C31/80C51/87C51 单片微机由 HCMOS 工艺制成,因而它的逻辑电平和用 HMOS 工艺制造的 8031/8051/8751 不大相同。表 1—7 是 HMOS、HCMOS、LS TTL 电路的逻辑电平对比表。

由表 1—7 中可看出 80C31/80C51/87C51 单片微机虽然也是 HCMOS 电路,但由于它的内部结构比较特殊,因而决定了它的 V_{ih} 逻辑电平比较低。这样,80C31/80C51/87C51 单片微机就既可以和 CMOS 电路互相驱动,也可以和 TTL 电路互相驱动。当然在驱动 TTL 电路时,要考虑到其驱动能力比较小。

表 1—7 HMOS、HCMOS、LS TTL 电路的逻辑电平对比表

	V _{ih}	V _{il}	V _{oh}	V _{ol}
LS TTL	2.0V	0.8V	2.7V	0.5V
80C31	1.9V	0.9V	4.5V	0.45V
8031	2.0V	0.8V	2.4V	0.45V

当要把一个 8031 单片微机系统更换为一个 80C31 单片微机系统时,通常可以把芯片直接更换。这因为在 5V 电源条件下,8031(HMOS 电路)输入信号的逻辑电平也能满足 80C31(CHMOS 电路)的输入逻辑电平要求。但是要注意的是,80C31(CHMOS 电路)的输出逻辑 1 电平超过了 8031(HMOS 器件)的输出逻辑 1 电平。所以在系统驱动输出时,当 8031 单片微机系统和 80C31 单片微机系统时互换时,要考虑输出逻辑电平对驱动电路的影响。

二、80C31/80C51/87C51 单片微机 I/O 端口的驱动能力

在 80C31/80C51/87C51 低功耗单片微机系统的设计中共有四个八位 I/O 端口。其中 P1 端口、P2 端口和 P3 端口由于存在内部上拉电阻,因而它们未使用的引脚可以不做任何处理,其内部上拉电阻会把它们置于一定的状态。由于它们特殊的内部上拉电阻结构,因而驱动能力较差。

80C31/80C51/87C51 单片微机 P1、P2 和 P3 端口的上拉电阻均由晶体管构成。在每一个引脚上均有 3 个 PFET 上拉晶体管(图 1-4 所示的强上拉、弱上拉和正常上拉晶体管)。强上拉晶体管 P1 只在锁存器发生 0 至 1 的跳变期间用来加速跳变过程。弱上拉晶体管 P2 只要位锁存器为 1 就导通。正常上拉晶体管 P3 由引脚电压本身控制,这三个上拉晶体管均在其栅极为 0 电平时导通。




图 1-4 80C51 P1、P2 和 P3 端口的上拉电阻

厂家设计上拉晶体管 P3 受控于引脚电压的原因在于,若该引脚用作输入,当外部信号源将其拉成低电平时,P3 就会因其栅极得到高电平而截止,这就将降低输入电流 I_{IL} ,但这样也限制了引脚用作输出时的驱动能力。如试图输出逻辑高电平,而外部负载却将该引脚电压拉低到 $V_{IH\ min}$ 以下,那么 P3 管即可能关断,只留下弱上拉晶体管 P2 驱动负载。其驱动能力就较差。

80C31/80C51/87C51 单片微机的 P0 端口没有上拉电阻,在不同的系统情况下,它的使用情况就比较复杂。对于 80C51/87C51 低功耗单片微机系统来说,其 P0 端口充作一般 I/O 口使用,但其内部不存在上拉电阻,因而它的未用引脚应当从外部将其拉高或拉低,或者从内部用软件写入 0 的办法把它们拉成低电平。

如果 P0 口引脚外接上拉电阻,上拉电阻的大小将决定该端口的驱动能力。若该端口引脚

输出变为零,上拉电阻就得吸收端口输出低电平时的电流 I_{OL} ;在端口保持有效低电平(V_{OL})期间,上拉电阻还得接受外部负载可能灌入的电流 I_{IL} 。 I_{IL} 为外部负载在接受低电平输入时所提供的电流。为保证端口引脚输出逻辑低电平不超过 0.54V,就不能使上拉电阻值过低。上拉电阻的最大值取决于总线操作停止后,想以多快的速度将该引脚拉起来,也取决于想使 V_{OH} 达到什么水平。若上拉电阻不超过 50K,通常 V_{OH} 可望达到 0.9Vcc。

80C31BH 低功耗单片微机系统 P0 端口的情况有点特殊,它是固定充作地址/数据总线,所以在一般使用中,P0 端口总会被 8031 本身或外部程序存储器有效地拉高或拉低,因而不需要外接上拉电阻。但是,如果系统在使用中会启动闲置或掉电方式,在闲置或掉电方式下,80C31 并不取指令,P0 端口引脚若不从外部拉高或拉低,就将处于浮动状态。所以 P0 端口上就需外接上拉电阻。如果在系统中采用分区供电方式,在掉电和闲置状态下,与总线相连的电路会停止供电,那么为节省功耗,P0 端口应用几十千欧电阻将其引脚拉成低电平。

1.4 80C196 单片微机简介

⁸0C196 单片机是 INTEL 公司 MCS-96 系列中的一种十六位 CMOS 单片微机。它除保留了 MCS-51 系列单片机的基本功能外,还具有以下特点:

1. 废除了 CPU 中的累加器(ACC)与算术逻辑运算部件(ALU)的传统结构,采用了寄存器阵列/算术逻辑部件(RALU)。寄存器堆中包含 232 个字节的 RAM,它们都可供 RALU 使用。这就相当于有 232 个累加器,因此不会出现一般 CPU 操作时累加器阻塞现象。
2. 特殊功能寄存器直接控制 I/O 口,实现了 I/O 口的高速输入与高速输出。四个高速输入器,最小能记录分辨间隔为 2 微秒的外部事件发生时间;六个高速输出口,可在预定时间内触发外部电路。
3. 具有高速运算处理器,在晶振频率为 12MHz 时,完成 16 位加法的时间为 0.66μs,完成 16 位×16 位乘法仅用 2.3μs,完成 32 位÷16 位除法仅用 4.0μs。
4. 片内设置有 10 位精度的 A/D 转换器,有 8 个模拟输入通道,A/D 转换时间为 14.67 微秒。
5. D/A 转换采用脉冲宽度调制输出,调制精度为 8 位,输出波形为占空比可变的方波。方波可经积分后变成直流电平,其电平随占空比变化有 256 级输出。
6. 有 16 级中断和 28 个中断源结构。
7. 有 WATCHDOG 监视定时器,用于监视软件运行是否发生故障,当系统由于干扰或其它扰动导致软件运行紊乱时,它能够使系统自动复位。
8. 有高速数据交换能力。支持 DMA 方式数据交换和 PTS 方式数据交换。

1.4.1 80C196 基本构成及节电工作方式

一、80C196 基本构成

80C196 单片机的组成如图 1-5 所示,主要由一个高性能的 16 位 CPU(寄存器算术逻辑