

半导体集成电路



下 册

上海人民出版社

内 容 提 要

本书是在教育革命和生产实践的过程中编写的,全书分上、下两册。上册首先介绍半导体和晶体管的有关原理,然后阐述半导体集成电路的主要工艺;下册着重叙述逻辑集成电路和线性集成电路的原理、测试以及设计方法,还介绍了金属-氧化物-半导体逻辑集成电路。

本书可供从事半导体集成电路制造与设计的工人、技术人员阅读,也可作为高等学校教学参考用书。

半 导 体 集 成 电 路

(下 册)

上海无线电十九厂

复旦大学四一工厂

上海人民出版社出版

(上海绍兴路5号)

新华书店上海发行所发行 上海东方红印刷厂印刷

开本 850×1156 1/32 印张 11.375 插页 1 字数 300,000

1971年9月第1版 1971年9月第1次印刷

书号: 15·4·186 定价: 0.74 元

毛主席语录

人的正确思想是从那里来的？是从天上掉下来的吗？不是。是自己头脑里固有的吗？不是。人的正确思想，只能从社会实践中来，只能从社会的生产斗争、阶级斗争和科学实验这三项实践中来。

无产阶级文化大革命是使我国社会生产力发展的一个强大的推动力。


我国人民应该有一个远大的规划，要在几十年内，努力改变我国在经济上和科学文化上的落后状况，迅速达到世界上的先进水平。

本书采用的集成电路和参数符号


I. 逻辑集成电路符号

电路名称	符 号
二极管-晶体管逻辑电路	<i>EJL</i>
晶体管-晶体管逻辑电路	<i>JJL</i>
发射极耦合逻辑电路	<i>FOL</i>
金属-氧化物-半导体逻辑电路	<i>JYBL</i>
置位-复位触发器	<i>R-S</i>
主-从触发器	<i>J-K</i>

II. 集成电路图形符号

电路名称	图形符号
“与”门电路	
“或”门电路	
“与非”门电路	
“或非”门电路	
<i>R-S</i> 、 <i>J-K</i> 触发电路 (<i>CP</i> 是时钟脉冲输入端)	

放大电路



III. 逻辑集成电路参数符号

参数名称	符 号
输出高电平	V_{OH}
输出低电平	V_{OL}
开门电平	V_{IK}
关门电平	V_{IS}
逻辑摆幅	V_L
定偏晶体管基极电平	V_{bb}
触发端开门电平	V_{hK}
输出极限电平	V_{CS}
噪声容限	(ZR)
输入短路电流	I_{rd}
输入交叉漏电流	I_{rjl}
总电流(功耗电流)	I_{CO}
门晶体管基极输入电流	I_{br}
定偏晶体管基极输入电流	I_{bbR}
定偏晶体管基极漏电流	I_{bbl}
负载能力(电流)	I_{NO}
触发端短路电流	I_{hd}
触发端反向漏电流	I_{hi}
<i>R-S</i> 、 <i>J-K</i> 输入反向漏电流	I_{rfl}
空载功耗	P_k
空载通导功耗	P_{kt}

静态平均功耗	$\bar{P}_j$	输入(输出)动态范围	
延迟时间	t_y	(电压幅度)	$V_{rnn}(V_{cnn})$
上升时间	t_s	输入失调电流	I_{rs}
下降时间	t_f	总电流(功耗电流)	I_{cc}
贮存时间	t_z	输入阻抗	R_{er}
上升延迟时间(通导延迟时间)	t_{ys}	输出阻抗	R_{sc}
下降延迟时间(贮存延迟时间)	t_{yf}	电压增益	K_v
平均延迟时间	$\bar{t}_y$	开环电压增益	K_{vk}
最高工作频率	f_M	闭环电压增益	K_{vb}
扇入	N_r	共模增益	K_{vg}
扇出	N_o	差模增益	K_{vc}
多发射极晶体管反向电流		功率增益	K_P
放大系数	β_f	静态功耗	P_j
多发射极晶体管交叉电流		共模抑制比	N_{gyb}
放大系数	β_j	噪声系数	N_{zs}
		温度漂移系数	N_{TP}
		时间漂移系数	N_{tP}
		频带宽度	Δf
		频率响应不平坦度	$\varepsilon(\%)$

IV. 线性集成电路参数符号

参数名称	符 号
输入失调电压	V_{rs}

目 录

第十二章 晶体管的高频特性和噪声	1
12-1 晶体管的特征频率	2
12-1-1 特征频率的意义(2) 12-1-2 讯号的时间延迟(4)	
12-1-3 特征频率公式(10) 12-1-4 集电极串联电阻的计算方法(13)	
12-1-5 影响特征频率的因素(17) 12-1-6 怎样提高特征频率(20)	
12-1-7 集成电路中隔离电容对特征频率的影响(23)	
12-2 晶体管的最高振荡频率	25
12-2-1 晶体管的功率增益(26) 12-2-2 最高振荡频率(27)	
12-2-3 减小基极电阻的方法(28)	
12-3 晶体管的噪声	30
12-3-1 噪声和噪声系数(30) 12-3-2 晶体管噪声的来源(32)	
第十三章 二极管和晶体管的开关特性	35
13-1 二极管和晶体管的开关作用	35
13-1-1 二极管的开关作用(36) 13-1-2 晶体管的开关作用(38)	
13-1-3 晶体管的截止态和饱和态(39) 13-1-4 开关电路对二极管 和晶体管的要求(42)	
13-2 二极管的开关时间	42
13-2-1 二极管的反向恢复过程(43) 13-2-2 电荷贮存效应(45)	
13-2-3 如何减小二极管的反向恢复时间(47)	
13-3 晶体管的开关时间	49
13-3-1 晶体管的开关过程(49) 13-3-2 延迟过程(52)	
13-3-3 上升过程(54) 13-3-4 电荷贮存效应和贮存时间(56)	
13-3-5 下降过程(58) 13-3-6 开关时间公式(59) 13-3-7 提高 开关速度的途径(65)	
13-4 开关管的正向压降和饱和压降	69
13-4-1 二极管的正向压降(69) 13-4-2 晶体管的共发射极正向压 降(70) 13-4-3 晶体管的共发射极饱和压降(72)	
13-5 逻辑集成电路中的二极管	74
13-5-1 二极管的几种型式(74) 13-5-2 金属-半导体二极管(80)	

第十四章 逻辑集成电路原理	85
14-1 逻辑操作和逻辑门电路	86
14-1-1 “与”逻辑操作和“与”门电路 (86)	
14-1-2 “或”逻辑操作和“或”门电路 (88)	
14-1-3 “非”逻辑操作和“非”门电路 (89)	
14-2 二极管-晶体管逻辑集成电路	91
14-2-1 典型二极管-晶体管逻辑集成电路 (91)	
14-2-2 改进型二极管-晶体管逻辑集成电路 (94)	
14-3 晶体管-晶体管逻辑集成电路	100
14-3-1 晶体管-晶体管逻辑集成电路工作原理 (101)	
14-3-2 改进型晶体管-晶体管逻辑集成电路 (105)	
14-3-3 抗饱和晶体管-晶体管逻辑集成电路 (107)	
14-4 发射极耦合逻辑集成电路	111
14-4-1 发射极耦合逻辑集成电路工作原理 (111)	
14-4-2 典型发射极耦合逻辑集成电路 (114)	
14-4-3 改进型发射极耦合逻辑集成电路 (119)	
14-5 5JZ12 型晶体管-晶体管逻辑集成电路特性分析	121
14-5-1 静态特性分析 (122)	
14-5-2 瞬态特性分析 (137)	
14-5-3 电路设计分析 (150)	
14-6 典型发射极耦合逻辑集成电路特性分析	153
14-6-1 静态特性分析 (154)	
14-6-2 瞬态特性分析 (158)	
14-6-3 电路设计分析 (161)	
14-7 其他逻辑集成电路介绍	164
14-7-1 可变阈值逻辑集成电路 (165)	
14-7-2 低功耗逻辑集成电路 (166)	
14-8 各种逻辑门电路比较	167
14-9 触发器介绍	168
14-9-1 置位-复位触发器 (171)	
14-9-2 主-从触发器 (173)	
第十五章 逻辑集成电路的测试	178
15-1 饱和型逻辑门电路参数的测试	179
15-1-1 逻辑门电路参数的测试原理和方法 (179)	
15-1-2 初测 (184)	
15-1-3 测试结果分析 (188)	
15-2 触发器参数的测试	195
15-3 发射极耦合逻辑门电路参数的测试	200
15-3-1 测试方法 (200)	
15-3-2 测试结果分析 (204)	

第十六章 线性集成电路原理207

16-1 线性集成电路的特点207

16-2 差分放大电路210

16-2-1 差分放大电路的基本形式(210) 16-2-2 差分放大电路的改进形式和偏置电路(214) 16-2-3 最简单的实用差分放大电路(218)

16-3 直流放大器219

16-3-1 直流放大器的漂移问题(219) 16-3-2 直流放大器中的缓冲电路(220) 16-3-3 直流放大器中的电平配置电路(221)

16-3-4 5G922 直流运算放大器(224) 16-3-5 中增益直流放大器(226)

16-4 宽带放大器227

16-4-1 影响放大器高频特性的因素(228) 16-4-2 扩展放大器频带宽度的方法(229) 16-4-3 多级放大器的频带宽度及提高带宽的办法(234) 16-4-4 5G722 负反馈宽带放大器(239) 16-4-5 BG302 负反馈宽带差分放大器(240)

第十七章 线性集成电路的测试243

17-1 宽带放大器参数的测试243

17-1-1 静态功耗 P_j (244) 17-1-2 功率增益 K_P (245) 17-1-3 频带宽度 Δf (247) 17-1-4 频率响应不平坦度 ϵ (%) (249)

17-1-5 噪声系数 N_{ss} (249) 17-1-6 宽带放大器参数和工作条件的关系(252)

17-2 直流运算放大器参数的测试255

17-2-1 静态功耗 P_j (257) 17-2-2 输入失调电压 V_{rs} 和输入失调电流 I_{rs} (257) 17-2-3 开环电压增益 K_{uk} 和动态范围 (V_{rmin} , V_{cmin})

(262) 17-2-4 共模抑制比 N_{cub} (264) 17-2-5 输入阻抗 R_{sr} 和输出阻抗 R_{so} (266) 17-2-6 零点漂移(温度漂移系数 N_{TP} , 时间漂移系数 N_{IP}) (267)

第十八章 集成电路的设计269

18-1 集成电路设计一般考虑269

18-1-1 集成电路设计的特点(269) 18-1-2 $p-n$ 结隔离中材料的选择(270)

18-2 集成电路中的晶体管273

18-2-1 集成电路中晶体管的设计(273) 18-2-2 集成电路中晶体管的有源寄生效应(281) 18-2-3 $p-n-p$ 晶体管(286)

18-3 集成电路中的电阻器	289
18-3-1 扩散电阻的特性 (289)	
18-3-2 扩散电阻器的图形设计 (294)	
18-3-3 沟道电阻 (295)	
18-4 集成电路中的电容器	296
18-4-1 扩散电容器 (296)	
18-4-2 金属-氧化物-半导体电容器 (299)	
18-5 集成电路的内部布线	300
18-6 集成电路的设计原则和设计实例	302
18-6-1 设计电路版的基本原则 (302)	
18-6-2 逻辑集成电路设计实例 (304)	
18-6-3 线性集成电路设计实例 (309)	
第十九章 金属-氧化物-半导体逻辑集成电路	313
19-1 金属-氧化物-半导体场效应晶体管	313
19-1-1 半导体表面的反型层 (315)	
19-1-2 金属-氧化物-半导体场效应晶体管的工作原理 (316)	
19-1-3 n 沟道增强型金属-氧化物-半导体场效应晶体管的特性 (318)	
19-1-4 p 沟道增强型金属-氧化物-半导体场效应晶体管的特性 (323)	
19-2 金属-氧化物-半导体逻辑集成电路	325
19-2-1 金属-氧化物-半导体场效应晶体管在逻辑集成电路中的应用 (325)	
19-2-2 金属-氧化物-半导体门电路 (331)	
19-3 金属-氧化物-半导体逻辑集成电路的设计及制造工艺	333
19-3-1 金属-氧化物-半导体逻辑集成电路的制造工艺 (333)	
19-3-2 金属-氧化物-半导体逻辑集成电路的设计 (338)	
第二十章 封装方法及可靠性分析	341
20-1 集成电路的封装方法	341
20-1-1 TO-5 型封装 (342)	
20-1-2 扁平封装 (343)	
20-1-3 两种封装方法的比较 (346)	
20-2 集成电路可靠性的分析	347
20-2-1 可靠性的意义 (347)	
20-2-2 引起集成电路失效的因素 (348)	
20-2-3 解决早期失效的老化试验 (351)	
20-2-4 测定可靠性水平的试验 (353)	
附录八 5J 型电路直流参数测试仪线路图	355
附录九 5J 型电路平均延迟时间测试仪线路图	356
附录十 5J 型电路直流参数初测仪线路图	356

毛主席语录

鼓足干劲，力争上游，多快好省地建设社会主义。

第十二章 晶体管的高频特性和噪声

在本书上册第四章中已经分析了晶体管的放大特性和直流特性。在实际的电路里面，晶体管比较多的是作放大、振荡等线性应用或作开关应用。在作线性应用时，它可以放大一个低频或高频的交流讯号，或者是在一个很宽的频率范围内对交流讯号起放大作用。在线性集成电路中，晶体管也是起着这样的作用。例如我国第一颗人造地球卫星，向全世界播送歌颂伟大领袖毛主席的《东方红》乐曲声，就要使用能够产生和放大频率为 20.009 兆赫的交流讯号的高频晶体管或半导体集成电路。随着无线电技术朝着高频和超高频的方向迅速发展，要求集成电路和晶体管也能够进入高频和超高频的领域。怎样来制造高频和超高频晶体管呢？这就提出了一个问题，晶体管使用的频率受到什么因素的限制，怎样才能提高晶体管和集成电路的工作频率。所以，在这一章里我们就来分析讨论晶体管的频率特性的问题。

对于晶体管的使用频率范围，或者是它的频率特性，可以用一些参数来标志，叫做晶体管的频率特性参数。在晶体管的手册中，常常可以看到 f_a 、 f_β 、 f_T 、 f_M 等一些频率特性参数。这些参数代表的意义有些不同，但是它们之间存在着一定的关系，所以对于一个晶体管来讲，只要用其中一个或两个参数来标志它的频率特性就可以了。对于高频晶体管，常用的频率特性参数是特征频率 f_T 和最高振荡频率 f_M 。下面我们先讨论特征频率。

12-1 晶体管的特征频率

12-1-1 特征频率的意义

我们都知道晶体管有高频管、低频管之分,它们的规定使用频率范围是不同的。一般低频管只能用在3兆赫以下的频率范围,而高频管则可以使用到几十或几百兆赫的频率,有的超过750兆赫,就叫它超高频晶体管。超过了规定的频率范围,晶体管的放大特性就要显著地变坏。例如低频管对于频率比3兆赫高的交流讯号就不能得到良好的放大作用。

晶体管放大特性的变坏,是由于讯号频率超过一定限度以后,




图 12-1 晶体管电流放大系数 β 随频率 f 的变化曲线

晶体管的电流放大系数开始下降。图 12-1 画出了晶体管的共发射极电流放大系数 β 随频率 f 变化的曲线。在频率比较低时, β 基本上不随频率改变, 它的数值是 β_0 ; 当频率高于某一数值时, β 就开始随着频率的升高而下降

了。我们规定, β 值下降到它的低频值 β_0 的 $\frac{1}{\sqrt{2}}$ (即 $0.707\beta_0$) 时的频率, 叫做 β 截止频率 f_β 。

当讯号频率超过 f_β 时, 晶体管的共发射极电流放大系数已经比低频时来得小, 它的放大特性变坏了。但是 f_β 并不是晶体管所能使用的最高频率, 因为 β_0 比 1 大得多, 在频率为 f_β 时, β 值虽下降到 $0.707\beta_0$, 但仍旧比 1 大得多, 晶体管还可以起放大作用。所以晶体管的实际使用频率可以比 f_β 高。目前除了低频、中频晶体管外, 很少采用 f_β 来标志晶体管的频率特性。

当频率超过 f_β 以后, β 随频率 f 的下降近似地有下列关系:

$$f\beta = \text{常数}$$

就是说,频率每升高一倍, β 相应地减少一倍。这一变化规律又称为 6 分贝/倍频关系。因为频率增加一倍, 电流放大系数降低为原来的 $\frac{1}{2}$, 它的功率放大作用则降低为原来的 $\frac{1}{4}$, 用分贝表示就是功率增益减少了 6 分贝 (分贝的定义参阅 12-2 节)。当 β 降到等于 1 的时候, 相对应的频率就称为特征频率 f_T 。根据这个定义, 我们就知道, 上面式子中的常数就等于 f_T , 即:

$$f\beta = \text{常数} = f_T \quad (12-1)$$

f_T 比较确切地反映了晶体管的高频性能。当频率低于 f_T 时, β 大于 1, 晶体管有电流放大作用; 当频率超过 f_T 时, β 比 1 小, 晶体管就没有电流放大作用了。所以, 特征频率 f_T 是晶体管可以起电流放大作用的最高频率限度, 它是晶体管共发射极电路设计的一个重要依据。

f_T 作为晶体管的频率特性参数的另一个优点是测量比较方便。实际上, 我们并不需要去测量 β 等于 1 的时候的频率, 只要在比 f_β 大的任一频率 f 时测出 β 值, 与这个频率相乘, 就可以得到 f_T 。例如某一晶体管的 f_T 是 300 兆赫, 它的低频 β 值是 20, 我们可以不必在 300 兆赫的高频去测它的特征频率, 而只要在较低的频率 (如 30 兆赫), 测出它的 β 值 (等于 10), 由 f 和 β 的乘积就得出 f_T 是 300 兆赫, 这样对测试设备的要求也比较低。

由于上述这些优点, 目前晶体管的频率特性参数大多用 f_T 来标志。


f_T 有时又称作为增益带宽乘积, 因为 β 是反映了晶体管对电流的增益作用, f 是代表了从低频起到某一频率 f 的频带宽度, 所以 β 和 f 的乘积就是增益带宽乘积。例如某一电路中, 要求晶体管的 β 大于 10, 带宽是 0~60 兆赫, 则该晶体管的特征频率 f_T 至少应大于 600 兆赫。

在晶体管制造初期, 曾采用 f_α 来表征晶体管的频率特性, 它是晶体管共基极电流放大系数 α 下降到低频值的 $\frac{1}{\sqrt{2}}$ 时的频率,

叫做 α 截止频率。 f_α 一般比 f_T 略为大些。这个参数现在已很少采用,因为它要在很高的频率才能测量,不如 f_T 测量方便。例如一个特征频率为300兆赫的晶体管, f_T 可以在30兆赫下测得,而测 f_α 则必须在300兆赫以上的高频进行。

12-1-2 讯号的时间延迟

上面我们已经讲过晶体管的电流放大系数随讯号频率增高而下降,下降的快慢是用特征频率这个量来标志的。晶体管中为什么会产生这一现象呢?伟大领袖毛主席教导我们:“外因是变化的条件,内因是变化的根据,外因通过内因而起作用。”讯号频率的高低只是晶体管外部的变化因素,它必须通过晶体管中的内因,才能引起电流放大系数的变化,这就是晶体管中载流子运动随频率增高而发生的变化。下面我们就从分析晶体管中载流子在高频讯号作用下的运动情况,来说明电流放大系数下降这一现象。



在图12-2的共发射极接法中,晶体管的基极输入一个正弦波形的高频讯号 v_r ,在讯号的正半周,晶体管的基极电压增高,发射区向基区注入的电子增多,引起集电极电流增大,晶体管 $c、e$ 之间的电压降(也就是输出的交流电压 v_o)变小;而在负半周时

则相反,输出电压 v_o 变大。在理想的情形,电子从发射结注入起,到它跑到集电极形成集电极电流这样一个过程是不需要时间的,因此基极电压的改变与它所引起的集电极电流的改变是同时发生的,输出波形就完全跟随着输入波形变化,如图12-3那样。

但是实际上,电子的注入、输运和收集都需要一定的时间,它从发射结的注入开始,到跑到集电极形成集电极电流,这中间会引起一定的时间延迟。这样输出波形就不完全跟得上输入波形的变

化,因而输出讯号的幅度和位相就发生改变,引起电流放大系数的下降。造成讯号时间延迟有下面四个因素:




图 12-3 输出电压随输入电压变化的理想情形




图 12-4 发射结电容引起的时间延迟

(1) 当基极输入的交流讯号电压上升时,发射结的正向偏压变大,发射区向基区注入的电子增多。但是由于发射结势垒电容在正向电压变大时要充电,于是就有一部分电子要存放发射结的势垒区中去,注入到基区中去参与运输的电子数目就相对地减少了。这等于降低了发射效率,当然要引起电流放大系数的下降。

发射结电容的充放电作用对讯号引起一个时间延迟。因为当输入讯号电压上升时,发射结电容充电,这就使得注入电流的上升比输入讯号电压的上升来得缓慢些。输入讯号电压上升到最大时,注入电流还没有到达最大;注入电流到达最大时,输入讯号电压已经开始下降了。而在输入讯号电压下降的过程中,发射结电容放电,所以注入电流的下降也比输入讯号电压的下降来得慢些。当输入讯号电压变到最小时,注入电流还没有到达最小;注入电流到达最小时,输入讯号电压却已开始上升了。所以,注入电流的变化相对于输入讯号电压来讲,有一个时间延迟,如图 12-4 所示。

这个时间延迟又是怎样引起电流放大系数下降的呢？当讯号频率比较低的时候，这个时间延迟的影响不大显著；但是当讯号频率




图 12-5 高频时电容充放电引起的注入电流变化

率非常高，它的周期同发射结电容的充放电时间差不多甚至更短时，那末当注入电流刚刚上升了一段，输入讯号电压就已经下降，于是注入电流还来不及上升到最大值，就要开始下降，而它刚刚下降了一段，输入讯号电压却又上升了，于是注入电流来不及降到最小，就又开始上升。它的变化就象图 12-5 所示。很明显，原来注入电流应该是在最大值和最小值之间变化的，而由于发射结电容的充放电作用，使得注入电

流的变化幅度减小了，这样集电极电流的变化也减小，因而输出讯号电压的幅度就减小了，这就导致了在高频时电流放大系数的下降。

发射结电容充放电的延迟时间用 τ_e 来表示， τ_e 越大，那么它对频率的影响也就越大。 τ_e 就等于发射结势垒电容 C_e 和发射结正向电阻 r_e 所组成的一个 RC 回路的时间常数，即：

$$\tau_e = r_e C_e \quad (12-2)$$

(2) 载流子在基区的渡越时间。从发射区注入到基区的电子经过基区的输运后跑向集电结，它们通过基区需要一定的时间，叫做基区渡越时间 τ_b ，它也使得输出讯号有一段时间延迟。

那末基区渡越引起的时间延迟怎么会使电流放大系数下降呢？由于电子在基区中输运时，一方面作有规则的扩散运动，而另一方面它们在一定温度之下又要作无规则的热运动，于是它们在基区中渡越时，运动速度就各不相同，有的跑得快些，有的跑得慢

些，造成了渡越时间的分散， τ_b 只是它们的一个平均渡越时间。这好比是许多运动员一块儿起跑，但是到达一百米终点的时间有先后，要相差零点几秒，这就是他们的“渡越”时间的分散。显然，渡越时间 τ_b 愈长，渡越时间的分散也愈大，就象万米赛跑的“渡越”时间比百米赛跑长，差不多要半小时，运动员的“渡越”时间分散可能要达好几分钟，比百米赛跑大得多。

渡越时间的分散意味着电子运动的紊乱，到达集电极的电子变成有先有后，应该要它来的时候，它可能不来，不应该来的时候，它倒来了。譬如说，在输入讯号正半周时，应该有 12 个电子到达集电结，如图 12-6(a)；而在输入讯号负半周时，到达集电结的电子数少些，只有 4 个，如图 12-6(b)，正半周和负半周相差 8 个电子。可是因为渡越时间分散，正半周时有些跑得慢的电子来不及到达，本来应该有 12 个电子到达，结果只到了 10 个，还有 2 个没有来，如图 12-6(c)；而负半周时，这 2 个电子却一起来了，使得到达集电结的电子数不是 4 个而是 6 个，如图 12-6(d)。这样一来，正半周和负半周到达集电结的电子数相差只有 4 个，比本来少了。这个简单的例子说明，电子渡越时间的分散使得输出讯号电压的最大值降低，最小值升高，讯号幅度减小，就是说电流放大系数下降了。




图 12-6 渡越时间分散造成的载流子运动紊乱

如果讯号频率比较低, 它的周期比起渡越时间大得多, 那末, 渡越时间分散的影响相对地就比较小; 但是频率一高, 渡越时间的分散影响就比较严重, 所以它限制了晶体管的高频特性。基区渡越时间 τ_b 越长, 渡越时间的分散越厉害, 晶体管的频率特性就越差。

基区渡越时间 τ_b 同基区宽度 W 有关, W 愈小, 渡越时间就愈短。另外, 渡越时间也同电子在基区中扩散的快慢有关, 扩散系数 D_n 愈大, 电子扩散得愈快, 渡越时间也就愈短。可以证明

$$\tau_b = \frac{W^2}{2D_n} \quad (12-3)$$

下面对(12-3)式作些简单的数学证明。

在第四章中, 我们提到过, 晶体管的基区输运系数 η 可以写成:

$$\eta = 1 - \frac{I_r}{I_{en}} = 1 - \frac{W^2}{2L_n^2} \quad (12-4)$$

其中 I_{en} 是发射结注入的电子电流, I_r 是复合电流, L_n 是电子扩散长度, 它同扩散系数 D_n 和寿命 τ 有这样的关系:

$$L_n^2 = D_n \tau$$

从(12-4)式中得到:

$$\frac{I_r}{I_{en}} = \frac{W^2}{2L_n^2} = \frac{W^2}{2D_n \tau} \quad (12-5)$$

I_r/I_{en} 是代表了发射结注入的电子到达集电结之前, 在基区中复合所占的比例, 或者说也就是等于一个注入电子在基区中被复合掉的机会(几率)。例如发射极注入 100 个电子(这相当于 I_{en}), 在基区中复合掉一个(这相当于 I_r), 那么一个电子复合掉的机会就是 $1/100$ (相当于 I_r/I_{en})。从另一方面来看, 例如电子的寿命是 τ , 就是说平均地来讲, 一个电子经过了时间 τ 就复合掉了, 基区渡越时间是 τ_b , 那末一个电子在渡越基区时被复合掉的机会是 τ_b/τ , 因此就有: