

# MC68020/MC68EC020 微处理器用户手册

李又容 译

010011001001010010011010100100101



MOTOROLA

人民邮电出版社

communication  
computer  
controller

T47-62

M189

MC68020/MC68EC020

# 微处理器用户手册

李又容 译

人民邮电出版社

## 内 容 提 要

这本用户手册叙述了 MC68020 32 位第二代增强型微处理器和 MC68EC020 32 位第二代增强型嵌入式微处理器的功能、操作和编程方法。

手册的内容如果对这两种产品都适用，就用“MC68020/EC020”来称谓，如果分别对 MC68020 或 MC68EC020 适用，就用各自的名字来称谓。

若想了解 MC68020 和 MC68EC020 的指令集的详情，则请参阅 M68000PM/AD, M68000 系列程序员参考手册。

Copyright 1997, Motorola, Inc.  
人民邮电出版社在 Motorola 公司授权下出版

MC68020/MC68EC020

微处理器用户手册

◆ 译 李又容

责任编辑 梁海滨

◆ 人民邮电出版社出版发行 北京崇文区夕照寺街 14 号

北京密云春雷印刷厂印刷

新华书店总店北京发行所经销

◆ 开本：787×1092 1/16

印张：14.25

字数：350 千字 1998 年 4 月第 1 版

印数：1—2500 册 1998 年 4 月北京第 1 次印刷

ISBN7-115-06601-9/TP · 481

定价：22.00 元

# 目 录

## 第一章 引言

1.1 特点	1
1.2 程序模块	2
1.3 数据类型和寻址方式概述	5
1.4 指令系统概述	7
1.5 虚拟存储器和虚拟机概念	7
1.5.1 虚拟存储器	7
1.5.2 虚拟机	7
1.6 流水线结构	9
1.7 高速缓冲存储器	10

## 第二章 处理状态

2.1 特权级别	11
2.1.1 监控特权级别	12
2.1.2 用户特权级别	12
2.1.3 特权级别的变更	13
2.2 地址空间类型	13
2.3 异常处理	14
2.3.1 异常向量	14
2.3.2 异常堆栈帧	14

## 第三章 信号描述

3.1 信号索引	17
3.2 功能码信号(FC2—FC0)	18
3.3 地址总线(A31—A0,MC68020)(A23—A0,MC68EC020)	18
3.4 数据总线(D31—D0)	18
3.5 传送宽度信号(SIZ1,SIZ0)	18
3.6 异步总线控制信号	19
3.7 中断控制信号	20
3.8 总线仲裁控制信号	20
3.9 总线异常控制信号	21

3.10	<b>仿真支持信号</b>	21
3.11	<b>时钟(CLK)</b>	21
3.12	<b>电源供电连接</b>	21
3.13	<b>信号总结</b>	22

#### **第四章 在片高速缓冲存储器**

4.1	<b>在片高速缓冲存储器(Cache)的组成和操作</b>	23
4.2	<b>Cache 的复位</b>	24
4.3	<b>Cache 控制</b>	24
4.3.1	<b>Cache 控制寄存器(CACR)</b>	24
4.3.2	<b>Cache 地址寄存器(CAAR)</b>	25

#### **第五章 总线操作**

5.1	<b>总线传送信号</b>	26
5.1.1	<b>总线控制信号</b>	27
5.1.2	<b>地址总线</b>	28
5.1.3	<b>地址选通</b>	28
5.1.4	<b>数据总线</b>	28
5.1.5	<b>数据选通</b>	28
5.1.6	<b>数据缓冲使能</b>	28
5.1.7	<b>总线周期终止信号</b>	28
5.2	<b>数据传送机制</b>	29
5.2.1	<b>动态总线宽度</b>	29
5.2.2	<b>未校准操作数</b>	36
5.2.3	<b>动态总线宽度和操作数未校准的影响</b>	36
5.2.4	<b>地址、宽度和数据总线的关系</b>	40
5.2.5	<b>Cache(高速缓冲存储器)的交互作用</b>	42
5.2.6	<b>总线操作</b>	44
5.2.7	<b>与DSACK1/DSACK0的同步操作</b>	44
5.3	<b>数据传送周期</b>	45
5.3.1	<b>读取周期</b>	45
5.3.2	<b>写周期</b>	50
5.3.3	<b>读—修改—写周期</b>	55
5.4	<b>CPU 空间周期</b>	59
5.4.1	<b>中断响应总线周期</b>	60
5.4.2	<b>断点响应周期</b>	63
5.4.3	<b>协处理器通信周期</b>	63
5.5	<b>总线异常处理控制周期</b>	65
5.5.1	<b>总线错误</b>	67
5.5.2	<b>重复操作</b>	68

5.5.3	暂停操作	69
5.5.4	双总线失败	71
5.6	总线同步	72
5.7	总线仲裁	73
5.7.1	MC68020 总线仲裁	73
5.7.2	MC68EC020 总线仲裁	77
5.8	复位操作	82

## 第六章 异常处理

6.1	异常处理的顺序	84
6.1.1	复位异常	86
6.1.2	总线错误异常	87
6.1.3	地址错误异常	87
6.1.4	指令陷阱异常	88
6.1.5	非法指令及不可执行指令异常	88
6.1.6	特权违反异常	89
6.1.7	跟踪异常	89
6.1.8	格式错误异常	90
6.1.9	中断异常	91
6.1.10	断点指令异常	95
6.1.11	多重异常	95
6.1.12	从异常返回	97
6.2	总线失败返回	98
6.2.1	特殊状态字(SSW)	99
6.2.2	使用软件完成总线周期	100
6.2.3	以 RTE 完成总线周期	101
6.3	协处理器讨论	101
6.4	异常堆栈帧格式	102

## 第七章 协处理器接口描述

7.1	引言	106
7.1.1	接口的特点	107
7.1.2	支持并行操作	107
7.1.3	协处理器指令格式	107
7.1.4	协处理器系统接口	108
7.2	协处理器指令类型	111
7.2.1	协处理器通用指令	111
7.2.2	协处理器条件指令	112
7.2.3	协处理器的关联保存与恢复指令(cpSAVE, cpRESTORE)	117
7.3	协处理器接口寄存器系统	123

7.3.1 响应 CIR .....	123
7.3.2 控制 CIR .....	123
7.3.3 保存 CIR .....	124
7.3.4 恢复 CIR .....	124
7.3.5 操作字 CIR .....	124
7.3.6 命令 CIR .....	124
7.3.7 条件 CIR .....	124
7.3.8 操作数 CIR .....	125
7.3.9 寄存器选择 CIR .....	125
7.3.10 指令地址 CIR .....	125
7.3.11 操作数地址 CIR .....	125
7.4 协处理器响应原语 .....	126
7.4.1 scanPC .....	126
7.4.2 协处理器响应原语通用格式 .....	126
7.4.3 忙 原语 .....	127
7.4.4 空 原语 .....	128
7.4.5 监控检查原语 .....	129
7.4.6 传送操作字原语 .....	130
7.4.7 传送来自指令流的原语 .....	130
7.4.8 赋值与传送有效地址原语 .....	130
7.4.9 赋值有效地址和传送数据原语 .....	131
7.4.10 写向先前赋值的有效地址的原语 .....	133
7.4.11 取得地址和传送数据原语 .....	134
7.4.12 传送到/来自堆栈顶部的原语 .....	134
7.4.13 传送单一主处理器寄存器原语 .....	135
7.4.14 传送主处理器控制寄存器原语 .....	135
7.4.15 传送多个主处理器寄存器原语 .....	136
7.4.16 传送多个协处理器寄存器原语 .....	137
7.4.17 传送状态寄存器和 scanPC 原语 .....	138
7.4.18 发生预指令异常原语 .....	139
7.4.19 发生中间指令异常原语 .....	140
7.4.20 发生后指令异常原语 .....	141
7.5 异常 .....	142
7.5.1 协处理器检出异常 .....	142
7.5.2 主处理器检出异常 .....	144
7.5.3 协处理器复位 .....	148
7.6 协处理器总结 .....	148

## 第八章 指令执行时序

8.1 时间估算因素 .....	151
------------------	-----

8.1.1	指令高速缓冲存储和预取 .....	151
8.1.2	操作数未校准 .....	152
8.1.3	总线/程序顺序器同时操作 .....	152
8.1.4	指令执行重叠 .....	152
8.1.5	指令流时序范例 .....	153
8.2	<b>指令时间表 .....</b>	157
8.2.1	提取有效地址 .....	159
8.2.2	提取立即数有效地址 .....	160
8.2.3	计算有效地址 .....	162
8.2.4	计算立即数有效地址 .....	162
8.2.5	跳转有效地址 .....	164
8.2.6	MOVE 指令 .....	164
8.2.7	特殊用途的 MOVE 指令 .....	172
8.2.8	算术/逻辑指令 .....	173
8.2.9	立即数算术/逻辑指令 .....	173
8.2.10	BCD 操作 .....	174
8.2.11	单操作数指令 .....	175
8.2.12	移位/循环指令 .....	175
8.2.13	位操作指令 .....	176
8.2.14	位段操作指令 .....	177
8.2.15	条件分支指令 .....	178
8.2.16	控制指令 .....	178
8.2.17	异常相关指令 .....	179
8.2.18	保存和恢复操作 .....	180

## **第九章 应用信息**

9.1	<b>浮点单元 .....</b>	181
9.2	MC68020/EC020 字节选择逻辑 .....	183
9.3	<b>电源和接地的考虑 .....</b>	187
9.4	<b>时钟驱动 .....</b>	188
9.5	<b>存储器接口 .....</b>	189
9.6	<b>访问时间计算 .....</b>	189
9.7	<b>模块支持 .....</b>	191
9.7.1	模块描述符 .....	192
9.7.2	模块堆栈帧 .....	193
9.8	<b>访问级别 .....</b>	193
9.8.1	模块调用 .....	194
9.8.2	模块返回 .....	195

## 第十章 电气特性

10.1 最大容许范围.....	196
10.2 温度特性.....	196
10.2.1 MC68020 温度特性和 DC 电气特性 .....	197
10.2.2 MC68EC020 温度特性和 DC 电气特性 .....	199
10.3 AC 电气特性 .....	200

## 第十一章 定货信息和机械数据

11.1 定货规格信息.....	208
11.1.1 MC68020 定货规格信息 .....	208
11.1.2 MC68EC020 定货规格信息 .....	209
11.2 引脚分配和封装尺寸.....	209
11.2.1 MC68020 RC 和 RP 尾标——引脚分配 .....	209
11.2.2 MC68020 RC 尾标——封装尺寸 .....	210
11.2.3 MC68020 RP 尾标——封装尺寸.....	211
11.2.4 MC68020 FC 和 FE 尾标——引脚分配 .....	212
11.2.5 MC68020 FC 尾标——封装尺寸 .....	213
11.2.6 MC68020 FE 尾标——封装尺寸 .....	214
11.2.7 MC68EC020 RP 尾标——引脚分配 .....	215
11.2.8 MC68EC020 RP 尾标——封装尺寸 .....	216
11.2.9 MC68EC020 FG 尾标——引脚分配 .....	217
11.2.10 MC68EC020 FG 尾标——封装尺寸 .....	218

## 附录 A 支持三线总线仲裁协议的 MC68EC020 与 DMA 器件接口

# 第一章 引言

MC68020 是 Motorola 公司 M68000 微处理器系列中第一个实现全 32 位功能的产品。由于采用了超大规模集成技术, MC68020 具有 32 位的寄存器和数据通路、32 位的寻址能力、丰富的指令集和多种寻址方式。

MC68020 除了目标代码与 M68000 系列中早期产品相兼容之外又补充了为支持多种高级语言所需的新的寻址方式;片内增设了高速指令缓冲存储器;为了与全 IEEE 浮点运算相适应而采用了灵活的协处理器接口(支持 MC68881 和 MC68882)。本微处理器的内部工作则采用并行操作方式,以使多条指令得以同时并行地执行。

MC68020 的异步总线结构为非多路复用的 32 位地址总线和 32 位数据总线。其处理器支持一个动态的总线宽度确定机制,这就使处理器可以自动地决定器件端口的规模,基于时钟周期而逐个地传送操作数给外围器件或者从外围器件取得操作数。其动态的总线接口不仅可以取消所有的数据调整的限制,还可以用不同的数据总线宽度对外围器件进行读写操作。

MC68EC020 是基于 MC68020 的一种经济型高性能嵌入式微处理器,是为了适应嵌入式微处理器的市场需要而特别设计的。MC68EC020 和 MC68020 的主要区别为 MC68EC020 具有 24 位的地址总线,而且不能执行下列信号功能: ECS、OCS、DBEN、TPEND 以及 BGACK。此外 MC68020 和 MC68EC020 的封装形式和应用频率也有所不同(参阅第十一章定货信息和机械数据。)


除另加说明外,本手册所有内容对 MC68020 和 MC68EC020 均适用。

## 1.1 特点

MC68020/EC020 的主要特点如下:

- 目标代码与早期的 M68000 系列微处理器兼容
- 寻址方式扩展以增强支持高级语言的能力
- 新的位字段(Bit Field)数据形式增加了面向位的应用——如显示图像
- 在片高速指令缓冲存储器使指令执行加快
- 协处理器接口与 32 位外围设备兼容:
  - MC68881 和 MC68882 浮点运算协处理器
  - MC68851 页存储管理单元
- 具备高级的内部并行操作的流水线体系结构能使多条指令同时执行
- 高性能异步总线是全 32 位非复用的

- 动态总线宽度有效地支持 8/16/32 位的存储器和外围设备
  - 百分之百地支持虚拟存储器和虚拟机
  - 16 个 32 位的数据和地址通用寄存器
  - 两个 32 位的监控堆栈指针和五个专用的控制寄存器
  - 18 种寻址方式和七种数据形式
  - MC68020 具有 4 千兆字节的直接寻址范围
  - MC68EC020 具有 16 兆字节的直接寻址范围
  - MC68020 处理器速率可选为 16.67、20、25、33.33MHz
  - MC68EC020 处理器速率可选为 16.67MHz 和 25MHz
- MC68020/EC020 的方框图如图 1—1 所示。



\* MC68EC020 为 24 位

图 1—1 MC68020/EC020 方框图

## 1.2 程序模块

MC68020/EC020 的程序模块由用户模块和监控模块这两组寄存器构成的，分别与用户和监控的特权级别相对应。用户程序是由用户模块的寄存器，在用户特权级别上执行的。系统

软件的执行则是在监控级别上,用处于监控级别的控制寄存器来实行其监控功能的。

如程序模块图所示(见图 1—2 和图 1—3),MC68020/EC020 具有 16 个 32 位的通用寄存器、1 个 32 位的 PC、2 个 32 位的 SSP、1 个 16 位的 SR、1 个 32 位的 VBR、2 个 3 位可选功能码寄存器和 2 个 32 位对高速缓冲存储器进行控制的寄存器(地址和控制)。




图 1—2 用户程序模块

用户程序模块与早期的 M68000 系列微处理器一样。而 MC68020/EC020 系统程序员专用的监控程序模块是附加在用户程序模块之上的,程序员可利用监控特权级别执行敏感的操作系统功能。监控程序模块含有对 MC68020/EC020 所有的特殊功能的访问和使能的控制能力。由 M68000 平台而来的所有应用软件均可不经修改地移到 MC68020/EC020 上来,从写入到运行均在非特权的用户级别上进行。

寄存器 D7-D0 是数据寄存器,可用于位(bit)、位段(bit field)(1-32 位)、字节(byte)(8 位)、字(word)(16 位)、长字(long-word)(32bit)和 4 倍字(quad-word)(64bit)操作。寄存器 A6-A0 以及 USP、ISP 和 MSP 都是地址寄存器,也可以用来作为软件堆栈指针或基址寄存器。寄存器 A7(在图 1—2 中以 A7 表示而在图 1—3 中则为 A7' 和 A7")用来指示处于用户特权级别的 USP 和处于监控特权级的 ISP 和 MSP。处于监控特权级别的有效堆栈指针(中断或主程序)称作 SSP。此外,地址寄存器可用于字(word)和长字(long-word)操作。所有 16 个通用寄存器(D7-D0, A7-A0)都可用作变址寄存器。

在程序计数器(PC)中含有 MC68020/EC020 将要执行的下一条指令的地址。当指令执行或异常处理时,处理器即自动增加 PC 中的值,或者在 PC 中放入一个新的数值。




图 1-3 附加监控程序模块

状态寄存器 SR(见图 1-4)存储着处理器的状态,其中包括可以用于执行某一程序中的条件指令,而且反映前一次操作结果的条件码。此条件码包含在用户字节中,分别为扩展(X)、负值(N)、零(Z)、溢出(V)和进位(C),用户字节只是处于用户特权级别上 SR 信息的部分。在监控特权级别上,软件可以访问整个 SR,包括中断优先权屏蔽(3 位)和指示处理器处于下列哪种情况的控制位:

1. 处理器的跟踪方式是两者之中的某一个(T1,T0)
2. 监控特权级别或用户特权级别(S)
3. 主程序或中断方式(M)




图 1-4 状态寄存器(SR)

向量基寄存器(VBR)中的内容为存储器中异常向量表的基地址。一个异常向量的位移量加上本寄存器的数值即可访问向量表。

可选的功能码寄存器 SFC 和 DFC 都有 3 位功能码。对于 MC68020 而言功能码可以作为是 32 位线性地址的扩展,使可供选用的地址空间高达 8 个 4 千兆字节。对于 MC68EC020 而言其功能码可以作为 24 位线性地址的扩展,使可供选用的地址空间可达 8 个 16 兆字节。功能码可由处理器自动地生成,用以选择处于用户和监控特权级别的数据和程序的地址空间。功能

码还可以针对处理器的功能来选择 CPU 的地址空间(例如协处理器通信)。某些指令可以使用寄存器 SFC 和 DFC,以确定功能码而进行操作。

CACR 控制 MC68020/EC020 的片内高速指令缓冲存储器。而寄存器 CAAR 中存有对高速缓冲存储器实行控制功能的地址。

### 1.3 数据类型和寻址方式概述

有关 MC68020/EC020 所提供的数据类型和寻址方法的详细资料,请参阅 M68000 系列程序员手册中的 M68000PM/AD 部分。

MC68020/EC020 提供 7 种数据形式:

1. 位(Bit),
2. 位字段(Bit Fields)(长度为 1 至 32 位,按序排成的二进制数段),
3. BCD 数(压缩的:每个字节 2 位数,不压缩的:每个字节 1 位数),
4. 整数字节(8 位),
5. 整数字(16 位),
6. 整数长字(32 位),
7. 整数 4 倍字(64 位)。

此外,MC68020/EC020 指令系统还支持其它数据形式的操作,如存储器寻址等。其协处理器机构可与浮点协处理器 MC68881 和 MC68882 一起直接支持浮点运算,以及用户特殊定义的数据形式和功能。

表 1-1 中列出了 18 种寻址方式,其中包括 9 种基本形式:

1. 寄存器直接寻址,
2. 寄存器间接寻址,
3. 具有变址的寄存器间接寻址,
4. 存储器间接寻址,
5. 具有偏移量的 PC 间接寻址,
6. 具有变址的 PC 间接寻址,
7. PC 存储器间接寻址,
8. 绝对寻址,
9. 立即寻址。

寄存器间接寻址方式具有后增量、预减量、偏移量和变址等项能力。其 PC 寻址方式则具有变址和偏移能力,并且这两种方式都可以扩展而间接访问整个存储器。此外,许多指令都隐含着对 CCR、堆栈指针以及 PC 的具体应用。

表 1-1 寻址方式

寻址方式	语 法
数据寄存器直接寻址	Dn
地址寄存器直接寻址	An

续表

寻址方式	语 法
地址寄存器间接寻址	(An)
具有后增量的地址寄存器间接寻址	(An)+
具有预减量的地址寄存器间接寻址	-(An)
具有偏移量的地址寄存器间接寻址	(d16, An)
具有变址的寄存器间接寻址	
8位偏移量	(d8, An, Xn)
基址偏移量	(bd, An, Xn)
具有后增量的存储器间接寻址	([bd, An], Xn, od)
具有预减量的存储器间接寻址	([bd, An, Xn], od)
具有偏移量的 PC 间接寻址	(d16, PC)
具有变址的 PC 间接寻址	
8位偏移量	(d8, PC, Xn)
基址偏移量	(bd, PC, Xn)
具有后变址的 PC 间接寻址	([bd, PC], Xn, od)
具有预变址的 PC 间接寻址	([bd, PC, Xn], od)
绝对短寻址	(xxx). W
绝对长寻址	(xxx). L
立即数寻址	# <data>

注：

Dn = 数据寄存器,D7-D0。

An = 地址寄存器,A7-A0。

d8,d16 = 用补码表示或符号扩展的偏移量作为有效地址计算时相加的一部分。其位数为 8(d8)或 16(d16)位。当此项被省略时,则汇编程序将其作为 0。

Xn = 作为变址寄存器的地址或数据寄存器,其格式为 Xn. SIZE \* SCALE,  
于此,SIZE 为 W 或 L(表示变址寄存器的长度),  
SCALE 为 1,2,4 或 8(变址寄存器与 SCALE 相乘),  
SIZE 或 SCALE 的使用是任选的。

bd = 用补码表示的基址偏移量,当其存在时,其长度为 16 或 32 位。

od = 外部偏移量,在任一存储器间接寻址之后,作为有效地址计算时相加的一部分;使用时其长度为 16 或 32 位任选。

PC = 程序计数器。

<data>= 8 位、16 位或 32 位的立即数。

() = 有效地址。

[] = 用作间接寻址的长字地址。

## 1.4 指令系统概述

关于 MC68020/EC020 指令系统的详细资料请参阅 M68000 系列微处理器参考手册中的 M68000PM/AD 部分。

MC68020/EC020 指令系统列于表 1—2 中。本指令系统支持结构化的高级语言和混合的操作系统。许多指令是以字节、字或长字来工作的，而大多数的指令可以使用 18 种寻址方式中的任何一种。

## 1.5 虚拟存储器和虚拟机概念

MC68020 共有 8 个地址空间，其中每一个的寻址范围是 4 千兆字节（精确的字节数为 4,294,967,296 个）；而 MC68EC020 的 8 个地址空间中的每一个的寻址范围是 16 兆字节（即 16,777,216 个字节）。虽然大多数的系统实际的物理存储器是比较小的，但是可以应用虚拟存储器技术而使之对用户程序表现出如同真的具有 4 千兆字节（MC68020）或 16 兆字节（MC68EC020）一样。

在虚拟存储器系统中虽然实际存在的物理存储器是很小的，但对用户程序则可以看成是有很大的存储能力。就是说可以设计这样一个系统，它利用适当的软件仿真而可以使用户程序访问在本系统中并不真实存在的装置，如像磁带驱动器、磁盘驱动器、打印机、终端装置，以及类似的装置。能够对用户程序表现为如同另外一个可以访问全部资源的 M68000 计算机系统的仿真系统则称作为虚拟机。

### 1.5.1 虚拟存储器

一个支持虚拟存储器的系统，是只有有限数量的高速物理存储器的，靠着如像大容量磁盘驱动器那样的二级存储装置，表现出就像具有规模大得多的虚拟的存储器一样，而可以由处理器直接访问。当处理器要访问位于虚拟存储分配图中的一个位置，但在实际的存储器中并不存在时，就会出现一个页面错误，而使访问暂时停止，当从二级存储器中取得所需的数据并已放入物理存储器中之后，被暂停的访问重新开始继续进行。

MC68020/EC020 使用指令连续以支持虚拟存储器。当由于总线错误而使总线周期终止时，微处理器使现行的指令暂停而进行虚拟存储器总线错误管理工作，在这个总线错误的管理执行完毕之后，再恢复对刚才在执行时被检测出错误的程序进行控制，重新运行出现错误的总线周期（当需要时），而继续执行被暂停的指令。

### 1.5.2 虚拟机

虚拟机系统的一个特殊应用，是用来为正在开发的尚未存在的新的机器设计应用软件，如操作系统。在一个虚拟机系统中，控制操作系统仿真的新的机器的硬件以使新的软件得以执行和调测，如在新的硬件上运行一样。由于新的软件是在控制操作系统的控制之下，所以它的执行是在低于控制操作系统的特权等级之下进行的，因此，如果新的软件企图使用实际上并不存在

的虚拟资源(应该被仿真的)时,就会进入控制操作系统而由其软件执行。

表 1-2

**指令系统**

助记符	说 明	助记符	说 明
ABCD ADD ADDA ADDI ADDQ ADDX AND ANDI ASL, ASR	带扩展的十进制加 二进制加 地址加 立即数加 快速加 带扩展标志加 逻辑与 立即数逻辑与 算术左、右移位	MOVE USP MOVEC MOVEM MOVEP MOVEQ MOVES MULS MULU	传送用户堆栈指针 传送控制寄存器 传送多寄存器 传送外设 快速传送 传送可变的地址空间 符号数乘法 无符号数乘法
Bcc BCHG BCLR BFCHG BFCLR BFEXTS BFEXTU BFFFO BFINS BFSET BFTST BKPT BRA BSET BSR BTST CALLM CAS CAS2 CHK CHK2 CLR CMP CMPA CMP1 CMPM CMP2	条件转移 测试位及变更 测试位及清除 测试位段及变更 测试位段及清除 带符号位段开方 无符号位段开方 位段搜寻第一个“1” 位段插入 测试位段及置位 测试位段 断点 无条件转移 测试位及置位 转移子程序 测试位 模块调用 比较及交换操作数 比较及交换双操作数 检查寄存器超界 检查寄存器上、下超界 清除 比较 地址比较 立即数比较 存储器间比较 比较寄存器上、下超界	NBCD NEG NEGX NOP NOT OR ORI ORI CCR ORI SR PACK PEA	十进制取补及扩展 取补 取补及扩展 空操作 逻辑互补 逻辑或 立即数逻辑或 立即数同条件码逻辑或 立即数同状态寄存器或 压缩 BCD 有效地址入栈
DBcc DIVS, DIVSL DIVU, DIVUL	检测条件, 减量及转移 带符号除法 无符号数除法	RESET ROL, ROR ROXL, ROXR RTD RTE RTM RTR RTS	外设复位 左右循环 带扩展的左右循环 返回和重新分配 从异常返回 从模块返回 返回和恢复代码 从子程序返回
EOR EORI EXG EXT, EXTB	逻辑异或 立即数逻辑异或 寄存器交换 符号扩展	SBCD Scc STOP SUB SUBA SUBI SUBQ SUBX SWAP	带扩展的十进制数相减 条件置位 停止 二进制减法 地址相减 立即数相减 快速相减 带扩展相减 寄存器字交换
ILLEGAL	非法指令陷阱	TAS TRAP TRAPcc TRAPV TST	测试和操作数量位 陷阱 条件陷阱 陷阱溢出 测试操作数
JMP JSR	跳转 转子程序	UNLK UNPK	解除连接 分解 BCD
LEA LINK LSL, LSR	加载有效地址 连接及分配 逻辑左、右移位	<b>协处理器指令</b>	
MOVE MOVEA MOVE CCR MOVE SR	传送 传送地址 传送条件码寄存器 传送状态寄存器	cpBcc cpDBcc cpGEN cpRESTORE cpSAVE cpScc cpTRAPcc	条件转移 检测协处理器条件、转移及减量 协处理器通用指令 恢复协处理器内部状态 保存协处理器内部状态 条件设置 条件陷阱