




半导体器件 表面钝化技术

科学出版社

72.7.5
61

半导体器件表面钝化技术

梁鹿亭 编译



1979

内 容 简 介

半导体器件表面钝化问题对提高器件的可靠性和稳定性极为重要。本书是根据国内外书刊上已发表的有关资料编译而成。全书共分五部分：第一部分主要介绍半导体表面的基本理论、Si-SiO₂系统的界面性质以及表面对器件特性的影响；第二部份到第四部份分别详细地介绍了 SiO₂、Si₃N₄、Al₂O₃ 钝化膜的制备方法、性质和应用；最后一部份是测量技术，介绍膜厚度的测量技术和电容-电压测量技术。

本书对从事研制半导体器件的科研人员、大专院校半导体专业师生以及从事半导体器件生产的工人和技术人员均有一定的参考价值。

半导体器件表面钝化技术

梁鹿亭 编译

*

科学出版社出版

北京朝阳门内大街 137 号

中国科学院印刷厂印刷

新华书店北京发行所发行 各地新华书店经售

*

1979年10月第 一 版 开本：787×1092 1/32

1979年10月第一次印刷 印数：19 1/4

印数：0001—14,610 字数：441,000

统一书号：15031·245

本社书号：1483·15—7

定 价：1.95 元

编译者的话

自从半导体器件问世以来，表面问题一直是一个重要研究课题。半导体表面是具有特殊性质的表面，对外界气氛极为敏感，因而严重地影响半导体器件的特性。为了提高器件的可靠性和稳定性，必须对表面采取有效的保护措施，这就是本书所要介绍的表面钝化技术。

硅平面晶体管之所以象今天这样发展，硅的热氧化膜对表面稳定性作出了巨大的贡献。几年来，我们在从事半导体器件的制作中，对表面漏电大、性能差和器件失效等问题进行了探讨，后来认识到， SiO_2 膜并不是完全理想的钝化膜，它对水有很强的亲合力，对水汽和其它气体具有很高的渗透率，特别是对碱金属离子（如 Na 离子）的阻挡能力很差。为了弥补 SiO_2 膜的不足，我们在制作硅高反压器件和 TTL 集成电路过程中，在 SiO_2 膜的钝化基础上，先后又采用了 Si_3N_4 和 Al_2O_3 等钝化技术。实践证明，采用这些钝化技术之后，在降低表面漏电流、提高器件成品率、可靠性和稳定性方面取得了显著的效果。

为了满足我国发展半导体器件表面钝化技术科研和生产的需要，我们根据国内外有关资料编译成了《半导体器件表面钝化技术》一书。全书共分五部份：第一部份介绍半导体表面的基本理论，第二、三、四部份分别介绍 SiO_2 、 Si_3N_4 和 Al_2O_3 钝化膜的制备方法以及膜的性质和应用，最后一部份介绍膜厚度测量技术和 C-V 测量技术。

本书的编译出版，是许多同志共同努力的结果。在编译过

程中，很多同志对书的内容提出了许多宝贵意见并参加了书稿的审阅工作。他们是：明成，陈慎卿，虞嘉峰，杨沁清，蔡田海，夏武颖，宋振华，刘少青，陈鸣，蔡景河，王一民，吴思奇，刘和益，丘志，稽光大，白淑英，陈竹青等同志，在编译过程中还得到顾效林、汪亚萍同志的支持，一并在此表示感谢。

由于编译者水平有限，书中缺点和错误在所难免，望广大读者批评指正。

编译者

1978年2月

目 录

第一部份 半导体表面概论

一、半导体表面.....	1
1.1 理想的 MIS 系统	3
1.2 半导体表面的耗尽和反型	6
1.3 MIS 电容	24
参考文献	34
二、硅-二氧化硅界面的电学性质.....	36
2.1 硅表面杂质浓度的再分布	36
2.2 MOS 结构中金属功函数的作用	38
2.3 界面态	40
2.4 表面电荷	45
2.5 辐射的影响	52
参考文献	57
三、表面对器件特性的影响	61
3.1 反向漏电流和反向击穿电压	61
3.2 低频噪声系数 N_F	63
3.3 小电流增益 h_{FE}	65
3.4 击穿电压的蠕变	68
3.5 电流放大系数的蜕化	71
3.6 MOS 场效应器件	73
参考文献	74
四、双层介质结构	75
4.1 硅-二氧化硅-磷硅玻璃(Si-SiO ₂ -PSG) 结构	76

4.2 硅-二氧化硅-氮化硅(Si-SiO ₂ -Si ₃ N ₄)结构	77
4.3 硅-二氧化硅-三氧化二铝(Si-SiO ₂ -Al ₂ O ₃)结构	77
 第二部份 二氧化硅(SiO ₂)膜	
 五、石英玻璃的性质	79
5.1 石英玻璃的结构	79
5.2 杂质在石英玻璃中的扩散	93
5.3 石英玻璃的电学性质	99
参考文献	105
 六、二氧化硅膜的形成方法	108
6.1 硅的水汽氧化	108
6.2 硅的干氧氧化	116
6.3 硅的湿氧氧化	118
6.4 硅的加速氧化	121
6.5 阳极氧化法	123
6.6 溅射法	129
参考文献	143
 七、二氧化硅膜的性质	149
7.1 密度和折射率	149
7.2 结构缺陷	151
7.3 电阻率,介电强度,介电常数	152
7.4 腐蚀速率	153
7.5 反型层现象	154
7.6 对反型层现象所提出的解释	170
7.7 HCl 对热二氧化硅膜的钝化作用	184
参考文献	189
 八、化学气相沉积法制备二氧化硅膜	195
8.1 概述	195
8.2 冷壁立式行星旋转反应器	200
8.3 开式水平喷嘴反应器	213

8.4 SiO_2 -PSG 双层结构	228
参考文献	236
九、二氧化硅在硅集成器件中的应用	240
9.1 二氧化硅在制造 $p-n$ 结中的应用	241
9.2 二氧化硅用于表面保护和表面钝化	249
9.3 二氧化硅用于器件结构	254
9.4 氧化技术	258
参考文献	263

第三部份 氮化硅(Si_3N_4)膜

十、概述	268
参考文献	273
十一、氮化硅膜的制备方法	275
11.1 直接氮化法	277
11.2 蒸发法	278
11.3 辉光放电法	278
11.4 离子束法	281
11.5 溅射法	281
11.6 热分解法	282
11.7 氮化硅膜的生产与设备	295
11.8 用热分解法淀积 Si_3N_4 的工艺规程	298
参考文献	304
十二、氮化硅膜的性质	308
12.1 概述	308
12.2 结晶学	311
12.3 化学性质	313
12.4 腐蚀特性	314
12.5 光学性质	327
12.6 机械性质	331
12.7 物理性质	333

12.8 热性质	334
12.9 电学性质	335
参考文献	363
十三、Si_3N_4-SiO_2 混合结构	368
13.1 引言	368
13.2 混合氧氮化硅系统	368
13.3 Si_3N_4 - SiO_2 双层结构	376
参考文献	381
十四、氮化硅的应用	383
14.1 掩蔽扩散	383
14.2 玻璃-金属密封	392
14.3 钝化	392
14.4 隔离	402
14.5 存储器件	403
14.6 电容器	431
14.7 抗辐射应用	439
14.8 各种器件和应用	449
参考文献	457
第四部份 氧化铝(Al_2O_3) 膜	
十五、概述	467
15.1 Al_2O_3 膜的生长方法	468
15.2 硅上 SiO_2 - Al_2O_3 双层结构中的电荷	473
参考文献	478
十六、CVD 法	480
16.1 三甲基铝氧化淀积法	480
16.2 异丙醇铝热解淀积法	486
16.3 三氯化铝高温水解淀积法	503
参考文献	508
十七、Al_2O_3 膜的射频溅射	511

17.1 溅射方法	511
17.2 膜的性质	513
参考文献	521
十八、阳极氧化	522
18.1 氮化硅与铝阳极氧化相结合的钝化方法	524
18.2 用等平面阳极氧化 Al_2O_3 膜保护集成电路表面	530
参考文献	536

第五部份 测量技术

十九、膜厚度测量技术	537
19.1 干涉法	537
19.2 椭圆对称法	547
19.3 比色法	551
19.4 装置	555
参考文献	557
二十、电容-电压 (C-V) 测量技术	559
20.1 测量原理	559
20.2 半导体特性的确定	566
20.3 界面性质的确定	583
20.4 绝缘膜特性的确定	589
20.5 MIS C-V 特性曲线的自动显示装置	594
参考文献	604

第一部份 半导体表面概论

一、半导体表面

在硅半导体器件的生产和研究中, $\text{Si}-\text{SiO}_2$ 界面是相当重要的。最初主要关心的是二氧化硅对于一些杂质的掩蔽能力, 但因为器件受到半导体表面性质的影响, 于是对于 $\text{Si}-\text{SiO}_2$ 、半导体-介质系统的研究越来越集中于半导体-介质界面的性质及其对硅表面电特性的影响。表面离子沾污、二氧化硅内的碱金属离子和固定电荷、界面态、辐照感应电荷等都会改变半导体表面性质。表面电导、电容、表面复合速度等均与半导体的表面势有关。

几乎半导体的所有特性都在某种程度上取决于它最外面一层原子的性质、排列和周围情况。半导体表面是指半导体和绝缘体或环境气氛之间不连续的三维区域。在晶体表面, 晶格场的周期性被破坏, 表面原子通常离开其理想晶格位置, 使得表面结构的电性能不同于体内结构, 在表面上形成局部的电子能态, 这种能态称为表面态或界面态。

在半导体表面上, 由于晶格终止出现不饱和键, 失去电子而出现正电荷。该正电荷同表面附近的电势有关。

介质中的正电荷会影响半导体表面性质, 可以使 p 型表面耗尽或反型, 或者使 n 型表面堆积。表面电荷或表面态可分为以下几种:

(1) 靠近半导体-介质界面的固定表面态或界面电荷(密度为 Q_{ss});

- (2) 工艺过程中的污染在介质内产生的可动电荷;
- (3) 工艺过程中的污染引起的表面产生-复合中心或表面快态;
- (4) 介质中的陷阱(一般正电荷),这种陷阱可用辐照法(X射线、电子射线或其它致电离射线等)使之离化。

金属-绝缘体-半导体(MIS)结构的电特性依赖于两个界面上的电荷关系。

表面态(表面能级)是能被电子占据的局部能级,能同半导体空间电荷区交换电子。根据交换电荷速度的快慢,表面态分成快态和慢态。慢态在绝缘体的外表面,快态在半导体-绝缘体的界面上。

界面态指半导体-绝缘体界面上的稳定电子态,与快态相似。界面态能级可以在半导体禁带、导带或价带内。

介质中的空间电荷陷在介质内部,与半导体表面不发生相互作用。在室温下,该电荷可以是可动的(金属离子),也可以是固定的(绝缘体本征缺陷结构的一部分)。

半导体-绝缘体的界面电荷会使MIS电容器的电容-电压(C-V)曲线沿电压轴位移;位移量为 Q_{ss}/C_0 。此位移量可以用来确定 Q_{ss} 量。若位移是平行移动,则 Q_{ss} 均匀分布并同半导体表面势无关;若位移不是平行移动,这或许是由于 Q_{ss} 不均匀,或者是由于存在非均匀沾污或高密度的快态表面。

二氧化硅中的电导以离子型为主(特别是钠或其它碱金属离子);除外加电压感应电荷外,二氧化硅中的空间电荷也会在硅中感应过剩电荷,使C-V曲线产生位移;它主要取决于二氧化硅中可动离子的初始浓度和分布。二氧化硅和玻璃膜中离子的迁移和极化能使C-V曲线发生位移的原因如下:

- (1) 初始时金属-氧化物界面上的可动离子;

(2) 初始时均匀分布的可动离子；

(3) 均匀分布的偶极子取向排列。

1.1 理想的 MIS 系统

一个理想的 MIS 结构在任何偏压条件下只有下列两种电荷：

(1) 半导体里面的电荷；

(2) 金属-氧化物界面处金属表面上的电荷。

这两种电荷数量相等而符号相反。理想的 MIS 结构中，在任何稳态偏压条件下载流子都不会穿过氧化物。绝缘体-半导体界面附近的能带随金属电极(栅极)和半导体之间的外加电场(电压)而变化。受栅压影响的区域的宽度(即能带产生弯曲的区域)就是空间电荷层的宽度。图 1.1 示出 MIS 系统及所用的符号说明。




图 1.1 在正向偏压下，MIS 结构和符号说明

V_G = 金属接触上的外加电压； V_o = 绝缘体中的电压降； V_M = 金属中(费米能级处)载流子所遇到的势垒高度； X_s = 半导体的电子亲合力； ϕ_M = 金属功函数； ϕ_s = 半导体功函数； ψ_s = 半导体中的表面势(或势垒高度)

根据栅压(V_G)的数值和极性的变化,表面条件可分为四种(图1.2)。下面的讨论是针对n型半导体的,但在适当的极性下,对p型半导体也是有效的。




图1.2 各种偏压条件下, n 型和 p 型本体MIS结构的能带图,说明四种表面状态: 平带, 堆积, 耗尽, 反型

(1) 无外加偏压 ($V_G = 0$):

金属和半导体中的费米能级相等,能带不弯曲(平带条件)。金属功函数 φ_M 和半导体功函数 ϕ_s 之间没有能量差别,即 $\phi_{Ms} = 0$ 。

(2) 正偏压 ($V_G > 0$):

半导体内能带上移(移动量 qV_G),界面附近的能带向下弯曲(虽然费米能级向上位移 qV_G ,但不发生弯曲)。半导

体内的电子被吸引到表面，造成载流子堆积。系统内的电容就是氧化物电容 C_o 。

(3) 小的负偏压 ($V_G < 0$):

体内能带向下位移(移动量 qV_G)，界面附近的能带向上弯曲(费米能级不弯曲，但向下位移 qV_G)，半导体中电子由表面被排斥到体内，使表面成弱 n 型；即产生表面的载流子耗尽。所形成的耗尽层中，只有和半导体杂质浓度相等的固定电荷密度(N_D 或 C_B)而无自由载流子，因此是一个有效的绝缘体，其电容(同电容 C_o 相串联)减少了总的 MIS 电容。

(4) 大的负偏压 ($V_G \ll 0$):

耗尽层进一步展宽，直到最后空穴被吸引到半导体表面形成一个反型层；即表面将变成 p 型。当偏压是缓慢改变时，即使再进一步增大负偏压也不会影响反型层在开始反型时的最大宽度。如果迅速地改变偏压，则表面层首先变得很宽(深耗尽)，电容接近于零；随着空穴的产生以及表面和体内达到平衡，反型层宽度又恢复到它的最大平衡值并形成表面反型层。

图 1.3 中概略地示出了表面状态的四种情况，说明了低频特性和高频特性之间的差别。空间电荷的最大宽度是半导体杂质浓度的函数，相应的最小电容值可用来确定表面附近




图 1.3 n 型半导体本体的电容-电压关系

的杂质浓度。在较高的温度下，反型层更倾向于同体内保持平衡，低频 C-V 特性曲线能保持略微高些的频率，而电容最小值上升到较高的 C/C_0 值。

在较低的温度下，趋向于较低的过渡频率，因此，要用足够缓慢的速度进行偏压扫描就比较困难了，而且电容最小值也移向较低的 C/C_0 值。在温度很低(40—60°K)时，浅能级的杂质几乎没有完全电离，费米能级处于杂质能级和多数载流子能带边缘之间，结果在零偏压附近造成一个二次电容最小值。在更低的温度下，半导体变成绝缘体，C-V 曲线就没有意义了。

在介绍这些理想 MIS 条件时假设了：

- (1) 半导体的体内性质也适用于表面；
- (2) 在界面上没有过量的电荷；
- (3) 没有额外的表面态；
- (4) 没有固定的氧化物电荷或界面电荷；
- (5) 没有快界面态；
- (6) 氧化物是完美的绝缘体。

在实际的 MIS 结构中，一般与理想条件有相当大的偏离。

1.2 半导体表面的耗尽和反型

1. 半导体表面

由于晶格在半导体表面终止从而形成了不饱和键，另外还由于表面要受到环境的影响，因此半导体表面的性质同体内的性质是不同的。有两种类型的半导体表面。

- (1) 原子级清洁表面：

在原子级清洁的半导体表面里，存在有悬键或未填满的

轨道，在那里，可以有两个电子占据一个自由轨道。如果在表面上有一个孤立的势谷或是由孤立的原子能级产生的能带发生交迭，则表面原子可以变成带负电的，并将捕获体内电子，形成一个 p 型表面，从而提供受主表面态。这些表面态出现于禁带内，其密度大致等于表面原子的密度。这样的原子级清洁表面将是强 p 型的，并对表面效应很敏感，即对某些外来杂质的化学吸附作用很敏感。

(2) 实际表面：

外来原子的吸附使一个原子级清洁的半导体表面成为实际表面，使表面态产生如下变化：

- a. 某些原来的受主态被排除；
- b. 引入新的（中性的或正的）受主态或施主态（这些态为快态，因为它们的弛豫时间快）；
- c. 在界面以外生长膜的里面或上面引入外态（这些属于慢态，因为它们的弛豫时间长）。

实际表面（同体内平衡）附近的势能分布随全部表面态的密度、分布和类型而变化。实际表面是 n 型还是 p 型，取决于已存在的表面态，而与已有的体内掺杂情况无关，例如，在表面态的影响下，施主型表面态占优势的 $p-n$ 结附近的表面，在 p 型区变成弱 p 型（甚至可能反型），在 n 型区变成强 n 型。

2. 表面工作条件

根据电场 (E_0) 的大小，表面空间电荷可划分为四个区（以 n 型半导体为例，对 p 型半导体则必须适当改变极性）。

(1) $E_0 > 0$ ：

空间电荷区的多数载流子浓度比半导体体内高（堆积）。

(2) $E_0 = 0$ ：

1107673

• 7 •