

VHDL

编程与仿真

王毅平 张振荣 编著



人民邮电出版社
www.pptph.com.cn

VHDL 编程与仿真

王毅平 张振荣 编著

人民邮电出版社

内 容 提 要

本书主要介绍了 VHDL 语言基础及当前最为流行的基于 Windows 操作系统的 VHDL 仿真软件 Active-VHDL 的使用。主要内容包括：VHDL 的基本概念，Active-VHDL 的安装、启动，VHDL 的基本语法、结构及内部机制，Active-VHDL 的基本操作、仿真、分析及有限状态机的仿真等。本书最后一章还给出了大量的 VHDL 编程实例，其中许多实例可用作编程模板。

本书适用于专业硬件制作人员及电子系统硬件设计爱好者。

JS243/07

VHDL 编程与仿真

- ◆ 编 著 王毅平 张振荣
责任编辑 梁 凝
◆ 人民邮电出版社出版发行 北京市崇文区夕照寺街 14 号
邮编 100061 电子函件 315@pptph.com.cn
网址 <http://www.pptph.com.cn>
北京汉魂图文设计有限公司制作
北京鸿佳印刷厂印刷
新华书店总店北京发行所经销
◆ 开本：787×1092 1/16
印张：18.5
字数：453 千字 2000 年 7 月第 1 版
印数：1—6 000 册 2000 年 7 月北京第 1 次印刷
ISBN 7-115-08641-9/TP·1716

定价：30.00 元

前　　言

当前，电子系统正在向大规模、集成化和高速度等方向发展，电子设计自动化（EDA）软件工具在市场上已大量出现，以硬件描述语言和逻辑综合为基础的自顶向下建模的电路设计方法在工业界已十分流行。

由于集成电路的设计规模日益增大，复杂程度日益增高，使得门级描述变得难以管理，不得不采用更抽象层次的描述方法，并接受高层次的、自顶向下的设计方法。逻辑图和布尔方程曾经是硬件描述的方法之一，但随着系统复杂程度的增加，这种描述变得过于复杂，不便于使用。在高于逻辑级的抽象层次上，这种方法很难以用简练的方式提供精确的描述，在自顶向下的设计方法中不能再把它当作通常的描述手段，而硬件描述语言（HDL，Hardware Description Language）则逐渐成为满足以上要求的新方法。HDL 与高层次的软件程序设计语言类似，同时又提供了许多强大的功能，而 VHDL（Very High Speed Integrated Circuit Hardware Description Language）已被 IEEE 接受为标准 HDL，成为硬件设计者广泛接受的一种语言。

本书主要介绍了 VHDL 语言基础及当前最为流行的基于 Windows 操作系统的 VHDL 仿真软件 Active -VHDL 的使用。

本书在结构上主要分为四大部分：第一部分包括第一章和第二章，主要介绍了 VHDL 语言的发展和应用，并介绍了 Active - VHDL 的安装、启动及基本操作；第二部分包括第三章至第十二章，主要介绍 VHDL 基本语法、结构及内部机制；第三部分包括第十三章至第十八章，主要介绍 Active VHDL 中的基本操作、仿真、分析及有限状态机（FSM）的仿真；第四部分为第十九章，该部分给出大量的 VHDL 编程实例，可供编程人员参考，其中许多实例可用作编程模板。

本书适用于专业硬件制作人员及电子系统硬件设计爱好者。

由于时间仓促，书中难免存在不妥甚至错误之处，望广大读者不吝赐教。

编者

2000 年 4 月

目 录

第一章 VHDL 概述	1
1.1 EDA 技术	1
1.1.1 自动控制系统设计领域里存在的普遍问题	1
1.1.2 自动控制系统设计的完整解决方案——采用 EDA 技术	1
1.1.3 FPGA 的设计	4
1.2 VHDL 语言	6
1.2.1 硬件描述语言(HDL)	6
1.2.2 VHDL 的设计方法	7
1.3 Active-VHDL 简介	9
1.3.1 VHDL 的 CAD 工具	9
1.3.2 Active-VHDL 简介	10
第二章 Active-VHDL 的安装与启动	11
2.1 系统配置	11
2.2 自动安装	11
2.3 启动程序	17
第三章 Active-VHDL 集成环境	19
3.1 Active-VHDL 主窗口	19
3.2 Active-VHDL 主菜单	20
3.2.1 File 菜单	20
3.2.2 Edit 菜单	24
3.2.3 Search 菜单	26
3.2.4 View 菜单	30
3.2.5 Design 菜单	33
3.2.6 Simulation 菜单	40
3.2.7 Tools 菜单	43
3.2.8 Help 菜单	46
3.3 Active-VHDL 工具按钮	49
3.3.1 标准工具按钮	49
3.3.2 VHDL 编辑窗口工具按钮	51
3.4 Active-VHDL 子窗口	52
3.4.1 设计浏览窗口	52
3.4.2 控制窗口	54
3.4.3 进程窗口	55

3.4.4 查看窗口	55
第四章 VHDL 基本模型结构.....	57
4.1 设计实体	57
4.2 实体说明	59
4.2.1 类属说明	59
4.2.2 端口说明	60
4.2.3 实体说明部分	60
4.2.4 实体语句部分	60
4.3 结构体	61
4.4 设计库	63
4.4.1 STD 库	63
4.4.2 WORK 库	64
4.4.3 资源库	64
4.5 程序包	64
4.5.1 STANDARD 程序包	68
4.5.2 TEXTIO 程序包	70
4.5.3 Std_Logic_1164 程序包	73
4.5.4 Numeric_Std 程序包	73
4.5.5 Numeric_Bit 程序包	74
第五章 VHDL 语法规范	75
5.1 标识符的命名规则	75
5.1.1 短标识符	75
5.1.2 扩展标识符	77
5.2 对象	77
5.3 词法单元	78
5.3.1 注释	78
5.3.2 语句	78
5.3.3 数字	78
5.3.4 字符	79
5.3.5 字符串	80
5.3.6 位串	80
5.4 运算符	81
5.4.1 算术运算符	81
5.4.2 关系运算符	82
5.4.3 逻辑运算符	83
5.4.4 其它运算符	83
5.4.5 运算优先级	84
5.5 表达式	84

5.5.1 算术表达式	84
5.5.2 关系表达式	84
5.5.3 逻辑表达式	85
5.5.4 其它表达式	85
第六章 类型和属性	86
6.1 数据类型	86
6.1.1 标量类型	87
6.1.2 复合类型	92
6.1.3 指针类型	96
6.1.4 文件类型	97
6.2 子类型	97
6.3 类型转换	98
6.3.1 用类型标记实现类型转换	98
6.3.2 用户创建的类型转换	98
6.4 预定义属性	99
6.4.1 值类属性	99
6.4.2 函数类属性	102
6.4.3 信号类属性	103
6.4.4 类型类属性	105
6.4.5 范围类属性	106
第七章 基本语句	107
7.1 VHDL 基本语句	107
7.2 并行语句	108
7.2.1 信号赋值语句	109
7.2.2 块(BLOCK)语句	112
7.2.3 进程(PROCESS)语句	113
7.2.4 断言(ASSERT)语句	115
7.2.5 过程调用语句	116
7.2.6 元件例化语句	117
7.2.7 生成(GENERATE)语句	119
7.3 顺序语句	120
7.3.1 变量赋值语句	120
7.3.2 信号赋值语句	121
7.3.3 IF 语句	121
7.3.4 CASE 语句	122
7.3.5 EXIT 语句	123
7.3.6 LOOP 语句	123
7.3.7 NEXT 语句	124

7.3.8 NULL 语句	125
7.3.9 REPORT 语句	125
7.3.10 RETURN 语句	125
7.3.11 WAIT 语句	126
7.3.12 过程调用语句	126
7.3.13 断言语句	126
第八章 子程序	128
8.1 VHDL 中的子程序	128
8.2 过程	128
8.2.1 基本过程	129
8.2.2 带 INOUT 类型参数的过程	130
8.2.3 过程调用	131
8.3 函数	132
8.3.1 基本函数及其调用	132
8.3.2 转换函数及其调用	133
8.3.3 决断信号与决断函数	134
8.4 子程序重载	135
8.4.1 子程序重载	135
8.4.2 子程序变元类型的重载	137
8.4.3 子程序参数的重载	138
8.4.4 算符重载	139
第九章 模拟周期与 δ 延迟	142
9.1 模拟周期	142
9.2 δ 延迟	143
9.3 信号与变量的区别	144
9.3.1 信号赋值与变量赋值	145
9.3.2 进程中的变量与子程序中的变量	147
9.3.3 共享变量	148
第十章 信号驱动源与延迟	149
10.1 信号驱动源模型	149
10.2 信号驱动源的延迟	151
10.3 传输延迟	151
10.3.1 语法格式	151
10.3.2 作用和影响	151
10.4 惯性延迟	152
10.4.1 语法格式	152
10.4.2 作用和影响	153

10.5 阈值惯性延迟	154
第十一章 配置	155
11.1 配置的定义	155
11.2 默认配置	155
11.3 元件配置	156
11.3.1 低级的配置形式	157
11.3.2 实体结构体对形式	157
11.3.3 端口映射	158
11.4 映射库实体	159
11.5 配置中的类属	159
11.6 配置的类比	160
11.7 块配置	160
11.8 结构体配置	161
第十二章 描述风格	162
12.1 行为描述	162
12.2 数据流描述	164
12.3 结构描述	164
12.4 混合描述	166
第十三章 测试基准	168
13.1 VHDL 中的测试基准	168
13.2 测试基准描述	168
13.3 Active-VHDL 中的测试基准	171
第十四章 Active-VHDL 设计	180
14.1 新建设计	180
14.1.1 启动时新建设计	180
14.1.2 设计中新建设计	183
14.2 添加端口	184
14.3 使用 VHDL 编辑窗口	185
14.4 使用设计浏览器	187
14.5 添加新文件	188
14.6 使用语言助手	189
第十五章 Active-VHDL 调试	193
15.1 编译设计	193
15.1.1 Active-VHDL 编译菜单	193

15.1.2 编译过程	194
15.2 错误定位	198
15.3 使用书签	199
15.3.1 添加书签	199
15.3.2 切换书签	199
15.3.3 删除书签	200
15.4 运行仿真	200
15.4.1 Run 方式	200
15.4.2 Run Until 方式	200
15.4.3 Run For 方式	201
15.4.4 终止仿真	201
15.4.5 重新开始仿真	201
15.5 使用断点	201
15.5.1 语句断点	201
15.5.2 信号断点	203
15.6 产生信号波形	204
第十六章 Active-VHDL 分析	206
16.1 Active-VHDL 分析	206
16.2 波形分析	206
16.3 使用信号列表	210
16.4 使用查看窗口	212
16.5 使用进程窗口	213
第十七章 有限状态机	215
17.1 有限状态机的描述风格	215
17.2 有限状态机的 VHDL 描述	216
17.2.1 有限状态机的编码规则	216
17.2.2 有限状态机的描述风格	216
17.2.3 有限状态机描述实例	217
17.3 Active-VHDL 中的有限状态机	226
17.4 新建有限状态机	228
17.4.1 启动 Active-VHDL 时新建有限状态机	228
17.4.2 已进入 Active-VHDL 时新建有限状态机	232
17.5 设计有限状态机	233
17.5.1 有限状态机编辑窗口	233
17.5.2 使用设计向导	235
17.5.3 有限状态机的详细设计	238
17.6 有限状态机的编译	244
17.7 有限状态机的仿真	244

第十八章 综合	247
18.1 综合进程	247
18.2 RTL 级描述	247
18.3 约束	248
18.3.1 时间约束	249
18.3.2 面积约束	249
18.4 属性	250
18.4.1 驱动	250
18.4.2 负载	250
18.4.3 到达时间	250
18.5 工艺库	251
18.6 综合	252
18.6.1 转换	252
18.6.2 布尔优化	252
18.6.3 映射到门级	253
第十九章 描述实例	254

第一章 VHDL 概述

本章主要内容：

- EDA 技术
- VHDL 语言
- Active-VHDL 简介

1.1 EDA 技术

电子设计自动化(EDA)技术从 70 年代开始经历了计算机辅助设计 (CAD)、计算机辅助工程(CAE)、电子系统设计自动化 (ESDA)3 个阶段。前两个阶段的 EDA 产品都只是个别或部分地解决了电子产品设计中的工程问题；第三代 EDA 工具根据工程设计中存在的瓶颈和矛盾对设计数据库实现了统一管理，并提出了并行设计环境的概念，提供了独立于工艺和厂家的系统级的设计工具。

1.1.1 自动控制系统设计领域里存在的普遍问题

目前以多台计算机为基础的集散控制系统已成为计算机控制发展的主流，但是传统的自动控制系统无论是硬件结构还是系统设计方法都存在一些问题。

1. 系统硬件结构存在的问题

在集散系统中，硬件的核心——基本监控单元几乎都是围绕各类单片机，再加上外围大规模集成电路(LSI)和一些通用集成电路(IC)这三大块来设计的。

这部分电路设计的主要问题是设计的通用性和可再利用性差。另外，由于微处理器(MPU)的速度、集成度愈来愈高，寻址能力越来越强，数据总线越来越宽，再加上电子产品高速、低功耗、高可靠性、小型化的发展趋势，导致原来电子系统中的 LSI 和通用 IC 适应不了这一技术发展的要求。

2. 传统的系统设计方法及局限性

传统的系统设计方法，在物理的原理样机生产出来之前，工程师只能在面包板或临时印制板上做部分电路的测试和验证，随着系统复杂程度的提高，在试验板上做整个系统的试验非常困难和费时，因此，传统方法一次设计需经多次修改和试验甚至是大的反复，设计周期长是不言而喻的。

1.1.2 自动控制系统设计的完整解决方案——采用 EDA 技术

采用 EDA 技术后，对自动控制系统设计的改进主要包括以下两个方面：

- 采用可编程逻辑器件后对系统硬件的改造；
- 对系统设计方法的改进。

下面分别介绍这两个方面。

1. 采用可编程逻辑器件后对系统硬件的改造

进入 90 年代以来, 可编程逻辑器件以其高速、高集成度和现场可编程的优势, 成为电子系统中新的积木块, 与 MPU、存储器形成了三个可编程的新的结构体系, 并成为电子系统新的设计潮流。

在单片机系统中, 可采用一片 FPGA 来实现地址锁存、译码、总线驱动与扩展, 甚至实现把 8 位存储器并入 16 位处理器, 或把 16 位存储器并入 64 位处理器的控制与字节装配逻辑。

现场可编程逻辑器件在自控系统的大规模高速数据采集与处理系统中, 可以代替 DSP 高速、准确地完成一些控制算法。在总线接口控制中, 利用现场可编程逻辑器件的在线编程能力, 可以使单块通用总线接口板的设计成为可能。在数据通信控制领域内, 利用现场可编程逻辑器件, 则可实现通信协议的动态转换和总线仲裁逻辑。

2. 对系统设计方法的改进

采用 EDA 技术后的系统设计方法有明显的改进。

EDA 环境下的系统设计一般都采用自顶向下(Top-Down)的系统设计方法, 它是针对传统的自底向上(Bottom-Up)的系统设计方法而提出来的。

自底向上的设计方法是从已存在的单元出发进行系统设计, 它限制了设计人员的创造力。自顶向下的设计过程可理解为从系统硬件的高层次抽象描述向最底层物理描述的一系列转换过程, 直到最后得到可实现的硬件系统描述为止。

对于功率变换系统, 由于其复杂性及电路形式的多样性, 给直接在电路上进行电路性能的研究、理论分析及计算带来了诸多的不便, 特别是在驱动电路、吸收回路、续流电路、滤波电路的参数选取上缺乏准确的指导, 因此必须依靠计算机辅助分析的方法来研究功率变换电路的性能和特点。同时, 自动控制系统一般工作在强电磁干扰环境下, 由此带来了电磁兼容性设计等问题, 使设计和调试反复多、周期长, 影响了新产品的投入速度。

自动控制系统设计的 EDA 解决方案主要体现在以下 7 个方面:

- 自动控制系统设计的设计输入;
- 自动控制系统中模拟电路的设计;
- 自动控制系统中数字电路的设计;
- 自动控制系统中数模混合电路的设计;
- 自动控制系统中软、硬件的协同设计;
- 自动控制系统的印制板电路板(PCB)设计;
- 系统测试技术。

下面详细介绍这 7 个方面的解决方案。

1. 自动控制系统设计的设计输入

传统设计方法是工程师用纸和笔设计, 或通过计算机画出原理图的设计输入, 但这对于大系统的设计显然不适用。EDA 技术不仅支持原理图的设计输入, 而且还可以支持 VHDL、VERILOG 的输入, 甚至是图形化设计输入。如系统功能的流程图、状态转移图、真值表等。因此 EDA 的设计输入是一种概念输入, 它突破了具体工艺的束缚, 可以充分发挥设计者的创造力。

2. 自动控制系统中模拟电路的设计

工业自动控制系统中模拟电路的设计主要包括两方面内容: 一是数据采集与处理部分

模拟信号的调节、整定与隔离；二是功率电子电路的设计。模拟电路设计可分为两方面：模拟 IC 的设计和模拟系统的设计。

对于模拟系统的设计，各家公司基本上都是以伯克莱分校的 SPICE 算法为核心，再加上一些分析工具，如容差分析、网络分析、电应力分析等。另外，还有一些功能较强的参数优化工具及丰富的模型库和建模工具。

3. 自动控制系统中数字电路的设计

数字电路设计是自动控制系统中的主要部分。

EDA 技术对数字系统的设计是以可编程逻辑器件为基础，以硬件描述语言(HDL)为特色的高层次系统设计方法。近年来，使用硬件描述语言的行为级系统设计技术广受重视。在数字电路硬件描述语言领域内有两种 IEEE 的工业标准，即 VHDL 和 VERILOG，它们都是技术独立的语言，不束缚于某一特定的工艺，也不把设计方法强加于设计者，大大提高了设计的效率和可再利用性。

在设计输入完成后，接下来做仿真。对于系统仿真，特别是板级仿真，最主要的问题是仿真库的问题，由于板级设计的千差万别，EDA 厂商不可能提供一个全面的仿真库来满足所有板级设计者的要求。设计者碰到仿真库不全时，对于复杂的库可以向有关公司购买，对于简单的，可以自己建立一些仿真模型。对于仿真器除关注仿真库的丰富与否外，还必须注意仿真器的速度。据统计，使用 EDA 进行系统设计，其中有 90%以上的时间花在电路仿真上，因此提高仿真效率对缩短产品上市时间是关键一环。

功能仿真正确后，要做逻辑综合。逻辑综合是把一个高层次的和工艺无关的描述转换为一个低层次的与特定工艺相关的逻辑电路的过程。在逻辑综合时要注意的是并非任意的 VHDL 代码综合出来的结果都能让人满意，不良的综合结果会产生芯片资源的浪费、功率的损耗。而改变这种状况的唯一途径就是改善 VHDL 代码的风格，使其便于综合，其中最重要的一点是：不要写纯软件性的代码。

在设计验证阶段最重要的是时序分析，并将结果返标回仿真器，然后再用实际延时值做仿真以得到真实结果。时序分析主要解决 3 方面的问题：

- (1) 对芯片、板级、系统级的信号建立和保持时间的检查；
- (2) 互连延时仿真和信号完整性分析；
- (3) 对布局策略进行评估。

现行的时序分析基本都采用静态时序分析工具，它无需测试矢量，能很清楚地报告 VHDL 源代码中所存在时序的违反以及一些设计者没有料到的问题，而且它完全支持自顶向下的设计方法。

4. 自动控制系统中数模混合电路的设计

现在的工业自动控制系统中大部分是模数混合电路，甚至是模拟、数字和语言描述的系统组合。在一个系统中同时存在多种设计方法，以往的单点工具显然不能满足这种设计要求，因此，需要一个统一的仿真环境，在这个环境下各单点工具能动态地连接在一起。据此，各家公司先后推出了各种各样的数模混合分析环境，它允许各单点仿真工具和其它分析工具很好地集成在一起，同步协调地运行。

5. 自动控制系统中软、硬件的协同设计

几乎任何一个工业自动控制系统都包含有软件，这就要求在设计硬件的同时也必须兼顾软件调试。以前，软件设计和硬件设计是分开的，这种软、硬件的串行系统设计方式极大

地延长了设计周期。

目前，软、硬件协同设计的嵌入式系统设计是一种最有效的完整解决方法，这种方法采用软件和硬件共同仿真的技术(Co-Simulation)。(例如 Viewlogic 公司 Eagle 分部的 EAGLEI 和 EAGLEV 产品)，它提供了一个虚拟系统集成环境，在此环境下，由虚拟产品控制台 VPC 来同步软件仿真器、硬件仿真器与虚拟软件处理器 VSP(处理器的高性能软件模型)的运作，运用实际的应用程序去驱动硬件设计的软件模型，从而有效地解决了系统中软、硬件设计中的瓶颈，极大缩短了产品的上市时间。

6. 自动控制系统的印制电路板(PCB)设计

以往系统的功能设计和物理设计是两个独立的过程，随着设计复杂性和系统工作频率的提高，这种方式会产生一些严重的后果。因此，就需要一些工具来管理这两者之间的关系，并对一块板上的多种不同性能同时优化，以减少返工。实现这个目标的途径，就是把后端物理设计过程尽可能提到设计周期的前端，这样就能更好地了解本设计的物理因素，如热完整性、时间特性、电磁干扰和可靠性等的影响程度。

7. 系统测试技术

在半导体加工过程或 PCB 制造过程中，可能会引入各种失效，这些物理失效必然表现为电学故障，因此必须对特定用途集成电路(ASIC)或者 PCB 进行严密的测试(FPGA 因为出厂时经过严格测试，因此不须再测试)。

为了对系统进行测试，必须先用计算机辅助测试工具自动产生测试向量，然后进行故障仿真，直到使故障覆盖率达到规定的要求。由于电路规模日益复杂，测试码的生成变得越来越困难。因此，为了对 ASIC 或 PCB 进行测试，在设计时就必须充分考虑到其可测试性，即进行可测试性设计，随着系统设计的复杂性不断提高，为了达到高的故障覆盖率和快速测试就必须借助于良好的测试工具。

1.1.3 FPGA 的设计

FPGA 的设计是 VHDL 语言应用的一个主要方面，本节将介绍如何用高级综合器与 FPGA 开发工具相连接，从而实现从 VHDL 行为级描述到 FPGA 芯片的自动设计。

1. VHDL 高级综合器与 FPGA 工具相连所构成的系统

现场可编程门阵列 (Field Programmable Gate Array, FPGA) 的出现使集成电路的设计与实现进入了一个崭新的阶段。用户在现场定制一块集成电路，再用高级综合器与 FPGA 开发工具相连接，就可以实现从超高速集成电路硬件描述语言 (Very High Speed Integrated Circuit Hardware Description Language, VHDL) 行为级描述到 FPGA 芯片的自动设计，其所构成的系统如图 1.1 所示。

下面讨论两者的衔接问题：首先分析实现这种连接所面临的问题，然后介绍实现的方法，接着给出若干实例的运行结果 7。

2. 实现高级综合与底层物理设计衔接所面临的问题

将高级综合器与 FPGA 开发工具相连接，主要是将高级综合器综合出的寄存器传输级 (Register Transfer Level, RTL) 结构转化为 FPGA 工具所能接受的逻辑网表。但实际上，这种 RTL 结构与逻辑网表之间存在着相当的差距，主要有：




图 1.1 VHDL 高级综合器与 FPGA 工具相连所构成的系统

(1) 元件粒度的差异

通常 FPGA 宏单元的粒度较 RTL 元件小，而 FPGA 基本单元的粒度更小，有些 FPGA 工具只能接受基本单元组成的网表。

(2) 数据宽度差异

高级综合之后的 RTL 元件的数据宽度常常因不同的设计而异，因此需要动态地用 FPGA 库单元构造 RTL 元件，以满足不同的设计要求。

(3) 格式问题

高级综合器和所衔接的后端 CAD 工具在格式上必须一致。

此外，还有一个优化问题，主要是两个方面：一是速度；二是面积。

3. 高级综合与底层物理设计衔接的实现方法

高级综合与底层物理设计的衔接，是经过映射和转换两大步骤实现的。映射即工艺映射。转换的含义：一是将宏单元展开为基本单元；二是进行格式上的转换，使 FPGA 开发工具能够接受。

(1) 工艺映射

一般用一个有向流图 $G=(V,A)$ 表示高级综合后的 RTL 结构，其中， $V=\{v_1, v_2, \dots, v_m\}$ 是结点集合，每个结点表示一个抽象部件， $Op(v_i)$ 为其操作(功能)， $A=\{a_1, a_2, \dots, a_n\}$ 是有向边集合，边 $a_i = \langle v_j, v_k \rangle$ 为结点 v_j 和 v_k 之间的连线(数据依赖关系)。用 $L=\{u_1, u_2, \dots, u_m\}$ 表示特定的目标工艺库，用 $functionality(u_i)$ 表示其中的库单元 u_i 能够实现的所有功能集， $cost(u_i, bw(u_i))$ 为造价评估函数， $delay(u_i, bw(u_i))$ 为传输延迟评估函数。其中， $bw(u_i)$ 表示库单元 u_i 的位数。

定义 M 为所有映射 $M_i: V \rightarrow L$ 的集合。那么，RTL 工艺映射的目标是寻找满足下列约束条件的映射 M_i ：

- ① $v_j \in V, Op(v_j) \in functionality(M_i(v_j))$
- ② $\alpha \times \sum cost(M_i(v_j), bw(M_i(v_j))) + \beta \times \sum delay(M_i(v_j), bw(M_i(v_j)))$ 最小

这里， $0 \leq \alpha, \beta \leq 1$ ，且 $\beta = 1.0 - \alpha$ 。

对于任一 $v_j \in V$ ，做映射 M_i 时有两种情况：

-
- ① 如果 $M_i(v_j) = \{u_k\}$, 抽象部件 v_j 可以用工艺单元 u_k 匹配。这时, 又存在两种情况:
 - (a) 若 $bw(v_j) \leq bw(u_k)$, 则 v_j 可以直接映射为工艺单元 u_k ;
 - (b) 若 $(a-1) \times bw(u_k) < bw(v_j) \leq a \times bw(u_k), a > 1$, 则 v_j 可以映射为 a 个相同的工艺单元 u_k , 相应的操作称为单元扩展。
 - ② 如果 $M_i(v_j) = \{u_{k1}, u_{k2}, \dots, u_{km}\}$, 抽象部件 v_j 需要用 m 个不同的工艺单元生成, 相应的操作称为单元重组。

至于 RTL 工艺映射结果的优化, 主要是基于工艺单元库的结构优化。

(2) 转换

转换是借助于宏单元构造库实现的, 具体地说, 是要解决以下关键问题:

① 宏单元构造库的建立

宏单元构造库记述了宏单元的构造(即一个宏单元是由哪些基本单元构成)及单元间的构造。

② 数据通道和控制器综合结果的组装

通常, 高级综合器对数据通道和控制器分别进行综合, 形成两个综合结果。组装是将这两部分中对应的连线连接起来, 使其成为一个整体。

③ 展开宏单元

利用宏单元构造库, 将映射后网表中的宏单元逐个替换为 FPGA 基本单元构成的网表。在展开过程中, 应采取相应措施以确保连线的正确, 还要对某些元件进行特殊的处理, 比如, 总线类型的端口、ROM、硬宏单元等。

④ 格式转换

即形成 FPGA 工具能接受的网表格式。

(3) 将各级结果转换为 VHDL 描述

将各级结果转换成 VHDL 描述的好处是可以使系统成为开放的, 也就是说可以与第三方厂商的电子设计自动化 (Electronic Design Automation , EDA)工具进行信息交换, 比如, 使用 Cadence 等厂家的 VHDL 模拟器进行模拟验证。

(4) 将最终结果转换为 EDIF 描述

电子设计交换格式 (Electronic Design Interchange Format , EDIF)是一种国际标准, 将结果用 EDIF 描述, 可使高级综合器与众多的 FPGA 开发工具或其它后端 CAD 工具进行衔接。

4. 若干应用实例

利用本系统可以运行若干 VHDL 描述的实例, 具有代表性的有:

- (1) 求解某算术表达式;
- (2) 高速公路交通灯控制器;
- (3) 条形码阅读预处理器;
- (4) 五阶椭圆滤波器。

1.2 VHDL 语言

1.2.1 硬件描述语言(HDL)

HDL 与高层次的软件程序设计语言类似, 同时它又提供了以下功能:

- (1) 在希望的抽象层次上, 可以对设计进行精确而简练的描述;