

中大规模数字集成电路 原理与应用电路

PRINCIPLES AND APPLICATIONS OF MIDDLE AND
LARGE SCALE DIGITAL INTEGRATED CIRCUIT

李国成 编著

成都科技大学出版社

中大规模数字集成电路

原理与应用电路

李国成 编著

成都科技大学出版社

一九九一年九月

内 容 简 介

本书对常用中大规模数字集成电路的原理和功能作了简要分析,并用大量篇幅分析了七十多例应用电路。该书把原理分析与应用电路分析融为一体,并以应用电路为主,原理分析为应用电路服务。附录中列出了七百多种国内外小规模及中大规模数字集成电路的引脚排列图,而且编排新颖、别具一格,是数字集成电路手册的一种浓缩,查找、选择和代换都极为方便。

读者对象:高等学校有关专业师生、科技人员、工程技术人员、电子爱好者等。

中大规模数字集成电路原理与应用电路

编 著 者: 李国成

责任编辑: 盛宇康

成都科技大学出版社出版、发行

四川省新华书店经销

成都科技大学印刷厂印刷

开本: 787×1092毫米 1/16 插页: 4 印张14.75

1991年9月第1版 1991年9月第1次印刷

印数 1—3800 字数: 364千字

ISBN 7-5616-0480-7/TN·11

定价: 5.60元

前 言

随着电子技术的不断进步, 中大规模数字集成电路迅速地发展起来, 其功能强、可靠性高、应用灵活、使用方便, 在国民经济各个领域正在越来越广泛地得到应用。

全书共分五章和两个附录, 每一章又分为原理分析和应用电路分析两个部分。书中的五章正文对编码器、译码器、数据分配器、数据选择器、全加器、寄存器、计数器、计数·译码器、计数·寄存·译码·驱动器、计数·寄存·译码驱动·显示器、定时器、只读存储器和随机存取存储器等中大规模数字集成电路的原理和功能进行了简要分析, 同时, 以大量的篇幅对七十多例中大规模数字集成电路的应用电路进行了分析, 并把这些应用电路按照电路所采用的主要中大规模数字集成电路的类型分别归类到相应集成电路的原理分析之后, 把原理分析和应用电路分析融为一体, 使原理分析为应用电路服务, 以应用电路分析促进中大规模数字集成电路的开发和应用。

附录A和附录B分别列出了七百多种国内外小规模和中大规模数字集成电路的引脚排列图, 并且编排新颖, 别具一格, 即把逻辑功能相同、引脚排列图相同的集成电路型号编排在同一个引脚排列图下面, 便于查找、选择和代换。

为了使高等工业学校的电子技术课程适应集成电路发展和应用的需要, 国家教委一九八七年批准的《高等工业学校电子技术课程教学基本要求》(下简称《教学基本要求》)中提出了加强中规模数字集成电路的要求。笔者根据《教学基本要求》的试行意见稿以及现行使用教材的实际情况, 曾于一九八六年编写了《常用中大规模数字集成电路原理》讲义, 并作为数字电子技术课程的补充教材试用。本书是在对上述讲义进行修改和补充的基础上重新编写而成的。

本书可作为普通高等学校和成人高等教育学校(如电大、夜大、职大、函大、自修大学等)有关专业的辅助教材或教学参考书, 同时, 对于广大工程技术人员和电子爱好者也具有很好的参考价值。

成都科技大学计算机及自动控制系统肖可达教授审阅了本书全稿, 并提出了宝贵意见。刘建华、王红燕、莫平等同志协助本书附录的部分编写工作。孙晓菊同志承担了本书全部插图的描图工作。在此, 一并致以诚挚的谢意。

由于作者的水平有限, 加之编写时间比较仓促, 所以, 书中的错误和不妥之处在所难免, 恳望同行及广大读者批评指正。

作者

1989年5月于成都

目 录

第一章 组合逻辑电路

1.1 优先编码器	(1)
1.1.1 T341、T1148 优先编码器的逻辑原理	(1)
1.1.2 应用电路分析	(4)
一、十进制数转换为四位二进制代码编码电路	(4)
二、十六进制数转换为四位二进制代码编码电路	(5)
三、模一数转换电路	(6)
1.2 七段字形译码器	(9)
1.2.1 T337中规模七段字形译码器的逻辑原理	(9)
1.2.2 应用电路分析	(12)
一、一位十进制数译码显示电路	(12)
二、数字式智力竞赛抢答电路	(14)
1.3 数据选择器	(16)
1.3.1 T576八选一数据选择器的逻辑原理	(16)
1.3.2 输入数据的扩展应用	(19)
1.3.3 应用电路分析	(20)
一、四位奇偶校验电路(之一)	(21)
二、全加器	(21)
三、数码等值比较电路	(22)
四、八路信号发送电路	(23)
五、序列控制电路	(24)
1.4 4线-16线译码器/16路数据分配器	(24)
1.4.1 T333的逻辑原理	(26)
1.4.2 应用电路分析	(30)
一、四位奇偶校验电路(之二)	(30)
二、一位加法/减法运算电路	(31)
三、节拍脉冲产生电路	(32)
四、代码转换电路	(34)
五、16路数据传输电路	(35)

1.5 四位全加器	(37)
1.5.1 T692 四位全加器的逻辑原理	(37)
1.5.2 应用电路分析	(38)
一、代码转换电路	(38)
二、八位加法/减法运算电路	(40)
三、八位数值比较电路	(44)

第二章 时序逻辑电路

2.1 2-16进制同步计数器	(46)
2.1.1 T214的逻辑原理	(46)
2.1.2 应用电路分析	(50)
一、计数器/移位寄存器	(50)
二、自动音量调节电路(之一)	(52)
三、时序控制电路	(54)
四、多功能彩色灯光控制电路(之一)	(55)
五、时钟脉冲分配电路	(60)
六、数字式电子密码锁控制电路(之一)	(60)
2.2 四位二进制可逆计数器	(65)
2.2.1 T215的逻辑原理	(65)
2.2.2 应用电路分析	(67)
一、电子拔河游戏逻辑电路	(67)
二、公共汽车站名予告控制电路	(71)
三、多功能彩色灯光控制电路(之二)	(74)
四、阶梯波信号产生电路(之一)	(75)
2.3 2-5-10进制可预置计数器	(78)
2.3.1 T211的逻辑原理	(78)
2.3.2 应用电路分析	(82)
一、20、25、50、100进制计数器	(82)
二、2~100以内任意计数器	(83)
三、数字钟逻辑电路	(84)
四、自动定时检测电路	(90)
五、交通信号灯自动控制电路	(95)
六、时间检测电路	(101)
七、数字式电子密码锁控制电路(之二)	(102)
2.4 八位移位寄存器	(104)
2.4.1 T457的逻辑原理	(104)

2.4.2 应用电路分析	(107)
一、双工作模式顺序控制电路(之一)	(107)
二、阶梯波信号发生电路(之二)	(109)
三、双工作模式顺序控制电路(之二)	(111)
四、八位扭环形计数器	(113)

第三章 时序·组合逻辑电路

3.1 十进制计数·时序译码器	(116)
3.1.1 C187的逻辑原理	(116)
3.1.2 应用电路分析	(118)
一、反应力测试智力游戏电路	(118)
二、音量自动调节电路(之二)	(120)
三、数字电子钟发光二极管秒显示电路	(120)
3.2 十进制计数·七段式译码器	(123)
3.2.1 CH4026的逻辑原理	(124)
3.2.2 应用电路分析	(126)
一、荧光数码管显示电路	(126)
二、大型数字式电子计分显示电路	(127)
三、十二小时工作模式数字钟电路	(129)
3.3 十进制计数·寄存·译码·液晶驱动器	(132)
3.3.1 CH267的逻辑原理	(133)
3.3.2 应用电路分析	(134)
一、两位十进制数显示电路	(134)
二、电子摇奖号码产生电路	(136)
3.4 十进制计数·寄存·译码驱动·LED显示器	(138)
3.4.1 CL102的逻辑原理	(139)
3.4.2 应用电路分析	(145)
一、程序控制显示电路	(145)
二、数字式电子脉搏测定电路	(146)
三、可编程分频电路	(148)

第四章 时基集成电路

4.1 5G555时基集成电路	(152)
4.1.1 电路组成	(152)

4.1.2 工作原理	(154)
4.1.3 应用电路分析	(154)
一、电子门铃电路	(154)
二、小功率直流—交流逆变电路	(156)
三、直流电位检测电路	(157)
四、可调方波/矩形波脉冲产生电路	(159)
五、楼梯照明灯定时控制电路	(160)
六、电视节目的监视与定时转换电路	(162)
七、路灯亮灭自动控制电路	(165)
八、电风扇触摸保护及无级调速自动控制电路	(166)
九、普通示波器双踪显示转换电路	(167)
十、晶体管特性曲线显示转换电路	(168)
4.2 CH7556双时基集成电路	(169)
4.2.1 电路组成	(169)
4.2.2 工作原理	(171)
4.2.3 应用电路分析	(172)
一、救护车音响产生电路	(172)
二、警车音响产生电路	(173)
三、顺序定时控制电路	(174)
四、电冰箱温度自动控制电路	(176)
五、路灯自动定时控制电路	(178)
六、门锁报警电路	(179)
七、市电故障监视电路	(181)

第五章 半导体存储器

5.1 随机存取存储器	(183)
5.1.1 DG7489的电路组成	(183)
5.1.2 工作原理	(184)
5.1.3 应用电路分析	(187)
一、四位二进制计数电路	(187)
二、电梯自动控制电路	(188)
5.2 可编程只读存储器	(191)
5.2.1 SD805的组成原理	(192)
5.2.2 应用电路分析	(194)
一、256×16可编程只读存储器电路	(194)
二、二进制与二—十进制代码转换电路	(194)

三、二进制乘法电路.....	(196)
----------------	---------

附录A 小规模数字集成电路引脚排列图

一、与非门.....	(200)
二、或非门.....	(202)
三、与或非门.....	(203)
四、异或门/异或非门.....	(204)
五、JK触发器.....	(205)
六、D触发器.....	(207)

附录B 中大规模数字集成电路引脚排列图

一、编码器.....	(210)
二、译码器/数据分配器.....	(211)
三、数据选择器.....	(215)
四、寄存器.....	(217)
五、计数器.....	(219)
六、半导体存储器.....	(223)
主要参考文献.....	(226)

第一章 组合逻辑电路

常用中规模数字集成组合逻辑电路有编码器、译码器、数据选择器、数据分配器和全加器等。由于集成组合逻辑电路的产品类型比较多,所以,对于每一种组合逻辑电路,本章仅选择其中比较典型的产品进行分析,同类型的其它集成电路产品尽管电路的组成有所不同,但基本原理是相同的,并在附录中列出了国内外常用中大规模集成组合逻辑电路的引脚排列图,以便读者对照选择和代换使用。本章在每一种集成电路的原理分析之后,分析了部分典型的应用电路,并把集成电路的原理分析与应用电路融为一体,原理分析突出功能分析,原理分析为应用电路服务。

1.1 优先编码器

编码器可按照被编码信号的不同特点和要求分为二进制编码器和二-十进制编码器。图1-1、图1-2和表1-1、表1-2分别是二进制编码器(3位)和二-十进制编码器(4位)的方框示意图和真值表。从编码器的真值表可以看出,任何一个时刻,编码器只能对一个输入信号进行编码,在输入端不允许出现两个或两个以上的信号同时为高电平的情况(对高电平有效的编码器)。所以,普通编码器的输入信号是相互排斥的。

在一些数字系统中,常常要求编码器具有优先编码的功能,即在编码器的几个输入端同时输入信号时,输出编码按照预先约定的优先顺序输出。这种编码器称为优先编码器。




图1-1 三位二进制编码器方框示意图




图1-2 二-十进制编码器方框示意图

常用的中规模优先编码器有8线-3线优先编码器(3位二进制编码器)和10线-4线优先编码器(4位二-十进制编码器)等。附录B列出了这两种优先编码器部分产品的引脚排列图。图1-3是T341、T1148 8线-3线优先编码器的逻辑电路图。

1.1.1 T341、T1148优先编码器的逻辑原理

一、逻辑函数

中规模优先编码器T341和T1148的逻辑电路基本相同,由与或非门和反相器组成,

表 1-1 三位二进制编码器真值表

输 入								输 出		
I_7	I_6	I_5	I_4	I_3	I_2	I_1	I_0	C	B	A
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	0	0	0	1
0	0	0	0	0	1	0	0	0	1	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	0
0	0	1	0	0	0	0	0	1	0	1
0	1	0	0	0	0	0	0	1	1	0
1	0	0	0	0	0	0	0	1	1	1


表 1-2 二—十进制编码器真值表

十进 制数	输 入										输 出			
	I_9	I_8	I_7	I_6	I_5	I_4	I_3	I_2	I_1	I_0	D	C	B	A
0	0	0	0	0	0	0	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	0	0	1	0	0	0	0	1
2	0	0	0	0	0	0	0	1	0	0	0	0	1	0
3	0	0	0	0	0	0	1	0	0	0	0	0	1	1
4	0	0	0	0	0	1	0	0	0	0	0	1	0	0
5	0	0	0	0	1	0	0	0	0	0	0	1	0	1
6	0	0	0	1	0	0	0	0	0	0	0	1	1	0
7	0	0	1	0	0	0	0	0	0	0	0	1	1	1
8	0	1	0	0	0	0	0	0	0	0	1	0	0	0
9	1	0	0	0	0	0	0	0	0	0	1	0	0	1

如图1-3(a)所示。

T341和T1148的引脚功能如下：

I_7 、 I_6 、 I_5 、 I_4 、 I_3 、 I_2 、 I_1 、 I_0 ——编码输入端（输入低电平有效）。



(a) 逻辑原理图

Q_C 、 Q_B 、 Q_A ——数码(8421码)输出端。

I_S/Q_S ——使能输入控制端/使能输出端。 I_S 和 Q_S 配合使用,可实现多级连接,以扩展编码输入端。

Q_{EX} ——工作状态输出端。

根据T341和T1148的逻辑电路,求出其逻辑函数表达式如下:


$$Q_A = I_5 + \overline{I_1}I_2I_4I_6 + \overline{I_3}I_4I_6 + \overline{I_5}I_6 + \overline{I_7}$$

$$Q_B = I_5 + \overline{I_2}I_4I_6 + \overline{I_3}I_4I_6 + \overline{I_5} + \overline{I_7}$$

$$Q_C = I_5 + \overline{I_4} + \overline{I_6} + \overline{I_7}$$

$$Q_S = I_5 + I_0I_1I_2I_3I_4I_6I_7$$

$$Q_{EX} = \overline{Q_S} \overline{I_5} = \overline{I_5} + \overline{Q_S}$$



(b) 管脚排列图

图 1-3 T341、T1148优先编码器

二、逻辑功能

根据优先编码器T341、T1148的逻辑函数表达式,列出其功能表如表1-3所示。

从表1-3可以看出, T341优先编码器的功能如下:

1. T341是一种以反码形式输出的8421码编码器,输入信号为低电平有效。
2. 当 $I_5=1$ 、 $Q_S=Q_{EX}=1$ 时,编码器停止工作,无论输入端 $I_0 \sim I_7$ 输入何种数

表 1-3 T341 编码器真值表

序号	I_s	I_0	I_1	I_2	I_3	I_4	I_5	I_6	I_7	Q_C	Q_B	Q_A	Q_S	Q_{Ex}
×	1	×	×	×	×	×	×	×	×	1	1	1	1	1
8	0	1	1	1	1	1	1	1	1	1	1	1	0	1
7	0	×	×	×	×	×	×	×	0	0	0	0	1	0
6	0	×	×	×	×	×	×	0	1	0	0	1	1	0
5	0	×	×	×	×	×	0	1	1	0	1	0	1	0
4	0	×	×	×	×	0	1	1	1	0	1	1	1	0
3	0	×	×	×	0	1	1	1	1	1	0	0	1	0
2	0	×	×	0	1	1	1	1	1	1	0	1	1	0
1	0	×	0	1	1	1	1	1	1	1	1	0	1	0
0	0	0	1	1	1	1	1	1	1	1	1	1	1	0

码，编码器无选择输出，即 $Q_C Q_B Q_A = 111$ 。

3. 当 $I_s = 0$ 时，允许编码器进行编码。若 $Q_{Ex} = 1$ ，则表示编码器无数码输入；若 $Q_{Ex} = 0$ ，则表示编码器有数码输入，编码器处于编码工作状态。

4. 输入端 ($I_0 \sim I_7$) 具有编码的优先权位。 I_7 的优先权位最高， I_0 的优先权位最低。当编码器处于编码工作状态时，若某一输入端要进行编码（输入低电平），则比它优先权位低的输入端无法进行编码，输出代码则对应于有优先权的输入端进行编码。例如，当 $I_s = 0$ 时，只要 $I_6 = I_7 = 1$ ，无论 I_4 、 I_3 、 I_2 、 I_1 、 I_0 是否进行编码，则输出代码始终是 $Q_C Q_B Q_A = 101$ 。

编码器在计算机、数字通信、仪器仪表以及数字编码系统中得到广泛应用，其功能是将一位十进制数（0~9）转换为四位二进制代码，以完成数字进制的变换。

1.1.2 应用电路分析

一、十进制数转换为四位二进制代码编码电路

图1-4是采用一块T341编码器构成的将一位十进制数转换为四位二进制代码的




图 1-4 十进制数转换为四位二进制代码的编码电路

编码电路。

图中, $I_0 \sim I_9$ 是十进制数 0~9 所对应的编码输入端, 低电平输入有效。 $Y_3 \sim Y_0$ 是四位 8421 码输出端。

从图中可求得该电路的逻辑函数表达式为:

$$\begin{aligned} Y_0 &= \overline{I_9} \overline{Q_A} & Y_1 &= \overline{Q_B} \\ Y_2 &= \overline{Q_C} & Y_3 &= \overline{I_8} \overline{I_9} \\ I_5 &= Y_3 = \overline{I_8} \overline{I_9} \end{aligned}$$

根据上述表达式, 求得编码电路的真值表如表 1-4 所示。

可见, 该电路对 0~7 进行编码时, T341 的使能输入端 I_5 为 0, T341 处于编码工作状态。对 8 和 9 进行编码时, $I_5 = 1$, T341 处于停止编码状态, $Q_C Q_B Q_A = 111$, $Y_1 = Y_2 = 0$, Y_3 和 Y_0 根据 I_8 、 I_9 的编码状态由与非门 1 和 4 决定, 从而完成了代码编码功能。

表 1-4 编码电路真值表

	I_9	I_8	I_7	I_6	I_5	I_4	I_3	I_2	I_1	I_0	I_5	Q_C	Q_B	Q_A	Y_3	Y_2	Y_1	Y_0	Q_{EX}
	1	1	1	1	1	1	1	1	1	1	0	1	1	1	0	0	0	0	1
0	1	1	1	1	1	1	1	1	1	0	0	1	1	1	0	0	0	0	0
1	1	1	1	1	1	1	1	1	0	×	0	1	1	0	0	0	0	1	0
2	1	1	1	1	1	1	1	0	×	×	0	1	0	1	0	0	1	0	0
3	1	1	1	1	1	1	0	×	×	×	0	1	0	0	0	0	1	1	0
4	1	1	1	1	1	0	×	×	×	×	0	0	1	1	0	1	0	0	0
5	1	1	1	1	0	×	×	×	×	×	0	0	1	0	0	1	0	1	0
6	1	1	1	0	×	×	×	×	×	×	0	0	0	1	0	1	1	0	0
7	1	1	0	×	×	×	×	×	×	×	0	0	0	0	0	1	1	1	0
8	1	0	×	×	×	×	×	×	×	×	1	1	1	1	1	0	0	0	0
9	0	×	×	×	×	×	×	×	×	×	1	1	1	1	1	0	0	1	0

二、十六进制数转换为四位二进制代码编码电路

四位二进制数码共 16 个状态, 图 1-5 是采用两块 T341 构成的十六进制数转换为四位二进制代码的编码电路。由图可见, 该编码电路由两块集成编码器串级连接构成的, IC_2 的使能输出 Q_{S2} 作为 IC_1 的使能输入 I_{S1} , IC_2 的使能输入端 I_{S2} 作为整个编码电路的使能输入控制端, IC_1 的使能输出端 Q_{S1} 作为整个编码电路的使能输出信号 Y_5 。与非门 1~4 可用 T065 四与非门集成块实现。 $Y_3 Y_2 Y_1 Y_0$ 是四位二进制代码输出端, $I_0' \sim I_{15}'$ 是 16 进制数编码输入端。 Y_{EX} 是编码电路的工作状态输出端, $Y_{EX} = 1$ 时表示电路处于编码工作状态, $Y_{EX} = 0$ 时表示电路无编码输入或处于停止编码状态。

由图 1-5 可知, 电路的逻辑函数表达式为

$$Y_0 = \overline{Q_{A1}} \cdot \overline{Q_{A2}} \quad , \quad Y_1 = \overline{Q_{B1}} \cdot \overline{Q_{B2}}$$




图 1-5 四位8421代码编码电路

$$Y_2 = \overline{Q_{C2}} \cdot Q_{C3}, \quad Y_3 = Q_{S2}$$

$$Y_s = Q_{S1}, \quad Y_{Ex} = \overline{Q_{Ex1}} \cdot Q_{Ex2}$$

根据上述表达式, 可求出编码电路的真值表如表1-5所示。

从真值表可知, 这种编码电路仍具有优先编码的特点。

三、模—数转换电路

在一些数字系统中, 常常需要将模拟信号转换为相应的数字信号, 以便在数字系统中进行处理。这种能够实现模拟信号转换为数字信号的电路, 称为模—数转换电路。图1-6是采用优先编码器T341来实现的模—数转换电路。

该电路主要由比较器、锁存器和代码转换器三大部分组成。比较器的作用是将模拟信号进行量化。锁存器的作用是将比较器量化输出的代表模拟信号大小的代码按一定的周期进行接收和锁存, 其输出信号再经代码转换器转换为相应的二进制代码。

比较器由8个电压比较器构成。每一个电压比较器的反相输入端都接比较的参考电压, A_0 的最低 $\left(\frac{1}{17}E_r\right)$, A_7 的最高 $\left(\frac{15}{17}E_r\right)$, 每个电压比较器的参考电压都相差

$\frac{2}{17}E_r$ 。每一个电压比较器的同相输入端都同时接入被转换的模拟电压信号 V_i 。对于

每一个电压比较器来说, 当输入的模拟信号电压大于其比较参考电压时, 输出为高电平, 反之, 输出为低电平。

锁存器由八锁定触发器T450构成。T450是将八个锁定触发器制作在一块集成块内的一种中规模数字集成电路, 有共同的时钟脉冲输入端CP、清零控制端R和数据接收控制端L, 有八个输入端 $D_0 \sim D_7$ 和八个输出端 $\overline{Q}_0 \sim \overline{Q}_7$ (反码输出), 其功能表如表1-6所示。从表中可知, 八锁定触发器T450是在 $L=0$ 时钟脉冲的上升沿接收其输入端的

表1-5 两块T341串级连接真值表

I_s'		I_{s1}	Q_{s2}	Q_{s1}	$I_{15}' I_{14}' I_{13}' I_{12}' I_{11}' I_{10}' I_9' I_8' I_7' I_6' I_5' I_4' I_3' I_2' I_1' I_0'$															$Y_3 Y_2 Y_1 Y_0$				$Y_{2s} Y_s$		
I_s'	I_{s2}	I_{s1}	Q_{s2}	Q_{s1}	I_{15}'	I_{14}'	I_{13}'	I_{12}'	I_{11}'	I_{10}'	I_9'	I_8'	I_7'	I_6'	I_5'	I_4'	I_3'	I_2'	I_1'	I_0'	Y_3	Y_2	Y_1	Y_0	Y_{2s}	Y_s
0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	0	0	0	0	1	1
1	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	x	0	0	0	1	1	1
2	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	x	x	0	0	1	0	1	1
3	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	0	x	x	x	0	0	1	1	1	1
4	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	0	x	x	x	x	0	1	0	0	1	1
5	0	0	0	1	1	1	1	1	1	1	1	1	1	1	0	x	x	x	x	x	0	1	0	1	1	1
6	0	0	0	1	1	1	1	1	1	1	1	1	1	0	x	x	x	x	x	x	0	1	1	0	1	1
7	0	0	0	1	1	1	1	1	1	1	1	1	0	x	x	x	x	x	x	x	0	1	1	1	1	1
8	0	0	1	1	1	1	1	1	1	1	0	x	x	x	x	x	x	x	x	x	1	0	0	0	1	1
9	0	0	1	1	1	1	1	1	1	0	x	x	x	x	x	x	x	x	x	x	1	0	0	1	1	1
10	0	0	1	1	1	1	1	1	0	x	x	x	x	x	x	x	x	x	x	x	1	0	1	0	1	1
11	0	0	1	1	1	1	1	0	x	x	x	x	x	x	x	x	x	x	x	x	1	0	1	1	1	1
12	0	0	1	1	1	1	0	x	x	x	x	x	x	x	x	x	x	x	x	x	1	1	0	0	1	1
13	0	0	1	1	1	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	1	1	0	1	1	1
14	0	0	1	1	1	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	1	1	0	1	1	1
15	0	0	1	1	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	1	1	1	1	1	1
x	1	1	1	1	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	1
x	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	0	0	0	0	0




图 1-6 模-数转换电路

表 1-6 T450功能表

CP	控 制 端		输 入	输 出	逻辑功能
	R	L	D	$\bar{Q}$	
×	0	1	×	1	清零
↑	×	0	0	1	接收数据
↑	×	0	1	0	
×	1	1	×	$\bar{Q}$	锁存 (保持)

数据, L=1时锁存数据的, 所以, 电路中将数据接收控制端L接到时钟脉冲上, 以保证锁存器能在时钟脉冲上升沿接收数据, 随后便锁存数据。在CP=0期间, 锁存器不接收数据, 但L=0, 作好接收数据的准备。

代码转换器由8线-3线优先编码器T341和3个与非门所构成。在CP=0期间, 锁存器不接收数据, 优先编码器因 $I_s=1$ 而处于禁止编码状态。当CP脉冲上升沿锁存器接收数据以后, CP=1, 锁存器即锁存数据, 其输出后经编码器进行编码 ($I_s=0$)。编码器