


Pentium II/III

体系结构及扩展技术

刘清森 马鸣锦 吴灏 曾光裕 赵秋霞 田家斌 编著



国防工业出版社

Pentium II / III 体系 结构及扩展技术

刘清森 马鸣锦 吴 灏 编著
曾光裕 赵秋霞 田家斌

国防工业出版社

·北京·

图书在版编目(CIP)数据

Pentium II / III 体系结构及扩展技术 / 刘清森等编著 .
—北京:国防工业出版社, 2000.7
ISBN 7-118-02270-5

I . P… II . 刘… III . 电子计算机-中央处理机,
Pentium II / III-系统结构 IV . TP332

中国版本图书馆 CIP 数据核字(2000)第 05282 号

国防工业出版社出版发行

(北京市海淀区紫竹院南路 23 号)

(邮政编码 100044)

三河市腾飞胶印厂印刷

新华书店经售

*

开本 787×1092 1/16 印张 21 $\frac{3}{4}$ 496 千字

2000 年 7 月第 1 版 2000 年 7 月北京第 1 次印刷

印数:1—3500 册 定价:32.00 元

(本书如有印装错误,我社负责调换)

前 言

并行处理技术、多媒体计算机技术与超大规模集成电路技术和微电子组装技术相结合,促进了微处理器和微计算机向超级化方向发展。Pentium II 和 Pentium III 处理器就是超级性能处理器的一类。Pentium II/III 处理器内部采用超标量、超流水线微结构,做到每个处理器时钟周期可以并发多条指令;采用双芯片设计,使得两级高速缓存与处理器紧耦合,不仅提高了高速缓存的命中率,而且能支持处理器全速工作;新引入的 MMX 技术和流式 SIMD 扩展技术,大大增强了对通信和多媒体的处理能力;新颖的处理器总线结构,能在不增加外部逻辑的情况下,建立起对称式的多处理器计算机系统。

Pentium II/III 是 Intel 体系结构(IA)系列中最新一代处理器,既引进了大量先进技术,又在目的代码一级上与 IA 系列家族保持向上兼容。因此,从 IBM PC 微机以来所开发的系统软件和应用软件,均可以不经修改而在新系统中正确运行。这就是 1997 年推出 Pentium II 系统和 1999 年推出 Pentium III 系统后能很快推广的主要原因。不过,这些软件虽然可以在 Pentium II/III 系统上运行,但运行这类软件不能充分发挥处理器的功能,因此,在 Pentium II/III 系统上,开发出体系结构所支持的并经过代码优化的新软件,是应用开发的一项重要任务,而从事 Pentium II/III 系统的高级应用开发,往往需要了解处理器在体系结构上的特点、性能、使用等方法,编写本书就是为了满足这方面的需求。

本书是作为高校教学的参考书而编写的,按照高等学校计算机学科课程改革的思路来组织内容。我们的设想是:如果课程设置偏重于计算机应用的话,则学完计算机组织与结构(或者计算机原理)课程之后再选修本课程,可在已有的计算机和微机知识基础之上,增加高速缓存、虚拟存储器和并行处理的基本知识,就能够理解新一代奔腾处理器的工作原理;如果课程设置偏重于计算机系统设计的话,则可在系统结构课程之后选修本课程,作为一般的系统结构知识的补充。本书还可以作为计算机专业硕士研究生的“高性能微机系统”、“高级计算机系统结构”及“多媒体计算机技术”等课程的参考用书。

全书共 11 章及 5 个附录,可分为四部分。第一部分为第 1、2 章,基于 IA 体系结构之上介绍 P6 系列处理器的基本组成及系统结构特点。第二部分为第 3~7 章,介绍 Pentium 系列的存储管理、存储保护、中断及异常处理和多任务管理,此外还介绍了虚拟 8086 任务的基本概念。第一、二部分作为基本内容,是一门课程中的应授部分,其余为选授部分。第三部分为第 8、9 章,主要讨论多处理器管理问题。第四部分为第 10、11 章,这部分介绍了 MMX 技术和流式 SIMD 扩展技术,为了帮助读者理解这类新技术的应用,特举一些例子作说明。5 个附录为整型指令、浮点指令、系统指令、MMX 指令集和流式 SIMD 扩展指令集。在第 10 章和第 11 章中简要地介绍了两类多媒体与通信扩展的指令系统,如果要深入了解指令的功能和用法,还必须参看附录 D 及附录 E。

本书第 1 章由马鸣锦编写,第 2、7 章由曾光裕编写,第 3、4 章由赵秋霞编写,第 5、6 章由吴灏编写,第 8~11 章和附录 A~E 由刘清森和田家斌编写。全书在相互审阅的基

基础上由刘清森定稿。田家斌制作了书中全部图表。

全书的内容是在 Intel 公司网上发布的新资料、我们的讲课资料和研究生论文的基础上整理而成。感谢解放军信息工程大学计算机科学与技术系的领导和同事们给予的支持和帮助。

这是国内第一本介绍 Pentium II /III 系统的书,资料收集分析不完善,加上作者知识水平有限,书中有错误和不足之处,敬请读者批评指正。

编 者

目 录

第 1 章 P6 系列处理器概况	1
1.1 Intel 体系结构的发展	1
1.1.1 Intel 体系结构发展的历史回顾	1
1.1.2 IA 性能的提高	3
1.1.3 IA 浮点部件发展的历史回顾	4
1.2 P6 系列处理器的微结构	5
1.2.1 流水线的动态执行机构	5
1.2.2 微结构框图	7
1.2.3 存储器子系统	8
1.2.4 取指/译码单元	8
1.2.5 指令池	9
1.2.6 分配/执行单元	9
1.2.7 退出单元	10
1.3 P6 系列处理器的高速缓存	10
1.3.1 高速缓存和转换后援缓冲器	10
1.3.2 高速缓存的映射方法	11
1.3.3 高速缓存的工作原理	13
1.4 P6 系列处理器的总线概述	15
1.4.1 P6 处理器总线协议概要	16
1.4.2 P6 系列处理器的信号概要	19
第 2 章 系统结构	30
2.1 操作方式和基本执行环境	30
2.1.1 操作方式	30
2.1.2 基本执行环境	31
2.2 IA 处理器的数据结构与寄存器组	34
2.2.1 用户级数据结构与寄存器组	34
2.2.2 系统级数据结构与寄存器组	42
2.3 寻址方式与指令系统简介	54
2.3.1 寻址方式简介	54
2.3.2 指令系统简介	57
2.4 浮点支持	62
2.4.1 实数与浮点数	62
2.4.2 FPU 结构	65

2.4.3 浮点数据类型与格式	72
第 3 章 存储管理	76
3.1 存储器管理概述	76
3.2 分段机制	77
3.2.1 基本平面模型	78
3.2.2 保护平面模型	78
3.2.3 多段模型	79
3.2.4 分段与分页	79
3.3 物理地址、线性地址与逻辑地址	80
3.4 分段技术	81
3.4.1 段选择符与段寄存器	81
3.4.2 段描述符	82
3.4.3 段描述符表	86
3.5 分页技术	87
3.5.1 分页选项	87
3.5.2 页目录和页表	88
3.5.3 页目录项与页表项	90
3.5.4 转换后援缓冲器	93
3.6 物理地址扩展	93
3.6.1 地址扩展允许下的线性地址变换	94
3.6.2 地址扩展允许下的页目录项和页表项	96
3.7 36 位页面规模扩展	97
3.7.1 36 位 PSE 功能描述	98
3.7.2 错误检测	99
3.8 将段映射成页面	100
第 4 章 存储保护	101
4.1 段页保护机制	101
4.1.1 段页保护使能	101
4.1.2 段页保护标志及字段	102
4.2 段限与类型的保护校验	103
4.2.1 段限校验	103
4.2.2 类型校验	104
4.3 特权级	105
4.3.1 访问数据段时的特权级校验	107
4.3.2 加载 SS 寄存器时的特权级校验	108
4.3.3 代码段间转移程序控制时的特权级校验	109
4.4 指针验证	116
4.4.1 校验访问权限(LAR 指令)	117
4.4.2 校验读/写权限(VERR 和 VERW 指令)	117

4.4.3	校验指针偏移量是否在段限范围内(LSL 指令)	118
4.4.4	校验调用程序访问特权(ARPL 指令)	118
4.4.5	校验对界	120
4.5	页面级保护	120
4.5.1	页面级访问权限的保护	120
4.5.2	页面级访问方式的保护	121
4.5.3	两级页表的组合保护	121
4.5.4	页面保护的超越	122
4.5.5	段页保护的组合	122
第 5 章	中断与异常处理	123
5.1	中断与异常概述	123
5.1.1	中断源	123
5.1.2	异常源	124
5.2	中断与异常向量	125
5.2.1	中断向量表	125
5.2.2	异常的分类	126
5.2.3	中断与异常的屏蔽	127
5.2.4	中断与异常的优先级	128
5.3	中断描述符表与中断描述符	129
5.3.1	中断描述符表	129
5.3.2	中断描述符	130
5.4	中断与异常的处理	131
5.4.1	中断与异常的处理过程	131
5.4.2	用独立任务来处理中断和异常	133
5.4.3	错误代码	134
5.5	中断和异常参考	134
第 6 章	任务管理	148
6.1	任务管理概述	148
6.1.1	任务结构	148
6.1.2	任务状态	148
6.1.3	任务执行	149
6.2	任务管理的数据结构	150
6.2.1	任务状态段	150
6.2.2	TSS 描述符	152
6.2.3	任务寄存器	153
6.2.4	任务门描述符	154
6.3	任务切换	155
6.4	任务链接	157
6.4.1	多任务的嵌套	157

6.4.2 使用忙标志来阻止递归任务切换	159
6.4.3 修改任务链接	159
6.5 任务地址空间	160
6.5.1 线性地址空间映射到物理地址空间	160
6.5.2 任务间共享的地址映射	161
第7章 8086 仿真	162
7.1 实地址方式	162
7.1.1 实地址方式中的地址转换	163
7.1.2 实地址方式中支持的寄存器和指令	164
7.1.3 中断和异常处理	164
7.2 虚拟 8086 方式	166
7.2.1 启动虚拟 8086 方式	166
7.2.2 虚拟 8086 任务的结构	166
7.2.3 虚拟 8086 任务的分页	167
7.2.4 虚拟 8086 任务中的保护	168
7.2.5 进入与退出虚拟 8086 方式	168
7.2.6 虚拟 8086 方式的 I/O	170
7.3 虚拟 8086 方式中的中断和异常处理	171
7.3.1 类型 1——虚拟 8086 方式中硬件中断和异常的处理	171
7.3.2 类型 2——使用虚拟 8086 方式中的虚拟中断机制来 处理可屏蔽硬件中断	174
7.3.3 类型 3——虚拟 8086 方式中的软件中断处理	175
7.4 保护方式虚拟中断	178
第8章 多处理器管理	180
8.1 原子操作的锁定	180
8.1.1 固有的原子操作	181
8.1.2 总线锁定	181
8.1.3 代码自修改与代码交叉修改的处理	183
8.1.4 发生在处理器内部高速缓存上的锁定操作	183
8.2 存储器排序	184
8.3 串行化指令	187
8.4 先进的可编程中断控制器	188
8.4.1 局部 APIC 概况	188
8.4.2 局部 APIC 框图及寄存器地址分配	190
8.4.3 中断目标和 APIC ID	192
8.4.4 中断分配机制和中断向量表	194
8.4.5 处理器之间的中断和自身中断	196
8.4.6 中断接收	197
8.5 多处理器初始化	202

8.5.1 双处理器初始化规程	202
8.5.2 多处理器的初始化规程	202
8.6 多处理器初始化引导举例	205
8.6.1 双处理器的初始化引导	205
8.6.2 多处理器的初始化引导	207
第 9 章 处理器的初始化	210
9.1 初始化概要	210
9.2 浮点部件初始化	213
9.3 高速缓存及模式专用寄存器的初始化	215
9.4 实地址方式工作的软件初始化	216
9.5 保护方式工作的软件初始化	216
9.6 方式切换	218
9.6.1 切换至保护方式	218
9.6.2 切换回实地址方式	219
9.7 初始化及方式切换举例	220
第 10 章 MMX 技术	231
10.1 MMX 技术编程环境概述	231
10.1.1 MMX 寄存器	231
10.1.2 MMX 数据类型	232
10.1.3 单指令多数据执行方式	233
10.1.4 数据存放格式	233
10.2 MMX 指令的操作及操作数	233
10.2.1 环绕算法与饱和算法	234
10.2.2 指令操作数	234
10.3 MMX 指令概述	234
10.4 与 FPU 结构的兼容性	237
10.5 MMX 编程技巧	237
10.5.1 使用 CUID 指令检测 MMX 技术	238
10.5.2 使用 EMMS 指令	238
10.5.3 MMX 代码接口	239
10.5.4 使用 MMX 指令和浮点指令书写代码	239
10.5.5 在多任务环境中使用 MMX 代码	240
10.5.6 MMX 代码中的异常处理	240
10.6 应用举例	240
第 11 章 流式 SIMD 扩展的程序设计	244
11.1 流式 SIMD 扩展概要	244
11.1.1 SIMD 浮点寄存器	244
11.1.2 SIMD 浮点数据类型	245
11.1.3 SIMD 的执行方式	246

11.1.4	数据格式	246
11.1.5	SIMD 浮点控制/状态寄存器	247
11.2	流式 SIMD 扩展指令系统摘要	248
11.3	与 FPU 结构的兼容性	254
11.4	流式 SIMD 扩展的编程技巧	256
11.4.1	使用 CPUID 指令以检测处理器对流式 SIMD 扩展的支持	256
11.4.2	流式 SIMD 扩展过程和函数的接口	256
11.4.3	书写有 MMX 指令、浮点指令以及流式 SIMD 扩展指令的代码	257
11.4.4	在多任务操作系统环境中使用流式 SIMD 扩展	259
11.4.5	流式 SIMD 扩展中的异常处理	259
11.5	应用举例	260
11.5.1	判断处理器和操作系统是否支持流式 SIMD 扩展	260
11.5.2	求浮点数的最大值	262
11.5.3	求绝对误差	262
11.5.4	整数最小值的搜索函数	263
附录 A	整型指令	267
A.1	数据传送指令	267
A.2	二进制算术指令	268
A.3	十进制算术指令	268
A.4	逻辑指令	268
A.5	移位与循环指令	268
A.6	位操作和字节操作指令	269
A.7	控制传送指令	269
A.8	串指令	270
A.9	标志控制指令	271
A.10	段寄存器指令	271
A.11	其他指令	271
附录 B	浮点指令	272
B.1	数据传送指令	272
B.2	基本算术指令	272
B.3	比较指令	273
B.4	超越函数计算指令	273
B.5	加载常数指令	274
B.6	FPU 控制指令	274
附录 C	系统指令	275
附录 D	MMX 指令集	277
D.1	数据传送指令	277
D.2	算术指令	278
D.3	比较指令	285

D.4	转换指令	288
D.5	逻辑指令	292
D.6	移位指令	293
D.7	EMMS 指令	297
附录 E 流式 SIMD 扩展指令集		298
E.1	数据传送指令	298
E.2	算术指令	303
E.3	比较指令	309
E.4	转换指令	316
E.5	逻辑指令	318
E.6	新增的 MMX 整型指令	319
E.7	混洗指令	327
E.8	状态管理指令	330
E.9	可高速缓存控制指令	332

第 1 章 P6 系列处理器概况

P6 系列处理器中两种典型的处理器 Pentium II 和 Pentium III,今天已经是家喻户晓。从微处理器的发展历程来看,Pentium II/III 处理器仍属于微处理器一类,或者称之为高性能微处理器,同样,以它们为主处理器所构成的计算机系统也属于微型计算机一类。但是,从体系结构的观点来看,今天的微处理器和微型计算机系统已经超越了微型系统的界线,进入了大型计算机甚至巨型系统的行列,使得现在的微型计算机与超级小型机和大型机之间的界线已愈来愈模糊了。同样,大型计算机的体系结构和系统组成也发生了很大的变化,它们已经不是过去的分立系统的概念,而是使用一种或多种微处理器,由多个微处理器芯片构成其主 CPU 系统,所以,从另一角度来说,今天的大型计算机系统又是传统观念上的微型计算机系统。

Pentium II/III 处理器芯片的执行速度已经超过了每秒钟 10 亿条指令(或者每秒 10 亿次微操作)。它广泛采用 RISC(精简指令系统计算机)技术,实现了超标量、超流水线结构,强调硬件设计与软件技术相结合,成为一种超级微处理器。Pentium II/III 处理器还引入了支持通信与多媒体数据处理的扩展技术,显著地增强了该类微机系统的处理能力。

综上所述,P6 系列处理器与传统观念的微处理器有很大的差别,因此本书不使用传统的“微型计算机原理”课程的讲述方法来介绍 Pentium II/III 处理器,而着重从体系结构及应用的角度介绍它们。

由于在讨论处理器体系结构的过程中,经常要涉及系统组成的硬件知识,因此本章将对一些基本的硬件知识进行概述性的介绍,以有利于对本书整体内容的理解。本章首先回顾 IA 体系结构的发展过程,从 IA 系列处理器的发展中看出 P6 系列处理器的特点;接着从处理器微结构的角度来讨论其超标量、超流水线的组织,以及处理器内部实现“动态运行”的方法和效果;高速缓存是支持处理器高速运行以及支持多处理器结构的一个重要部件,本章 1.3 节简要介绍 P6 处理器高速缓存结构及其一致性协议,为了便于初学者阅读,稍微揉入了一些对高速缓存一般性硬件工作原理的叙述;本章最后一节介绍 P6 系列处理器的外部总线结构及总线操作规程,从这种与众不同的总线操作方法中可以看出,P6 系列处理器是如何有效地支持对称式多处理器的建立的。

1.1 Intel 体系结构的发展

1.1.1 Intel 体系结构发展的历史回顾

回顾 Intel 体系结构(IA)的发展历程,可以追溯到 30 年前,1969 年 Intel 设计的一个微处理器是 4 位微处理器——4004。70 年代初设计出 8 位微处理器——8080/8085。然而,开创 IA 系列的第一个处理器实际上是 8086,于 1978 年推出;紧接着是 8088,这是

用于较小型系统的一种 8086 低价版本微处理器。为 8086/8088 处理器所开发的目标代码程序,至今仍可在 IA 系列中的各种处理器上运行。

8086 具有 16 位内部寄存器和 16 位外部数据总线,有 20 位地址,可直接寻址 1MB 的地址空间。8088 除了外部数据总线为 8 位之外,其余与 8086 相同。8086/8088 引入了存储器段管理机制,但只是在“实方式”下分段。4 个段寄存器,每个含有当前段 20 位地址的高 16 位,以 16 位为段内偏移量可寻址的段内地址空间达 64KB。分段可在整个 1MB 的地址空间上实现。

Intel286 处理器将“保护方式”引入 IA。这种新方式用段寄存器的内容作为选择符或者作为指向描述符表的指针,去索引描述符表中的一个段描述符或者指向描述符表。段描述符提供 24 位基地址,最大的物理存储器空间达 16MB。保护方式提供了基于段切换的虚拟存储器管理,还提供了多种保护机制。这些保护机制包括段限检查,只读/只执行段的选择,以及设置 4 级特权级以避免操作系统代码受应用程序或用户程序的影响。此外,硬件任务切换和局部描述符表的实施,使得操作系统能够防止各应用程序或用户程序之间的相互影响。

Intel386 处理器把 32 位寄存器引入 IA 结构,32 位寄存器可作为操作数用于运算和寻址。每一个 32 位寄存器的低半部分保留着 16 位寄存器的特性以提供向上的兼容性。当在这种 32 位机器上执行 8086/8088 的程序时,可选择在虚拟 8086 方式下运行,以获得更高的效率。Intel386 有 32 位外部地址总线,支持 32 位寻址,提供 4GB 地址空间,也使每个段最大可以达到 4GB。386 在原指令系统的基础上增加了 32 位的操作数并扩展了寻址方式,还提供了新的指令。Intel386 处理器把分页技术引入 IA 结构,页面大小固定为 4KB,为管理虚拟存储器提供了一种机制。当把段定义为 4GB 时,用分页技术就可以在结构上形成一种保护的“平面模型”(只用一个 32 位地址元素便可访问到整个地址空间)的寻址系统,386 一类主机的 UNIX 操作系统就是这样实现的。

IA 结构一直在目标代码一级上维持向后兼容,以保护用户在软件方面的巨大投资,与此同时,在每一代产品中也使用当时最先进的微处理器结构及硅制造技术,尽可能制造出最快的、具有最强功能的处理器。Intel386 处理器是 IA 结构中第一个含有多个并行部件(或称为单元)的处理器。它有 6 个并行部件:总线接口单元、指令代码预取单元、指令译码单元、执行单元、段管理部件和页管理部件。

Intel486 处理器增加了并行处理的能力,它把 Intel386 处理器的指令译码单元和执行单元扩展成 5 个流水线级,每一级都与其他级并行操作,在不同的执行级上可同时运行 5 条指令。在一个时钟内,每一级完成一条指令中属于它的那部分工作,这样,Intel486 处理器最快可以每个 CPU 时钟执行一条指令。Intel486 片内增加了一个 8KB 的第一级(L1)高速缓存(cache),使得每时钟执行一条指令的几率增加。比如,在执行一条存储器访问指令时,如果欲访问的操作数就在 L1 高速缓存中,那么就能在一个时钟内完成。Intel486 也是第一个将浮点数值运算单元集成在片内的 IA CPU。另外它还增加了新的引脚、控制位和相应的指令用以支持更复杂、功能更强的系统(支持 L2 高速缓存和多处理器)。

Intel486 后期产品,引入了支持节电的系统管理设计,以专门用于电池供电的笔记本电脑。这种新设计采用新的系统管理方式(SMM),由它自己专用的中断引脚触发,故在把

复杂的系统管理功能(例如,PC内系统时钟和系统电源管理)加入到系统中去的时候,对主机操作系统和应用程序是透明的。停止时钟和自动暂停是两种低功耗电源管理方式,前者是CPU本身以低时钟速率运行,后者是更省电的关机。

Intel Pentium(奔腾)处理器增加了一条执行流水线,实现了超标量结构。两条流水线称为U和V流水线,每时钟可执行两条指令。片内的L1高速缓存比486增加了一倍,8KB用于代码,8KB用于数据,数据高速缓存使用MESI协议,支持高效的回写方式,也支持Intel486处理器所采用的通写方式。Pentium处理器增加了具有片内分支表的分支预测功能,使循环指令的执行效率提高。另外还作了一些扩展和改善,使虚拟8086方式更加有效;使页面大小可以为4KB和4MB。主要的寄存器仍然是32位,但内部的数据通路增加到128位和256位,用来加快内部数据的传送;可进行猝发传送的外部数据总线宽度增加到64位。设置了新的引脚和一种特殊的模式,以支持无需附加连接逻辑的双处理器系统。增加了先进的可编程中断控制器(APIC),用以支持多处理器系统。

Intel Pentium Pro处理器是IA结构中P6系列处理器的第一代产品。Pentium Pro处理器已具有三路超标量结构,这意味着每个CPU时钟能够执行三条指令,显然比Pentium具有更强的并行性。Pentium Pro处理器在超标量的履行过程中采用动态执行技术(微数据流分析、乱序执行、先进的分支预测和猜测执行)。3个指令译码单元并行工作,将目标代码翻译成更小的操作,称为“微操作”(micro-op)。这些微操作再送入指令池中,当微操作之间的相关性不妨碍独立执行时,可由5个并行执行部件(两个整型部件、两个浮点部件和一个存储器接口部件)乱序执行,然后退出单元按照原程序的顺序(包括分支)撤下已完成的微操作。

Pentium Pro处理器通过内部的cache进一步增强其能力:与Pentium一样也有两个片内8KB L1 cache,另外,256KB的L2 cache(第二级高速缓存)芯片与CPU芯片封装在同一模块里,使用专用的64位“全时钟速度”总线紧耦合到CPU。它的64位外部数据总线是面向事务运行的,即按分立的请求和响应来处理每次访问,在等待响应时,允许多个请求存在。这些用于数据访问的并行特性连同并行执行能力一起,可提供一种“无阻塞”的结构,在这种结构里,处理器得到充分的利用,处理性能显著增强。Pentium Pro处理器地址总线扩展为36位,地址空间最大为64GB。

P6系列第二代产品是Pentium II处理器。它在Pentium Pro处理器先进结构的基础上增加了对MMX(多媒体扩展技术)的支持。这种支持包括4种新数据类型、8个64位MMX寄存器、57条MMX指令,使得处理器对具有大数据量特点的多媒体数据的运算和处理能力大大提高。Pentium II处理器把L1数据cache和L1指令cache都扩充为16KB,L2 cache的容量可以为256KB、512KB、1MB或2MB。

IA结构中的最新处理器是Pentium III处理器,它是基于Pentium Pro和Pentium II处理器结构上的P6系列第三代产品。Pentium III处理器引入了流式SIMD扩展技术,包括增加了70条新指令、8个128位寄存器和紧缩单精度浮点数据类型,以支持多媒体与通信的处理。

1.1.2 IA 性能的提高

早在60年代的中期,Intel的委员会主席戈登·摩尔曾推断过一条原则或“定律”:硅

集成电路微处理器的计算能力和复杂程度(粗略地说,即 CPU 芯片的晶体管数目)每 1~2 年提高一倍,而 CPU 芯片的价格降低一半。这个推断已在过去的 30 多年中得到证实。这条定律实际上是对计算机革命的诠释,在这场革命中,IA 起了促进作用。

表 1-1 示出了在 IA 发展历史上,IA 处理器的性能和晶体管数目的增长情况(正如摩尔定律所预言的那样),也汇总了关键特性的变革情况。

表 1-1 各时期处理器性能及关键特性

Intel 处理器	产品日期	性能 MIP ^①	CPU 最高 频率	晶体管数	主 CPU 寄存 器规模 ^②	外部数据总 线规模 ^②	外部最大 地址空间	CPU 封装内的 cache ^③
8086	1978	0.8	8MHz	29K	16	16	1MB	无
Intel286	1982	2.7	12.5MHz	134K	16	16	16MB	无
Intel386DX	1985	6.0	20MHz	275K	32	32	4GB	无
Intel486DX	1989	20	25MHz	1.2M	32	32	4GB	8KB L1
Pentium	1993	100	60MHz	3.1M	32	64	4GB	16KB L1
Pentium Pro	1995	440	200MHz	5.5M	32	64	64GB	16KB L1; 256KB 或 512KB L2
Pentium II	1997	466	266MHz	7M	32	64	64GB	32KB L1; 256KB 或 512KB L2
Pentium III	1999	1000	500MHz	8.2M	32GP 128SIMD-FP	64	64GB	32KB L1; 512KB L2

注:

- ① 此处的性能仍用 Dhrystone 的 MIPS(每秒钟百万条指令)表示,尽管不再认为 MIPS 是一种最佳的 CPU 性能测试方法,但它还是估测 IA 处理器的唯一基准。此处的 MIPS 值是最高频率下的值。
- ② 主 CPU 寄存器的规模 and 外部数据总线的规模以位给出。另外,在所有的 CPU 里都有 8 位和 16 位的数据寄存器;Intel486 以上处理器中的浮点部件里有 8 个 80 位的寄存器;对每一种处理器,内部的数据路径宽度是外部数据总线的 2~4 倍。
- ③ 除了表中所列到的通用 cache 以外,各处理器还有小型专用的 cache,情况如下: Intel286 中每个段寄存器有 6 字节的描述符 cache; Intel386 中每个段寄存器有 8 字节的描述符 cache,还有一个 32 项、4 路组相联的转换后缓冲器(TLB)cache,存放最近所用到的页的地址转换信息; Intel486 有与 Intel386 相同的 cache; Intel Pentium 和 Pentium Pro 处理器除了有描述符 cache,还有两个 TLB cache,每个 8KB L1 cache 配一个 TLB cache,分别进行 L1 指令 cache 和 L1 数据 cache 的虚拟地址到物理地址的快速转换; Pentium II 和 Pentium III 处理器的 cache 结构与 Pentium Pro 处理器一样。

1.1.3 IA 浮点部件发展的历史回顾

IA 系列的第一个处理器 8086 推出后,Intel 就为 8086/8088 设计了相配套的浮点运算处理器 8087。8087 是专门用硬件实现数值运算的处理器,大大加快了计算机数值运算的速度。其指令系统支持 16/32/64 位整数、32/64/80 位实数、18 位压缩 BCD 数的加减乘除运算,还支持求平方根、三角函数、双曲函数和指数函数的运算,采用早期的 IEEE754 二进制浮点运算标准。为简化设计,8087 不具有独立访问存储器的能力,它与 8086/8088 紧耦合连接,共用处理器总线,构成主从关系,由主处理器 8086/8088 替它取指,在 8086/8088 协助下读/写内存操作数,可与 8086/8088 并行执行各自的指令,所以常称之为“数值协处理器(MCP)”,或“数值处理器扩展(NPX)”。

Intel286 推出后, Intel 为它设计了相配套的 80287NPX。80287 的内部寄存器、数据类型和指令与 8087 兼容。从硬件上看, 80286 与 80287 仍为主协结构, 但 80287 与 80286 的耦合关系及并行工作机理与 8087 有所不同。80287 与 80286 仅共用部分处理器总线, 80287 在系统中的地位好像是挂在处理器总线上的一个 I/O 芯片, 完全没有访问存储器的能力。80286 取到 287 的指令后, 通过固定的 I/O 端口交付于 80287, 80287 执行指令需读/写内存操作数时, 80286 就相当于一个 DMA 控制器, 在内存与 80287 之间传送数据, 这样, 就不要求 80287 像 8087 一样与主处理器以同一时钟同步工作, 简化了设计, 而且这一切都由硬件实现, 对软件透明。

80287 可以在 80286 的多任务、多用户系统中运行, 80286 的全部保护功能能支持使用数值处理器扩展(NPX)的多任务。

Intel80387DX 和 SX 协处理器是 Intel 的第三代数数值运算处理器。它们完整地执行了 IEEE754 标准。增加了新的三角函数指令, 使用了新的设计和工艺以提高时钟频率并减少每条指令所需要的时钟周期数。

从 Intel80486 处理器开始, 浮点运算部件 FPU 集成于 CPU 芯片内部, Intel80486 内部的 FPU 与 Intel80387DX 数值协处理器等价, 并遵循 IEEE754 标准和后来推出的 IEEE854 标准。FPU 放置于 CPU 芯片内部, 使引线缩短, 内部数据总线加宽, 因此处理速度比 80387 提高 3~5 倍。

Pentium 处理器的 FPU 在 Intel486 处理器的 FPU 基础上全面重新设计, 同时仍保持与 IEEE754 和 854 标准相容。对于通用操作(浮点加、乘和加载), Pentium FPU 的性能比 Intel486 FPU 至少要高 3 倍。当使用指令调度和流水执行时, 很多应用程序可以达到 Intel486 FPU5 倍以上的速度性能。

1.2 P6 系列处理器的微结构

1995 年, Intel 公布了 P6 系列的第一代处理器 Pentium Pro。P6 系列处理器芯片结构设计的主要目标是, 在仍使用与 Pentium 相同的 $0.6\mu\text{m}$ 、4 层金属 BICMOS(双 CMOS) 制造工艺的条件下, 要使处理器的性能明显超过 Pentium 处理器, 这意味着高性能的获得只有通过微结构的重大改进才能达到。

1.2.1 流水线的动态执行机构

P6 系列处理器的微结构设计为三路超标量、超流水线结构, 这表明 P6 处理器使用了更高性能的并行处理技术, 每个时钟平均可以译码、分配和执行三条指令。为了提高指令的通过量, P6 系列处理器使用一种已去除了级间相关性的 12 级流水线, 以支持指令的乱序执行(动态执行)。

图 1-1 所示的是流水线的基本思路。流水线分为 4 个处理单元(取指/译码单元、分配/执行单元、退出单元和指令池), 通过总线接口单元向处理单元供给指令和数据。

为了保证能稳定地向指令执行流水线供给指令和数据, P6 系列处理器微结构引入 L1 和 L2 两级高速缓存。L1 高速缓存与流水线紧密相连。静态 RAM 构成的 L2 高速缓存通过全时钟速度的 64 位专用 cache 总线与处理器内核耦合。