

数字电路与脉冲电路实验

高等学校试用教材

数字电路与脉冲电路实验

朱积川 刘泽坚 编

朱积川
刘泽坚
编

高等教育出版社

高等学校试用教材

数字电路与脉冲电路实验

朱积川 刘泽坚 编

高等教育出版社

内 容 提 要

本书经高等学校工科电工教材编审委员会电子线路编审小组委托专人审查，并于1982年7月召开评选会评定，同意作为高等学校试用教材出版。

本书是专为脉冲与数字电路实验单独设课而编写的。全书以数字集成电路为主。共七章：数字电路实验方法概述、集成逻辑门、集成触发器及其应用、集成逻辑功能器件、数字逻辑电路的可靠性实验、数-模和模-数转换、脉冲电路。各章未安排实验，共安排了二十九个实验，可供选做。书末有两个附录，附录I介绍了数字电路实验常用仪器的工作原理及使用方法，附录II汇编了部分国产常用中、小规模数字集成电路资料，可资读者参考。

本书可作为高等学校工科无线电类各专业作实验单独设课的教材，也可供实验非单独设课院校师生及有关工程技术人员参考。

2P32/36

高等学校试用教材
数字电路与脉冲电路实验

朱积川 刘泽坚 编

高等教育出版社出版
新华书店北京发行所发行
二二〇七工厂印装

开本 787×1092 1/16 印张 18 字数 410,000
1984年1月第1版 1984年10月第1次印刷
印数 00,001-10,300
书号 15010·0560 定价 2.30 元

前　　言

科学实验是科学技术发展的重要手段之一。许多科学上的发明和创造都从实验过程中获得启示，许多科学理论的建立也都是从实验中见到先兆，并通过实验得到验证。因此，实验技能是科技工作者的一项基本功，实验教学是高等工业院校的三大教学环节之一。

实验教学的目的不仅是验证已知的理论，训练学生的基本实验技能，更重要的是要培养学生具有科研能力和探索精神。显然，实验从属于理论课的教学形式是难以与此相适应的。近几年来，实验教学的作用和重要性日益为人们所重视，许多高等院校相继采用实验独立设课的教学形式。本书就是为了适应实验单独设课的需要编写的实验教材。

鉴于数字逻辑电路(以下一般简称数字电路)实验在实验器材、方法以及仪器等各方面都与模拟电路实验大相径庭，具有自己的特点和一些特殊规律。为此，在第一章概述了数字逻辑电路实验在电路设计、布线、故障排除等方面的方法、特点和注意事项。我们期望，第一章的内容将有助于本课程教学的进行。

第二章～第四章介绍部分常用国产中、小规模数字集成电路的电路结构、逻辑功能、参数测试及其应用，其中 TTL 集成电路和 CMOS 集成电路并重。介绍中规模集成电路的本意，不仅仅在于使读者熟悉它们的逻辑功能，还企图通过应用举例，使读者掌握用中规模集成电路进行逻辑设计的方法。

竞争和冒险现象是数字电路中较难发现和排除的常见故障之一，这类故障往往产生于电路的设计阶段。因此，在第五章中介绍用实验的方法判断组合电路、时序电路是否符合设计要求，是否存在竞争和冒险的理论和方法。目的在于使读者对这类问题有更多的感性认识，从而在设计电路时，能予以足够的重视，提高所设计电路的可靠性。

本教材是按先数字、后模拟的次序编写的。模-数、数-模转换电路则是两者的接口电路。脉冲电路是模拟电路。故将这两部分内容分别放在第六章和第七章。在这两章中，仍主要采用集成电路(模拟集成电路和数字集成电路)为实验器件。这是因为，目前在国内这些集成电路的生产工艺已日益成熟，成本逐年下降，而且电路性能稳定可靠，应用亦日益普及，如仍以分立元件为主要实验器件，似嫌不妥。

本教材共有二十九个实验课题，其中数字电路部分以中规模集成电路为主要器件。实验课题分别写在每一章的后面，其中有验证性实验，也有设计性实验，都仅提出实验目的、内容和简单步骤，而实验电路、记录实验结果和数据的图表则留给读者自行拟定。实践证明，这有利于培养读者独立思考、整理实验结果和撰写实验报告的能力。

本教材的内容以自学为主、教师只需就一些重点和疑难问题作少量讲解。在附录中还给出了“常用仪器的工作原理和使用方法”，以供读者参考。对于二十九个实验课题，并不要求、也不可能全做，可根据教学要求和实验室的条件决定取舍，或者将实验课题分为必做和选做两

类，个别课题可作为示教实验。实验器件可根据实验室条件确定类别(TTL 或 CMOS)。书中给出的器件类别仅供参考。

本书初稿写于 1979 年。以后根据教学实践，于 1981 年作了第一次修改，并在 1981 年 10 月于南京召开的“电子线路实验经验交流会”上进行了交流。参加 1982 年 7 月在北京召开的“实验教材评选会”的张端、傅维潭、孙焕根等三位同志和电子线路编审小组的有关编委审阅了本书的内容，提出了中肯和有益的修改意见。西安交通大学的张端同志复审了本书修改稿。在此，一并表示由衷的感谢。

本书由上海交通大学电子工程系刘泽坚、朱积川编写。王焕林、黎明柱、曹励芬、绳广基等同志都曾在数字电路实验室工作，为本书的编写积累了资料。

实验单独设课和为此编写实验教材都是新尝试，加之编者教学经验不足，书中错误和不妥之处在所难免，恳切希望读者批评指正。

编 者

1983.9.

目 录

第一章 数字电路实验方法概述	1
§ 1-1 实验方案	1
§ 1-2 故障排除	2
实验一 仪器使用	18
第二章 集成逻辑门	20
§ 2-1 TTL 逻辑门	20
§ 2-2 CMOS 逻辑门	31
§ 2-3 集电极开路(OC)逻辑门及三态输出(TSL)逻辑门	43
实验二 逻辑门的参数测试	53
实验三 门电路的逻辑变换	54
实验四 集电极开路(OC)、三态输出(TSL)逻辑门的应用	54
第三章 集成触发器及其应用	57
§ 3-1 TTL 触发器	57
§ 3-2 CMOS 触发器	71
§ 3-3 触发器应用举例	77
实验五 维持阻塞 D 触发器	80
实验六 触发器的脉冲工作特性	81
实验七 触发器的应用	83
第四章 集成逻辑功能器件	84
§ 4-1 全加器	84
§ 4-2 多路分配器和数据选择器	92
§ 4-3 计数器和分频器	105
§ 4-4 移位寄存器	121
§ 4-5 脉冲顺序分配器	123
实验八 二-十进制全加器	134
实验九 译码器和多路分配器	135
实验十 时序电路设计	136
实验十一 计数器的应用	137
实验十二 数据选择器及其应用	138
实验十三 四位双向移位寄存器	139
实验十四 脉冲顺序分配器	141
实验十五 四位串行累加器	141
第五章 数字电路的可靠性试验	143
§ 5-1 组合电路	143
§ 5-2 同步时序电路	156
§ 5-3 异步时序电路	165

实验十六 组合电路的险象及其消除	177
实验十七 同步时序电路	178
实验十八 同步时序电路的设计和试验	179
实验十九 异步时序电路的竞争现象	179
实验二十 异步时序电路的冒险现象	180
第六章 数-模和模-数转换	182
§ 6-1 电子模拟开关	182
§ 6-2 取样-保持电路	192
§ 6-3 模-数转换器(ADC)	197
实验二十一 CMOS 双向开关和取样-保持电路	202
实验二十二 数-模转换	203
实验二十三 模-数转换	204
第七章 脉冲电路	206
§ 7-1 半导体二极管及晶体管的开关特性	206
§ 7-2 微分、积分电路和限幅、钳位电路	210
§ 7-3 锯齿电压发生器	215
§ 7-4 张弛振荡器	217
实验二十四 半导体二极管及晶体管的开关特性	228
实验二十五 限幅电路和钳位电路	229
实验二十六 锯齿电压发生器	230
实验二十七 多谐振荡器	231
实验二十八 单稳态触发器	232
实验二十九 用 555 电路组成张弛振荡器	234
附录 I 常用仪器的原理及使用方法	236
§ I-1 JD- ₈₀₃ ⁸⁰² 型数字逻辑电路试验仪	236
§ I-2 SR8 二踪示波器	241
§ I-3 XC-2C 型脉冲信号发生器	254
§ I-4 E312 型电子计数式频率计	259
§ I-5 逻辑笔	270
附录 II 部分常用数字集成电路汇编	272
参考书目	281

第一章 数字电路实验方法概述

在进行数字电路实验时，充分掌握和正确利用集成元件及其构成的数字电路独有的特点和规律，可以收到事半功倍的效果。在本章中，首先讨论完全集成化的数字电路的实验方案，然后讨论实验的正确步骤，并讨论为减少、排除实验故障所应遵循的原则和方法。

§ 1-1 实验方案

自从德克萨斯仪器公司的杰克·基尔比(Jack Kilby)于1959年发明了第一块集成电路以来，集成电路的发展十分迅速。集成电路的集成度以每年两倍的速度递增，TTL、CMOS、ECL等系列集成电路的主要性能指标(速度功耗乘积)不断提高，而成本大幅度降低。到七十年代末，不仅中规模集成电路已被广泛应用，大规模集成电路也已成为一种低成本的标准产品。

中、大规模集成电路的出现和应用，使数字电路完全集成化。集成化的数字电路具有许多分立元件数字电路所无法比拟的优点。这些优点使数字电路的应用日益广泛，数字技术渗透到人类社会的各个领域。

在集成电路成为数字电路的基本器件之后，电路的设计者再也无需用分立元件构成门电路、触发器等基本逻辑器件，在大多数情况下，也不需要自行设计如计数器、译码器、移位寄存器等逻辑部件；只要根据设计要求选择合适的集成元件，用模块组装方式(或称积木式)将它们拼接起来即可。也就是说，现在对于一个数字电路(系统)的设计者来说，他的主要任务是完成逻辑构思、选择并灵巧地应用集成元件，正确地拼接电路等三项工作。数字电路实验，则主要是验证设计思想、测试和调整电路的逻辑行为(逻辑关系)，完善电路的逻辑功能。而对分立元件电路，则必须首先通过实验调试和测量，才能最后确定分立元件的参数，使电路得以正常工作；在此基础上，才有可能进一步研究电路的逻辑行为问题。

由此可见，对于集成化的数字电路，如果仍然沿用传统的分立元件电路的实验方案，即在铆钉板或印刷电路底板上焊接、调试电路，显然是不适当的。其主要的缺点也是显而易见的：费工、耗时(焊接工作量大，电路焊接时间长)；电路不可靠(焊点多，因而很难避免出现漏焊、虚焊、脱焊等现象，且较难发现和纠正)；浪费大(集成元件和实验底板经多次焊接，很容易损坏，不能反复使用)；调试困难(更改电路和调换集成元件都极不方便)。为此，目前普遍采用改进的方案进行数字电路实验，这种方案的基本特点是采用接插式通用底板和双列直插式集成元件，通过接插的方法进行实验。为实施这种实验方案，研制了相应的实验设备——数字逻辑电路实验箱。

目前，虽然市售数字电路实验箱的规格品种、型号较多，但基本结构、功能是相似的。一台功能齐全的数字电路实验箱一般由接插式通用底板、多种信号源、多种视听显示方式和直流稳




图 1-1 数字电路实验箱中各信号源和显示方式图形符号

压电源等四部分组成。通常情况下,不必借助其它仪器,仅用数字电路实验箱就可完成数字电路和逻辑设计实验。此外,应用数字电路实验箱还具有使用灵活、方便、无需焊接、不易损坏实验器件等优点,从而省时、省工、节约。关于数字电路实验箱的主要功能、结构、内部电路工作原理和使用方法等,在本书附录 I 中以“JD-803 型数字逻辑电路实验仪”为例作详细介绍,这里不再赘述。为便于本书以后各章叙述,本书采用图 1-1 所示的图形符号表示数字电路实验箱中的信号源和显示方式。

(a) 0-1 按钮给出的清晰阶跃信号



(b) 逻辑开关给出的触点抖动信号



图 1-2 清晰阶跃信号和
抖动信号波形图

需要特别指出的是,在实际使用数字电路实验箱进行实验时,应该特别注意“逻辑开关”和“0-1 按钮”两种信号源的差别。

“逻辑开关”是一种机械开关,存在机械触点抖动,因而只能用作为数字电路提供电平信号的信号源。“0-1 按钮”则克服了机械触点抖动的影响,从而可以为数字电路提供清晰的阶跃信号。“逻辑开关”和“0-1 按钮”两种信号源的输出波形比较如图 1-2 所示。

§ 1-2 故障排除

造成实验故障的原因是多方面的。有些故障是因为操作不当(如布线错误)引起的,有些故障(如组合电路的险象)是由于设计不当,实验电路本身所固有的,有些故障则是实验器件(集成元件)使用不当或错误应用造成的,等等。在实验中,要求完全不出故障是比较困难的。然而,只要做到实验前准备充分,实验时操作细心,将故障减少到最低限度则是可能的。另一方面即使实验中出现了故障(如前所述,是难免的),只要掌握并利用数字电路是一个二元系统(只有 0 和 1 两种状态),以及具有“逻辑判断”能力这样两个最基本的特点,实验故障是不难排除的。

撰写实验报告不仅是一项重要的实验基本技能,而且是巩固和扩大实验成果所必需的。因此,讨论怎样撰写实验报告是有益的。

一、实验准备

实践证明,实验前的准备工作做得是否充分,对实验结果有很大的影响。所谓实验结果,包含两层意思:实验能否顺利完成和是否有收获。只有当实验者对将要做的实验目的、要求、

内容(包括实验电路)以及与实验内容有关的理论知识,都真正做到心中有数,并且预先拟定好实验步骤,完成实验预习报告后,才能说做好了实验前的准备工作。实验一般分验证性实验和设计性实验。对于不同性质的实验,准备工作的侧重点和要求应有所不同。

1. 验证性实验

由于验证性实验的内容、实验电路等大多是预先指定的,相对于设计性实验来说,实验者的主观能动性体现不多。因而,实验者往往有一种处于被动状态的感觉,实验的兴味较少。正因为如此,对于验证性实验,实验者预先仔细弄清实验的目的和具体要求,就显得更为必要了。另外,验证性实验所要验证的现象或理论、实验电路等都属于已知的范围。因此,应该也完全有可能对实验结果、实验中可能出现的种种现象,预先作出分析和估计。例如,正确的实验结果是什么?实验中是否会有异常现象?产生的原因是什么?是否需要采用某些措施(包括修正实验电路)?等等。否则,对实验结果稀里糊涂,似是而非,甚至实验做完了,还不清楚自己做的是什么内容和为什么要做实验,至于实验收获更是不甚了了。这种现象,在教学实验中是屡见不鲜的。

例如,本书实验五,要求测试图 1-3 所示六门维持阻塞型 D 触发器的复位、置位功能。分析测试结果,如不正常,则对电路进行修正,使其具有正常的复位、置位功能。对这样的实验内容,实验前如果准备不充分,没有弄清维持阻塞型 D 触发器的工作原理,没有认真分析实验电路,实验时往往不能判断在 $OP=1$ 、 $D=0$ (或 $D=1$)时,在置位端(\bar{R} 端)加上复位信号(0 电平)后,出现 $Q=\bar{Q}=1$ 的现象是由于电路不完善引起的,还是出了实验故障,从而使实验无法进行下去。至于修正电路,更是感到无从入手。又如,比较主从型 JK 触发器 T1072 和边沿触发 JK 触发器 T079 脉冲工作特性的实验,如果实验前不弄懂什么叫“一次变化”及其产生的原因,在实验时就可能由于对 T1072 和 T079 的初始状态选择不恰当,致使实验结果达不到预期的效果。自然就无法验证 T1072 和 T079 这两种 JK 触发器的脉冲工作特性有什么区别。

2. 设计性实验

设计性实验的最大特点是,除了实验目的和具体要求以外,实验电路、实验步骤等都是由实验者自己拟定。实验者完全处于主导地位,主观能动性得到最大限度的发挥,因而不存在上述问题。但是,在下面一些问题上的疏忽或处理不当,往往会导致实验失败。

(1) 应首先熟悉集成元件的使用条件和逻辑功能,然后设计实验电路。否则,将因集成元件选用或使用不恰当,使得实验电路工作不正常,甚至无法工作。例如,当用 C150 级联成多




图 1-3 维持阻塞型 D 触发器

级计数电路时,必须仔细选择计数脉冲输入端(即是选择 E_N 端,还是选择 CP 端)。当选用主从 JK 触发器(T1072)时,则应注意到“一次变化”问题等。


(2) 设计组合电路或异步时序电路时,则要特别防止电路出现险象和竞争等问题。在同步时序电路中,也要考虑是否存在局部险象、竞争等问题,还要注意避免产生时钟差异问题。

(3) 设计的电路应将电路状态置于信号电平上,而不是信号的前沿或后沿,并且使电路处于预期的初始状态。所置信号电平要选择恰当。例如,当检验和应用四位双向移位寄存器T453时,就要慎重考虑T453的时钟脉冲输入端(CP 端)的常态电平应该是0还是1。


(4) 除动态RAM以外,所有的实验电路的输入信号都以手动速率输入,也就是让电路处于单步工作。这时就要合理选择信号源,即是选用0-1按钮,还是选择逻辑开关。

3. 实验预习报告

实验预习报告不同于正式实验报告,没有规定的书写格式和要求,只要自己看得懂就行了。尽管如此,这丝毫不意味着预习报告可有可无。相反,从某种意义上说,实验预习报告的



(a) 逻辑图



(b) 接线图

图 1-4 一位全加器

重要性和作用并不亚于正式的实验报告。因为，实验预习报告体现了实验前准备工作（预习实验）是否充分，因而，它是实验操作的依据。预习实验报告要求尽可能写得简洁、思路清楚，一目了然。内容以实验电路图为主，附以简要的文字说明和必要的记录实验结果和数据的图表。

（1）实验电路图

分立元件电路的原理图，可以直接作为实验电路的接线图，也就是说，根据电原理图就可以在铆钉底板上焊接实验电路，不必另画接线图。然而以集成电路为器件的数字电路，电原理图（逻辑图）与接线图的差别很大，如图 1-4 所示。其中图 1-4(a)是用九只二输入端与非门设计的一位全加器的逻辑图，它需要用三块集成元件(T 065)。图 1-4(b)就是它的实际接线图。显然，不能依据图 1-4(a)所示的原理图（逻辑图）直接搭接实验电路。因为逻辑图不能反映出集成元件的管脚排列的规律和接法，也没有反映出每个与非门的实际位置。按图 1-4(b)所示接线图虽然可以方便地搭接电路，但接线图反映不出电路的逻辑关系。因而，实验者只能机械地按图接线，不能发挥实验者的主观能动性。而且，一旦所接实验电路出现了故障，除了按图查线以外，几乎没有别的办法。不仅如此，如果实验电路较为复杂，所用集成元件的型号和数量较多，毋庸说，画一张接线图的工作量相当大，费时颇多，而且由于图面连线复杂，接线时稍有不慎（这种可能性是很大的）就会造成布线错误。因此，无论是图 1-4(a)所示的逻辑图，还





图 1-5 一位全加器实验电路图

是图 1-4(b)所示的接线图，都不是理想的实验用线路图。较好的方法是取图 1-4(a)和(b)两图之长，而避其短。具体地讲，就是在图 1-4(a)的基础上加上一些简要的文字说明，从而使线路图既反映电路的逻辑关系，又能作为搭接实验电路的依据，如图 1-5 所示。这种线路图就是在逻辑图的逻辑符号上标上集成元件的型号（如 T065）和集成元件的管脚排列序号。当集成元件的型号和数量较多时，则应标出集成元件的序号，如 T065<1>、T065<2>等，可以更清楚地反映该逻辑门所在的集成元件的实际位置。

当实验电路用的门电路较多，且有一定的规律性时，则不必将所有连线都画出，而是在门电路的输入端标上相应的说明文字，如图 1-6 所示由 D 触发器和门电路组成的十进制同步减法计数器的线路图就是这样画的。反之，如果把图 1-6 中最下排七个与非门的输入端与 D 触发器的相应输出端 Q 或 \bar{Q} 之间的连线都画出来，线路图的连线之多是不难想象。图 1-6 的画



所有集成元件的 14 脚接 +10V，7 脚接地；C013 为时钟脉冲正跳边沿触发， $E=1$ 时， $Q=0$ ；C013 的 4、10 脚都直接接地；C006、C004 所有的多余输入端都必须接 +10V。

图 1-6 十进制同步减法计数器

法的最大优点是突出了电路的逻辑关系，实验者按图 1-6 去搭接实验电路，能够较好地发挥主观能动性。实践证明，这种方法是可行的，效果较好。图 1-6 中的集成元件管脚排列图可以帮助实验者搭接线路和排除故障。图中之所以在 C004 和 C006 中画出门电路的位置，也是为了便于实验者注意电路的逻辑关系，尽量避免被动式的机械接线。

关于实验线路图的画法还有一点需要提及的是，在画线路图时就应该预先设计电路的布局，以尽量减少接线的交叉和使连线尽可能短为原则。最后画成的线路图应能反映出上述考虑。

最后需要强调指出，在正式实验报告中，可以使用图 1-5 所示的画法，而不允许出现图 1-6 所示的线路图。

(2) 文字说明

实验预习报告中的文字说明应该简洁、明了，其作用是帮助实验者正确布线、使用集成元件，以及提醒实验者注意容易被忽视的问题，起“备忘录”的作用。文字说明的内容如图 1-5、图 1-6 所示。在线路图旁注文字说明，是因为图 1-5 所示的实验线路图不能将实验器件的一些特点、使用方法完全反映出来。例如，在图 1-5 所示的线路图上就反映不出集成元件的电源接法。有些集成元件的重要特性，如触发器的工作方式、脉冲工作特性等也都无法反映出来，必须用文字说明来弥补上述不足。另外，象触发器的置位、复位端的常态电平，最好也在文字说明中指出。否则，往往会由于常态电平不恰当（如应该置于 1 状态的置为 0 状态），而使电路工作不正常。

最后，应该预先拟定好实验步骤和记录实验结果、数据的有关图表。

二、布线和故障排除

在实验中，当电路不能完成预期的逻辑功能时，就称电路有故障。产生故障的原因大致可以归纳下面几个方面：

电路设计错误；

布线错误；

集成元件使用不当或功能不正常；

实验仪器（主要指数字逻辑电路实验箱）或通用底板不正常。

据粗略统计，在教学实验中，大约有 70% 以上的故障是由于布线错误引起的。布线错误不仅会引起电路故障，严重时甚至会损坏集成元件。原则上讲，只要经过仔细核查，布线错误是不难得到纠正的，实践证明事情并不象想象的那样简单。当实验电路稍为复杂，加之布线方法不合理，是很难通过查对接线纠正布线错误的。因此，为了尽可能减少故障，注意布线的合理性和科学性就显得十分必要了。

(1) 布线原则

在布线前，必须首先校准集成元件两排管脚距离，使之和实验通用底板上的插座（或插孔）的行距相等。将集成元件插到底板上时，用力要轻、均匀，不要一下子插紧，待确定集成元件的管脚和插孔位置一致后，再稍用力将其插牢。这样可避免集成元件管脚弯曲或折断。

接插集成元件时要认清方向，不要插倒。双列直插式集成元件一般都有定位标记，如图

1-7 所示。如果实验室内双列直插式管脚是自己焊上的，则以扁平封装集成元件上的型号标志为正方向。鉴于目前国内生产的集成元件型号并不完全统一，因而集成元件管脚排列规则

随型号不同而有差别。例如，一般以部标命名型号的集成元件（如 T077）管脚以逆时针方向的顺序排列，1 脚在下排左侧第一个位置，14 脚在上排左侧第一个位置，而 Z 系列（如 Z32）管脚则以顺时针方向顺序排列，且为双电源电路，等等。在实验时都必须十分小心。





图 1-7 双列直插式集成元件的定位标记


布线用的导线直径应和通用底板插孔直径相一致，不宜太粗（容易损坏插孔），也不宜过细（与插孔接触不好）。导线最好用色线，以示区别不同用途，如一般习惯于接电源的导线用深红色，接地线用黑色等。导线的剥头不宜太长，也不宜太短，大约为 5~7 mm。剥头部分不要留有刀痕，也不允许弯曲，凡导线剥头裸露部分不够光滑的，均应剪去重新剥头。导线插入插孔时，用力不能过猛，以防因导线插入过深，使导线塑料包层插入造成电绝缘。

布线最好有顺序地进行，不要随意接线，以免造成漏接。布线时先将固定电平的端点接好，如电源的正极（+5 V 或 +10 V）、地线、门电路的多余输入端及实验过程中始终不改变电平的输入端（如触发器的置位 S 端）等。这些连线尽可能短一些，并布在接近电源正极和电源负极（地线）的位置。这样不仅不会在布其它导线时被无意碰落，而且可以减少靠近集成元件附近的布线密度。上述导线布好以后，再按信号流向顺序依次布线，布线用的导线长度不宜太长，最好贴近通用底板。在布线时，尽量避免导线相互重叠，更不要覆盖插孔。布线时切忌导线跨越集成元件的上空，无规则的交错连接，在空中搭成网状。正确的方法是导线贴近底板在集成元件周围走线。布线时切忌在一个插孔内插入两根或两根以上的导线，以免插孔因插入导线过多而减弱弹性。正确的布线如图 1-8(a) 所示，图 1-8(b) 是不正确的布线。比较两图可以明显地看出，正确布线的底板，电路清晰、整洁，这样既提高了电路的可靠性，又便于修正电路或更换实验器件，当然也便于检查和排除故障。而图 1-8(b) 所示的布线结果，不仅显得杂乱无章，更糟糕的是，一旦出现故障，几乎很难查找故障。为了检查故障或修正电路接线，去拨动或移动某根导线时，极易无意碰落其它导线，或者由于导线相互缠在一起，导致其它导线从插孔中脱落，真可谓“牵一发而动全身”。这些无意被碰落的导线，或者未被注意，或者即使发现有导线被碰落，也不知是从哪个插孔中脱落的。其结果是，原有的故障不仅未能被排除，反而增加了更多的布线错误，最后必然感到束手无策，只得将原有布线全部拔掉，重新布线。由于布线方法不当，导致上述结果的现象在教学实验中是时有发生的。

当实验电路所用集成元件较多时，在布线前最好先对触发器和中规模集成电路进行逻辑功能测试。这样，可避免因集成元件功能不正常而产生电路工作不正常。实际上，预先检查集成元件的逻辑功能并不会增加过多的布线工作量。例如，在检查完 D 触发器逻辑功能后，只要拆除 \bar{Q} 和 D 的连线就行了。其余连线是实验电路本来就需要的，因而无需拆除。所以完全



(a) 正确的布线



(b) 不正确的布线

图 1-8 实验电路布线

不必因为增加布线工作量而不愿检查集成元件的逻辑功能。

对于大型实验，使用的集成元件相当多，则可将整个实验电路划分为若干个相对独立的部分（或称子系统），按所划分的子系统逐一布线、调试，最后将各子系统连接起来。

（2）故障排除

实践证明，在实验电路设计正确的前提下，按上述原则布线，不出故障的可能性是很大的。即使出现故障，也都较容易排除。

在完成布线后，对所有连线复查一遍还是有益的。然而也只能查出漏接和错接的导线，许多故障因素用查线的方法是不会被发现的。例如，由于导线插入插孔太深形成的导线与插孔相互绝缘、集成元件的管脚因插弯未能插入插孔，等等。所以，检查布线不能作为排除故障的主要手段。排除故障的最好方法是用逻辑思维对故障现象进行分析和推理。下面，结合几个具体的例子作简要的说明。

完成布线核查后，不要立即急于观察电路的终端输出是否合乎设计要求，而是先作一些简单的检查。如检查电源是否加上；实验电路能否正常被复位或置位，如果实验电路有这些要求的话；输入信号（输入数据、时钟脉冲等）能否加到实验电路上；输出端显示有没有反应等。通过这些简单的检查，可以发现并及时排除部分故障。

然后置实验电路在预置的初始状态，并用单步工作状态（所谓单步工作状态是指电路按手动信号节拍进行工作）给电路输入信号，观察电路工作情况。如果电路工作不正常，也不要急于停机检查，而是重复多遍上述步骤，仔细观察故障现象，这时再关机，对观察到的现象进行分析，从而初步判断故障的性质和原因。例如，无论对实验电路加什么信号，输出端始终处于高电平，则很可能是由于集成元件未接地，或者接地线接触不良。又如，在不加输入信号时，所有输出端都处于低电平，而一旦加上信号，所有输出端随信号规律变化，则大多是由于电路未加电源的结果。再如，不论 JK 触发器的数据输入端 J 和 K 被置于什么电平，该触发器始终处于计数状态（即触发器状态随时钟脉冲输入翻转），那末一定是 J 和 K 端或者漏接导线，或者导线接触不良，处于开路状态，等等。

上述几例都是比较简单的故障，下面再举一个较为复杂的例子。

图 1-6 所示十进制同步减法计数器的正常输出应是 $Q_D Q_0 Q_B Q_A$ （图 1-6 中触发器从左至右依次编号为 D、C、B、A）按 $0000 \rightarrow 1001 \rightarrow 1000 \rightarrow 0111 \rightarrow 0110 \rightarrow 0101 \rightarrow 0100 \rightarrow 0011 \rightarrow 0010 \rightarrow 0001 \rightarrow 0000$ 顺序变化，根据设计要求，它还具有复位功能。但在实验中的现象是，该电路具有正常的复位功能，即可清 0，却不能正常作递减计数，它的实际状态时序如图 1-9 所示。由图 1-9 所示的异常时序与正常时序相比较，两者相差甚大。这就意味着故障较复杂，似乎无从着手。然而，对实验电路的异常时序与正常时序作一番仔细的比较和分析，就不难发现电路逻辑功能不正常的原因在于 Q_B 的状态不正常。因此，故障可能发生在输出为 Q_B 的 D 触发器（包括反馈电路）这一级。分析如下：

除触发器被复位（强迫置 0） $Q_B=0$ 外， $Q_B=1$ ；当现态为 0000 时，正常次态为 1001，而异常次态为 1011。两者的差别在于 Q_B 不是正常的 0，而是不正常的 1。

按图 1-6 所示电路的逻辑关系，可知图 1-9 所示的五种时序状态中的 Q_D 、 Q_0 和 Q_A 的时