



普通高等教育“十一五”  
国家级规划教材



北京高等教育精品教材  
BEIJING GAODENG JIAOYU JINGPIN JIAOCAI

# Verilog 数字系统设计

Digital System Design 教程

[ 第3版 ]

夏宇闻 编著

Tutorial



北京航空航天大学出版社  
BEIHANG UNIVERSITY PRESS



普通高等教育“十一五”  
国家级规划教材



北京高等教育精品教材

BEIJING GAODENG JIAOYU JINGPIN JIAOCAI

# Verilog 数字系统设计教程 (第3版)

夏宇闻 编著

北京航空航天大学出版社

## 内 容 简 介

本书讲述利用硬件描述语言(Verilog HDL)设计复杂数字系统的方法。这种方法源自20世纪90年代的美国,取得成效后迅速在其他先进工业国得到推广和普及。利用硬件描述语言建模、通过仿真和综合技术设计出极其复杂的数字系统是这种技术的最大优势。

本书从算法和计算的基本概念出发,讲述如何用硬线逻辑电路实现复杂数字逻辑系统的方法。全书共分三部分。第一部分内容共18章;第二部分共12个上机练习实验范例;第三部分是Verilog硬件描述语言参考手册,可供读者学习、查询之用。本书第2版后,在语法篇中增加了IEEE Verilog1364-2001标准简介,以反映Verilog语法的最新变化。

本书的讲授方式以每2学时讲授一章为宜,每次课后需要花10h复习思考。完成10章学习后,就可以开始做上机练习,由简单到复杂,由典型到一般,循序渐进地学习Verilog HDL基础知识。按照书上的步骤,可以使大学电子类及计算机工程类本科及研究生,以及相关领域的设计工程人员在半年内掌握Verilog HDL设计技术。

本书可作为电子工程类、自动控制类、计算机类的大学本科高年级及研究生教学用书,亦可供其他工程人员自学与参考。

### 图书在版编目(CIP)数据

Verilog 数字系统设计教程 / 夏宇闻编著. --第3版

--北京:北京航空航天大学出版社,2013.7

ISBN 978-7-5124-1186-9

I. ①V… II. ①夏… III. ①硬件描述语言—程序设计—教材 IV. ①TP312

中国版本图书馆CIP数据核字(2013)第147932号

版权所有,侵权必究。

## Verilog 数字系统设计教程

(第3版)

夏宇闻 编著

责任编辑 金友泉

\*

北京航空航天大学出版社出版发行

北京市海淀区学院路37号(邮编100191) <http://www.buaapress.com.cn>

发行部电话:(010)82317024 传真:(010)82328026

读者信箱:goodtextbook@126.com 邮购电话:(010)82316936

涿州市新华印刷有限公司印装 各地书店经销

\*

开本:787 mm×1 092 mm 1/16 印张:30.75 字数:787千字

2013年7月第3版 2013年7月第1次印刷 印数:10 000册

ISBN 978-7-5124-1186-9 定价:45.00元

# 前 言

数字信号处理(DSP)系统的研究人员一直在努力寻找各种优化的算法来解决相关的信号处理问题。当他们产生了比较理想的算法思路后,就在计算机上用C语言或其他语言程序来验证该算法,并不断修改以期完善,然后与别的算法作性能比较。在现代通信和计算机系统中,对于DSP算法评价最重要的指标是看它能否满足工程上的需要。而许多工程上的需要都有实时响应的要求,也就是所设计的数字信号处理(DSP)系统必须在限定的时间内,如在几个毫秒(ms)甚至于几个微秒( $\mu\text{s}$ )内,对所输入的大量数据完成相当复杂的运算,并输出处理结果。这时如果仅仅使用通用的微处理器,即使是专用于信号处理的微处理器,往往也无法满足实时响应的要求。因此,不得不设计专用的高速硬线逻辑来完成这样的运算。设计这样的有苛刻实时要求的、复杂的高速硬线运算逻辑是一件很有挑战性的工作,即使有了好的算法而没有好的设计工具和方法也很难完成。

半个世纪来,我国在复杂数字电路设计技术领域与国外的差距越来越大。作为一名在大学讲授专用数字电路与系统设计课程的老师深深感到责任的重大。作者认为,我国在这一技术领域的落后与大学的课程设置和教学条件有关。因为我们没有及时把国外最先进的设计方法和技术介绍给学生,也没有给他们创造实践的机会。1995年我受学校和系领导的委托,筹建世行贷款的电路设计自动化(EDA)实验室。通过二十年的摸索、实践,逐步掌握了利用Verilog HDL设计复杂数字电路的仿真和综合技术。在此期间我们为航天部等有关单位设计了卫星信道加密用的复杂数字电路,提供给他们经前后仿真验证的Verilog HDL源代码,得到很高的评价。在其后的几年中又为该单位设计了卫星下行信道RS(255,223)编码/解码电路和卫星上行信道BCH(64,56)编码/解码电路,这几个项目已先后通过有关单位的验收。1999年到2000年期间,我们又成功地设计了用于小波(Wavelet)图像压缩/解压缩的小波卷积器和改进的零修剪树算法(即SPIHT算法)的RTL级Verilog HDL模型。不但成功地对该模型进行了仿真和综合,而且制成的可重新配置硬线逻辑(采用ALTERA FLEX10K系列CPLD/10/30/50各一片)的PCI线路板,能完成约2000条C语句程序才能完成的图像/解压缩算法。运算结果与软件完成的完全一致,而且速度比用微型计算机快得多。2003年由作者协助指导的JPEG2000算法硬线逻辑设计,在清华同行的努力下完成了FPGA验证后并成功地投片,该芯片目前已应用于实时监控系統,可见这种新设计方法的潜力。近年来作者带领的研究生分别为日本某公司、香港科技大学电子系、革新科技公司和神州龙芯集成电路设计公司完成多项设计,其中包括SATA接口、AMBA总线接口、LED控制器和USB控制器等在内的多项IP设计,取得了良好的社会效益和声誉。2006年秋起,正式受聘于神州龙芯等集成电路设计公司担任技术顾问,目前在至芯科技公司担任FPGA设计培训顾问。

本书是在1998年北京航空航天大学出版社出版的《复杂数字电路与系统的Verilog HDL设计技术》、2003年《Verilog数字系统设计教程》和2008年《Verilog数字系统设计教程(第2版)》基础上修订的,是一本既有理论又有实践的设计大全。由于教学、科研、技术资料翻译和实验室的各项工作很忙,只能利用零碎时间,一点一滴地把积累的教学经验和新收集到的材料

补充输入到计算机中,抽空加以整理。我们使用 Verilog 设计复杂数字逻辑电路虽然已经有 18 年的时间,但仍旧在不断地学习提高之中,书中难免存在疏忽、错误之处,敬请细心的读者不吝指教。作者之所以在原版基础上把这本书再版,是想把原教材中一些不足的地方作一些必要的补充和修改,在大学生和研究生中加快 Verilog 设计技术的推广,尽快培养一批掌握先进设计技术的跨世纪的人才。期望本书能在这一过程中起到抛砖引玉的作用。

回想起来,这本书实质上是我们实验室全体老师和同学们多年的劳动成果,其中在 EDA 实验室工作过的历届研究生张琰、山岗、王静璇、田玉文、冯文楠、杨柳、傅红军、龚剑、王书龙、胡瑛、杨雷、邢伟、管丽、刘曦、王进磊、王煜华、苏宇、张云帆、杨鑫、徐伟俊、邢小地、霍强、宋成伟、邢志成、李鹏、李琪、陈岩、赵宗民等都帮我做了许多工作,如部分素材的翻译、整理、录入和一些 Verilog HDL 模块的设计修改和验证。

而我做的工作只是收集全书的素材、翻译、理解素材中一些较难的概念,结合教学经验编写一些章节和范例,以及全书文稿的最后组织、整理和补充,使其达到出版的要求。趁此机会让我衷心地感谢在编写本书过程中所有给过我帮助和鼓励的老师和同学们。本书是在第 2 版第 16 次印刷之后,受北航出版社之托进行的,虽然被称为第 3 版,然而本人在至芯科技的 FP-GA 培训工作繁忙,没有时间对本书做大幅度的修改,望各位读者谅解。

教学中使用的多媒体课件已交付给出版社,有需要者可向北航出版社发行部或北京至芯科技公司索取,可以免费提供给有关教师指导教学和备课演示之用。

**作者的通信邮箱是 xyw46@263.net,有什么问题可与作者商讨,谢谢!**

编 者

2013 年 5 月 14 日

于北京至芯科技

# 目 录

绪 论	1
-----	---

## 第一部分 Verilog 数字设计基础

第 1 章 Verilog 的基本知识	10
1.1 硬件描述语言 HDL	10
1.2 Verilog HDL 的历史	11
1.2.1 什么是 Verilog HDL	11
1.2.2 Verilog HDL 的产生及发展	11
1.3 Verilog HDL 和 VHDL 的比较	12
1.4 Verilog 的应用情况和适用的设计	13
1.5 采用 Verilog HDL 设计复杂数字电路的优点	13
1.5.1 传统设计方法——电路原理图输入法	13
1.5.2 Verilog HDL 设计法与传统的电路原理图输入法的比较	14
1.5.3 Verilog 的标准化与软核的重用	14
1.5.4 软核、固核和硬核的概念及其重用	14
1.6 采用硬件描述语言(Verilog HDL)的设计流程简介	15
1.6.1 自顶向下(Top_Down)设计的基本概念	15
1.6.2 层次管理的基本概念	16
1.6.3 具体模块的设计编译和仿真的过程	16
1.6.4 具体工艺器件的优化、映像和布局布线	16
小 结	17
思考题	18
第 2 章 Verilog 语法的基本概念	19
概 述	19
2.1 Verilog 模块的基本概念	20
2.2 Verilog 用于模块的测试	23
小 结	24
思考题	25

<b>第3章 模块的结构、数据类型、变量和基本运算符号</b> .....	26
概述 .....	26
3.1 模块的结构 .....	26
3.1.1 模块的端口定义 .....	26
3.1.2 模块内容 .....	27
3.1.3 理解要点 .....	28
3.1.4 要点总结 .....	28
3.2 数据类型及其常量和变量 .....	29
3.2.1 常量 .....	29
3.2.2 变量 .....	32
3.3 运算符及表达式 .....	35
3.3.1 基本的算术运算符 .....	35
3.3.2 位运算符 .....	36
小结 .....	37
思考题 .....	38
<b>第4章 运算符、赋值语句和结构说明语句</b> .....	39
概述 .....	39
4.1 逻辑运算符 .....	39
4.2 关系运算符 .....	40
4.3 等式运算符 .....	40
4.4 移位运算符 .....	41
4.5 位拼接运算符 .....	41
4.6 缩减运算符 .....	42
4.7 优先级别 .....	42
4.8 关键词 .....	43
4.9 赋值语句和块语句 .....	43
4.9.1 赋值语句 .....	43
4.9.2 块语句 .....	45
小结 .....	48
思考题 .....	49
<b>第5章 条件语句、循环语句、块语句与生成语句</b> .....	50
概述 .....	50
5.1 条件语句(if_else 语句) .....	50
5.2 case 语句 .....	53
5.3 条件语句的语法 .....	57
5.4 多路分支语句 .....	58

5.5 循环语句	60
5.5.1 forever 语句	60
5.5.2 repeat 语句	60
5.5.3 while 语句	61
5.5.4 for 语句	61
5.6 顺序块和并行块	63
5.6.1 块语句的类型	63
5.6.2 块语句的特点	65
5.7 生成块	67
5.7.1 循环生成语句	68
5.7.2 条件生成语句	70
5.7.3 case 生成语句	71
5.8 举 例	72
5.8.1 四选—多路选择器	72
5.8.2 四位计数器	73
小 结	74
思 考 题	75
<b>第 6 章 结构语句、系统任务、函数语句和显示系统任务</b>	<b>78</b>
概 述	78
6.1 结构说明语句	78
6.1.1 initial 语句	78
6.1.2 always 语句	79
6.2 task 和 function 说明语句	82
6.2.1 task 和 function 说明语句的不同点	82
6.2.2 task 说明语句	83
6.2.3 function 说明语句	84
6.2.4 函数的使用举例	86
6.2.5 自动(递归)函数	88
6.2.6 常量函数	89
6.2.7 带符号函数	90
6.3 关于使用任务和函数的小结	90
6.4 常用的系统任务	91
6.4.1 \$display 和 \$write 任务	91
6.4.2 文件输出	94
6.4.3 显示层次	96
6.4.4 选通显示	96
6.4.5 值变转储文件	97
6.5 其他系统函数和任务	98



小 结 .....	98
思考题 .....	99
<b>第 7 章 调试用系统任务和常用编译预处理语句</b> .....	100
概述 .....	100
7.1 系统任务 \$ monitor .....	100
7.2 时间度量系统函数 \$ time .....	101
7.3 系统任务 \$ finish .....	102
7.4 系统任务 \$ stop .....	102
7.5 系统任务 \$ readmemb 和 \$ readmemh .....	103
7.6 系统任务 \$ random .....	105
7.7 编译预处理 .....	106
7.7.1 宏定义 \define .....	106
7.7.2 “文件包含”处理 \include .....	108
7.7.3 时间尺度 \timescale .....	111
7.7.4 条件编译命令 \ifdef、\else、\endif .....	112
7.7.5 条件执行 .....	114
小 结 .....	115
思考题 .....	116
<b>第 8 章 语法概念总复习练习</b> .....	117
概述 .....	117
小 结 .....	128

## 第二部分 设计和验证部分

<b>第 9 章 Verilog HDL 模型的不同抽象级别</b> .....	130
概述 .....	130
9.1 门级结构描述 .....	130
9.1.1 与非门、或门和反向器及其说明语法 .....	130
9.1.2 用门级结构描述 D 触发器 .....	131
9.1.3 由已经设计成的模块构成更高一层的模块 .....	132
9.2 Verilog HDL 的行为描述建模 .....	133
9.2.1 仅用于产生仿真测试信号的 Verilog HDL 行为描述建模 .....	134
9.2.2 Verilog HDL 建模在 Top-Down 设计中的作用和行为建模的可综合性问题 .....	136
9.3 用户定义的原语 .....	137
小 结 .....	138

思考题 .....	139
<b>第 10 章 如何编写和验证简单的纯组合逻辑模块 .....</b>	<b>140</b>
概 述 .....	140
10.1 加法器 .....	140
10.2 乘法器 .....	142
10.3 比较器 .....	145
10.4 多路器 .....	146
10.5 总线和总线操作 .....	148
10.6 流水线 .....	149
小 结 .....	154
思考题 .....	155
<b>第 11 章 复杂数字系统的构成 .....</b>	<b>156</b>
概 述 .....	156
11.1 运算部件和数据流动的控制逻辑 .....	156
11.1.1 数字逻辑电路的种类 .....	156
11.1.2 数字逻辑电路的构成 .....	156
11.2 数据在寄存器中的暂时保存 .....	158
11.3 数据流动的控制 .....	160
11.4 在 Verilog HDL 设计中启用同步时序逻辑 .....	162
11.5 数据接口的同步方法 .....	164
小 结 .....	165
思考题 .....	165
<b>第 12 章 同步状态机的原理、结构和设计 .....</b>	<b>166</b>
概 述 .....	166
12.1 状态机的结构 .....	166
12.2 Mealy 状态机和 Moore 状态机的不同点 .....	167
12.3 如何用 Verilog 来描述可综合的状态机 .....	168
12.3.1 用可综合 Verilog 模块设计状态机的典型办法 .....	168
12.3.2 用可综合的 Verilog 模块设计、用独热码表示状态的状态机 .....	170
12.3.3 用可综合的 Verilog 模块设计、由输出指定的码表示状态的状态机 .....	171
12.3.4 用可综合的 Verilog 模块设计复杂的多输出状态机时常用的方法 .....	173
小 结 .....	175
思考题 .....	175
<b>第 13 章 设计可综合的状态机的指导原则 .....</b>	<b>177</b>
概 述 .....	177

13.1	用 Verilog HDL 语言设计可综合的状态机的指导原则 .....	177
13.2	典型的状态机实例 .....	178
13.3	综合的一般原则 .....	180
13.4	语言指导原则 .....	180
13.5	可综合风格的 Verilog HDL 模块实例 .....	181
13.5.1	组合逻辑电路设计实例 .....	181
13.5.2	时序逻辑电路设计实例 .....	187
13.6	状态机的置位与复位 .....	189
13.6.1	状态机的异步置位与复位 .....	189
13.6.2	状态机的同步置位与复位 .....	191
	小 结 .....	192
	思 考 题 .....	193
<b>第 14 章</b>	<b>深入理解阻塞和非阻塞赋值的不同 .....</b>	<b>194</b>
	概 述 .....	194
14.1	阻塞和非阻塞赋值的异同 .....	194
14.1.1	阻塞赋值 .....	195
14.1.2	非阻塞赋值 .....	196
14.2	Verilog 模块编程要点 .....	196
14.3	Verilog 的层次化事件队列 .....	197
14.4	自触发 always 块 .....	198
14.5	移位寄存器模型 .....	199
14.6	阻塞赋值及一些简单的例子 .....	203
14.7	时序反馈移位寄存器建模 .....	203
14.8	组合逻辑建模时应使用阻塞赋值 .....	205
14.9	时序和组合的混合逻辑——使用非阻塞赋值 .....	207
14.10	其他阻塞和非阻塞混合使用的原则 .....	208
14.11	对同一变量进行多次赋值 .....	209
14.12	常见的对于非阻塞赋值的误解 .....	210
	小 结 .....	212
	思 考 题 .....	212
<b>第 15 章</b>	<b>较复杂时序逻辑电路设计实践 .....</b>	<b>213</b>
	概 述 .....	213
	小 结 .....	224
	思 考 题 .....	224
<b>第 16 章</b>	<b>复杂时序逻辑电路设计实践 .....</b>	<b>226</b>
	概 述 .....	226

16.1	二线制 I <sup>2</sup> C CMOS 串行 EEPROM 的简单介绍	226
16.2	I <sup>2</sup> C 总线特征介绍	226
16.3	二线制 I <sup>2</sup> C CMOS 串行 EEPROM 的读写操作	227
16.4	EEPROM 的 Verilog HDL 程序	228
	总 结	251
	思考题	251
<b>第 17 章</b>	<b>简化的 RISC_CPU 设计</b>	<b>252</b>
	概 述	252
17.1	课题的来由和设计环境介绍	252
17.2	什么是 CPU	253
17.3	RISC_CPU 结构	253
17.3.1	时钟发生器	255
17.3.2	指令寄存器	257
17.3.3	累加器	258
17.3.4	算术运算器	259
17.3.5	数据控制器	260
17.3.6	地址多路器	261
17.3.7	程序计数器	261
17.3.8	状态控制器	262
17.3.9	外围模块	268
17.4	RISC_CPU 操作和时序	269
17.4.1	系统的复位和启动操作	269
17.4.2	总线读操作	270
17.4.3	总线写操作	271
17.5	RISC_CPU 寻址方式和指令系统	271
17.6	RISC_CPU 模块的调试	272
17.6.1	RISC_CPU 模块的前仿真	272
17.6.2	RISC_CPU 模块的综合	286
17.6.3	RISC_CPU 模块的优化和布局布线	292
	小 结	302
	思考题	303
<b>第 18 章</b>	<b>虚拟器件/接口、IP 和基于平台的设计方法及其在大型数字系统设计中的作用</b>	<b>304</b>
	概 述	304
18.1	软核和硬核、宏单元、虚拟器件、设计和验证 IP 以及基于平台的设计方法	304
18.2	设计和验证 IP 供应商	306
18.3	虚拟模块的设计	307
18.4	虚拟接口模块的实例	311
	小 结	312

思考题 .....	312
-----------	-----

## 第三部分 设计示范与实验练习

概 述 .....	313
练习一 简单的组合逻辑设计 .....	314
练习二 简单分频时序逻辑电路的设计 .....	316
练习三 利用条件语句实现计数分频时序电路 .....	318
练习四 阻塞赋值与非阻塞赋值的区别 .....	320
练习五 用 always 块实现较复杂的组合逻辑电路 .....	322
练习六 在 Verilog HDL 中使用函数 .....	324
练习七 在 Verilog HDL 中使用任务(task) .....	326
练习八 利用有限状态机进行时序逻辑的设计 .....	329
练习九 利用状态机实现比较复杂的接口设计 .....	332
练习十 通过模块实例调用实现大型系统的设计 .....	337
练习十一 简单卷积器的设计 .....	343
附录一 A/D 转换器的 Verilog HDL 模型机所需要的技术参数 .....	357
附录二 2K * 8 位 异步 CMOS 静态 RAM HM - 65162 模型 .....	361
练习十二 利用 SRAM 设计一个 FIFO .....	366

## 第四部分 语 法 篇

语法篇 1 关于 Verilog HDL 的说明 .....	376
一、关于 IEEE 1364 标准 .....	376
二、Verilog 简介 .....	377
三、语法总结 .....	377
四、编写 Verilog HDL 源代码的标准 .....	379
五、设计流程 .....	381
语法篇 2 Verilog 硬件描述语言参考手册 .....	382
一、Verilog HDL 语句与常用标志符(按字母顺序排列) .....	382
二、系统任务和函数(System task and function) .....	448
三、常用系统任务和函数的详细使用说明 .....	452
四、Command Line Options 命令行的可选项 .....	463
五、IEEE Verilog 1364 - 2001 标准简介 .....	464
参考文献 .....	478
再版者的话 .....	479

# 绪 论

我们知道构成数字逻辑系统的基本单元是与门、或门和非门,它们都是由三极管、二极管和电阻等器件构成,并能执行相应的开关逻辑操作;与门、或门和非门又可以构成各种触发器,实现状态记忆。在数字电路基础课程中,在了解这些逻辑门和触发器的构成和原理后,把它们作为抽象的理想器件来考虑,学习如何用布尔代数和卡诺图简化方法来设计一些简单的组合逻辑电路和时序电路。这些基础知识从理论上了解一个复杂的数字系统,例如 CPU 等都可以由这些基本单元组成。但真正如何来设计一个极其复杂的数字系统,如何验证设计的逻辑系统功能是否正确,本教程就是讲解如何利用 Verilog 硬件描述语言来设计和验证这样一个复杂数字系统的方法。下面就复杂数字系统的概念、用途和几个有关的基本问题做一些说明。

## 1. 为什么要设计专用的复杂数字系统

现代计算机与通信系统的电子设备中广泛使用了数字信号处理专用集成电路,它们主要用于数字信号传输中必需的滤波、变换、加密、解密、编码、解码、纠错、压缩和解压缩等操作。这些操作从本质上说都是数学运算,但是又完全可以用计算机或微处理器来完成。这就是为什么常用 C、Pascal 或汇编语言来编写程序,以研究算法的合理性和有效性的道理。

在数字信号处理的领域内有相当大的一部分工作是可以事后处理的,即利用通用的计算机系统来处理这类问题。如在石油地质调查中,通过钻探和一系列的爆破,记录各种地层的回波数据,然后去除噪声等无用信息,并用计算机对这些数据进行处理,最后得到地层的构造,从而找到埋藏的石油。因为地层不会在几年内有明显的变化,因此花数十天乃至更长的时间把地层的构造分析清楚也能满足要求。这种类型的数字信号处理是非实时的,在通用的计算机上通过编写、修改和运行程序,分析程序运行的结果就能满足需要。

还有一类数字信号处理必须在规定的时间内完成,例如在军用无线通信系统和机载雷达系统中常需要对检测到的微弱信号进行增强、加密、编码、压缩,而在接收端必须及时地解压缩、解码和解密并重现清晰的信号。很难想像用一个通用的计算机系统来完成这项工作。因此,不得不自行设计非常轻便而小巧的高速专用硬件系统来完成该任务。

有的数字信号处理对时间的要求非常苛刻,以至于用高速的通用微处理器芯片也无法在规定的时间内完成必要的运算。因此,必须为这样的运算设计一个专用的高速硬线逻辑电路,在高速 FPGA 器件上实现或制成高速专用集成电路。这是因为通用微处理器芯片是为一般目的而设计的,运算的步骤必须通过程序编译后生成的机器码指令加载到存储器中,然后在微处理器芯片控制下,按时钟的节拍,逐条取出指令、分析指令和执行指令,直至程序的结束。微处理器芯片中的内部总线和运算部件也是为通用目的而设计,即使是专为信号处理而设计的通用微处理器,因为它的通用性,也不可能为某一个特殊的算法来设计一系列的专用的运算电路,而且其内部总线的宽度也不能随意改变,只有通过改变程序,才能实现这个特殊的算法,因而其运算速度也受到限制。

本教程的目的是想通过对数字信号处理、计算、算法和数据结构、编程语言和程序、体系结

构和硬线逻辑等基本概念的介绍,了解算法与硬线逻辑之间的关系,从而引入利用 Verilog HDL 硬件描述语言设计复杂的数字逻辑系统的概念和方法。向读者展示一种 20 世纪 90 年代才真正开始在美国等先进的工业化国家逐步推广的数字逻辑系统的设计方法,借助于这种方法,在电路设计自动化仿真和综合工具的帮助下,只要对并行计算微体系结构有一定程度的了解,对有关算法有深入的研究,就完全有能力设计并制造出具有自己知识产权的 DSP(数字信号处理)类和任何复杂的数字逻辑集成电路芯片,为我国的电子工业和国防现代化做出应有的贡献。

## 2. 数字信号处理

大规模集成电路设计制造技术和数字信号处理技术,30 多年来各自得到了迅速的发展。这两个表面上看来没有什么关系的技术领域实质上是紧密相关的。因为数字信号处理系统往往要进行一些复杂的数学运算和数据处理,并且又有实时响应的要求,它们通常是由高速专用数字逻辑系统或专用数字信号处理器所构成,通常包括高速数据通道接口和高速算法电路,其电路是相当复杂的。因此,只有在高速大规模集成电路设计制造技术进步的基础上,才有可能实现真正有意义的实时数字信号处理系统。对实时数字信号处理系统的要求不断提高,也推动了高速大规模集成电路设计制造技术的进步。现代专用集成电路的设计是借助于电子电路设计自动化(EDA)工具完成的。学习和掌握硬件描述语言(HDL)是使用电子电路设计自动化(EDA)工具的基础。

## 3. 计算

说到数字信号处理,自然会想到数学计算。现代计算机和通信系统中广泛采用了数字信号处理的技术和方法。其基本思路是先把信号用一系列的数字来表示,把连续的模拟信号,通过采样和从模拟量到数字量的转换,把信号转换成一系列的数字信号,然后对这些数字信号进行各种快速的数学运算。其目的是多种多样的:有的是为了加密;有的是通过编码来减少误码率以提高信道的通信质量;有的是为了去掉噪声等无关的信息;有的是为了数据的压缩以减少占用的频道等。有时也把某些种类的数字信号处理运算称为变换,如离散傅里叶变换(DFT)、离散余弦变换(DCT)和小波变换(Wavelet T)等。

这里所说的计算是从英语 computing 翻译过来的,它的含义要比单纯的数学计算广泛得多。“computing 这门学问研究怎样系统地有步骤地描述和转换信息,实质上是一门覆盖了多个知识和技术范畴的学问,其中包括了计算的理论、分析、设计、效率和应用。它提出的最基本的问题是什么样的工作能自动完成,什么样的不能”<sup>\*</sup>。

本书中凡提到“计算”这个词处,指的就是上面一段中 computing 所包含的意思。由传统的观点出发,可以从三个不同的方面来研究计算,即从教学、科学和工程的不同角度。由比较现代的观点出发,可以从四个主要的方面来研究计算,即从算法和数据结构、编程语言、体系结构、软件和硬件设计方法来研究。本绪论的目的是想让读者对设计复杂数字系统有一个全面的了解,从而加深对掌握 Verilog HDL 设计方法必要性的认识。一个复杂的数字系统设计往往是一个从算法到由硬线连接的门级逻辑结构,再映射到硅片的逐步实现的过程。因此,我们将从算法和数据结构、编程语言和程序、微体系结构和硬线逻辑以及设计方法学等方面的基本概念出发来研究和探讨用于数字信号处理等领域的复杂硬线逻辑电路的设计技术和方法,特

\* 摘自 Denning et al, “Computing as a Discipline,” Communication of ACM, January, 1989.

别强调利用 Verilog 硬件描述语言的 TopDown 设计方法的介绍。

#### 4. 算法和数据结构

为了准确地表示特定问题的信息并顺利地解决有关的计算问题,需要采用一些特殊方法并建立相应的模型。所谓算法就是解决特定问题的有序步骤;所谓数据结构就是解决特定问题的相应模型。

#### 5. 编程语言和程序

程序员利用一种由专家设计的既可以被人理解,也可以被计算机解释的语言来表示算法问题的求解过程。这种语言就是编程语言,由它所表达的算法问题的求解过程就是程序。而 C、Pascal、Fortran、Basic 语言或汇编语言是几种常用的编程语言。如果只研究算法,只在通用的计算机上运行程序或利用通用的 CPU 来设计专用的微处理器嵌入系统,掌握上述语言就足够了。如果还需要设计和制造能进行快速计算的硬线逻辑专用电路,就必须学习数字电路的基本知识和硬件描述语言。因为现代复杂数字逻辑系统的设计都是借助于 EDA 工具完成的,无论电路系统的仿真和综合都需要掌握硬件描述语言。在本书中将比较详细地介绍 Verilog 硬件描述语言。

#### 6. 系统的微体系结构和硬线连接的门级逻辑

计算电路究竟是如何构成的?为什么它能有效和正确地执行每一步程序?它能不能用另外一种结构方案来构成?运算速度还能不能再提高?所谓计算微体系结构就是回答以上问题,并从硬线逻辑和软件两个角度一起来探讨某种结构的计算机的性能潜力。比如, Von Neumann(冯·诺依曼)于 1945 年设计的 EDVAC 电子计算机,它的结构是一种最早的顺序机,该机执行标量数据的计算机系统结构。顺序机是从位串行操作到字并行操作,从定点运算到浮点运算逐步改进过来的。由于 Von Neumann 系统结构的程序是顺序执行的,所以速度很慢。随着硬件技术的进步,不断有新的计算机体系结构产生,其计算性能也在不断提高。计算机体系结构是一门讨论和研究通用计算机的中央处理器如何提高运算速度性能的学问。对计算机中央处理器微体系结构的了解是设计高性能的专用的硬线逻辑系统的基础,因此本书将通过一个简化的 RISC\_CPU 的设计实例对系统结构的基本概念加以初步的介绍。但由于本书的重点是利用 Verilog HDL 进行复杂数字电路的设计技术和方法,大量的篇幅将介绍利用 HDL 进行设计的步骤、语法要点、可综合的风格要点、同步有限状态机和由浅入深的设计实例。至于有关处理器微体系结构的深入了解和高速标量计算逻辑的微结构等专门知识和设计诀窍,将在以后推出的新书中介绍。

#### 7. 设计方法学

复杂数字系统的设计是一个把思想(即算法)转化为实际数字逻辑电路的过程。我们知道,同一个算法可以用不同结构的数字逻辑电路来实现,这从运算的结果来说可能是完全一致的,但其运算速度和性能价格比可以有很大的差别。可用许多种不同的方案来实现实时完成算法运算的复杂数字系统电路。下面列出了常用的四种方案:

第一种,以专用微处理机芯片为中心来完成算法所需的电路系统;

第二种,用高密度的 FPGA(从几万门到几百万门);

第三种,设计专用的大规模集成电路(ASIC);

第四种,利用现成的微处理机的 IP 核并结合专门设计的高速 ASIC 运算电路。

究竟采用什么方案要根据具体项目的技术指标、经费、时间进度和批量综合考虑而定。



在上述第二、第三、第四种设计方案中,电路结构的考虑和决策至关重要。有的电路结构速度快,但所需的逻辑单元多,成本高;而有的电路结构速度慢,但所需的逻辑单元少,成本低。复杂数字逻辑系统设计的过程往往需要通过多次仿真,从不同的结构方案中找到一种符合工程技术要求的性能价格比最好的结构。一个优秀的有经验的设计师,能通过硬件描述语言的顶层仿真较快地确定合理的系统电路结构,减少由于总体结构设计不合理而造成的返工,从而大大加快系统的设计过程。

### 8. 专用硬线逻辑与微处理器的比较

在信号处理专用计算电路的设计中,以专用微处理器芯片为中心来构成完成算法所需的电路系统是一种较好的办法。可以利用现成的微处理器开发系统,在算法已用 C 语言验证的基础上,在开发系统工具的帮助下,把 C 语言程序转换为专用微处理器的汇编,然后再编译为机器代码,最后加载到样机系统的存储区,即可以在开发系统工具的环境下开始相关算法的运算仿真或运算。采用这种方法,设计周期短、可以利用的资源多;但速度、能耗、体积等性能受该微处理器芯片和外围电路的限制。

用高密度的 FPGA(从几万门到几百万门)来构成完成算法所需的电路系统也是一种较好的办法。必须购置有关的 FPGA 开发环境、布局布线和编程工具。有些 FPGA 厂商提供的开发环境不够理想,其仿真工具和综合工具性能不够完善,还需要利用性能较好的硬件描述语言仿真器、综合工具,才能有效地进行复杂的 DSP 硬线逻辑系统的设计。由于 FPGA 是一种通用的器件,它的基本结构决定了只对某一种特殊的应用,其性能不如专用的 ASIC 电路。

采用自行设计的专用 ASIC 系统芯片(system on chip),即利用现成的微处理器 IP 核或根据某一特殊应用设计的微处理机核(也可以没有通用的微处理机核),并结合专门设计的高速 ASIC 运算电路,能设计出性能价格比最高的理想数字信号处理系统。这种方法结合了微处理器和专用的大规模集成电路的优点。由于微处理器 IP 核的挑选结合了算法和应用的特点,又加上专用的 ASIC 在需要高速部分的增强,能“量体裁衣”,因而各方面性能优越。但由于设计和制造周期长、投片成本高,往往只有经费充足、批量大的项目或重要的项目才采用这一途径。当然性能优良的硬件描述语言仿真器、综合工具是不可缺少的;另外,对所采用的半导体厂家基本器件库和 IP 库的深入了解也是必须的。

以上所述算法的专用硬线逻辑的实现都需要对算法和数据接口协议有深入的了解,还须掌握硬件描述语言和相关的 EDA 仿真、综合和布局布线工具。

### 9. C 语言、Matlab 与硬件描述语言在算法运算电路设计的关系和作用

数字电路设计工程师一般都学习过编程语言、数字逻辑基础、各种 EDA 软件工具的使用。就编程语言而言,国内外大多数学校都以 C 语言为标准,目前很少有学校使用 Pascal 和 Fortran;而 Matlab 则是一个常用的数学计算软件包,有许多现成的数学函数可以利用,大大节省了复杂函数的编程时间;Matlab 也提供手段可以与 C 程序模块方便地接口。因此用 Matlab 来做数学计算系统的行为仿真常常比直接用 C 语言方便,能很快生成有用的数据文件和表格,直接用于算法正确性的验证。

基础算法的描述和验证常用 C 语言来做。例如要设计 Reed Solomen 编码/解码器,必须先深入了解 Reed Solomen 编码/解码的算法,再编写 C 语言的程序来验证算法的正确性。运行描述编码器的 C 语言程序,把在数据文件中的多组待编码的数据转换为相应的编码后将数据并存入文件;再编写一个加干扰用的 C 语言程序,用于模拟信道。它能产生随机误码位(并