


电磁兼容设计 与测试实用技术

王守三〇编译



 机械工业出版社
CHINA MACHINE PRESS

电磁兼容设计与 测试实用技术

王守三 编译



机械工业出版社



本书共分为4篇,分别为电磁兼容的实用设计与技术(包括电路设计和元器件的选择、电缆和连接器、滤波器和浪涌保护装置、屏蔽)、PCB的电磁兼容设计和技术(包括隔离和接口抑制、PCB与底板的搭接、0V参考面和电源参考面、包含掩埋电容在内的去耦合技术、传输线、包含微化孔在内的布线和层叠技术、PCB设计中最后需要提及的一些问题)、设备和系统安装中的电磁兼容技术(包括设备安装中的EMC技术、产品装配中的EMC技术、滤波和屏蔽技术、正确选用滤波器、良好EMC工程技术在工业机柜设计和构成中的实施、系统设备及其电缆的EMC通用安装指南)和电磁兼容测试方法的设计和技术(包括辐射发射测试、传导发射测试、快速瞬态猝发、浪涌和静电放电的测试、辐射抗扰度测试、传导抗扰度测试、现场EMC测试方法)。

本书适合从事EMC设计、管理人员阅读,也适合参加EMC培训的师生选作教材。

图书在版编目(CIP)数据

电磁兼容设计与测试实用技术/王守三编译. —北京:机械工业出版社, 2013. 6

ISBN 978-7-111-42955-5

I. ①电… II. ①王… III. ①电磁兼容性—设计②电磁兼容性—测试技术 IV. ①TN03

中国版本图书馆CIP数据核字(2013)第134014号

机械工业出版社(北京市百万庄大街22号 邮政编码100037)

策划编辑:罗莉 责任编辑:罗莉

版式设计:霍永明 责任校对:陈立辉 肖琳

封面设计:陈沛 责任印制:李洋

三河市宏达印刷有限公司印刷

2013年8月第1版第1次印刷

184mm×260mm·33.75印张·926千字

0001—2500册

标准书号:ISBN 978-7-111-42955-5

定价:89.90元

凡购本书,如有缺页、倒页、脱页,由本社发行部调换

电话服务

网络服务

社服务中心:(010) 88361066 教材网:<http://www.cmpedu.com>

销售一部:(010) 68326294 机工官网:<http://www.cmpbook.com>

销售二部:(010) 88379649 机工官博:<http://weibo.com/cmp1952>

读者购书热线:(010) 88379203 封面无防伪标均为盗版

前 言

从2007年起电磁兼容应用技术丛书第一本《电磁兼容的实用技术、技巧和工艺》的出版到2009年年底的第四本《电磁兼容测试的技术和技巧》的出版经历了整整三个年头。在这期间及以至现今，我仍不断收到许多读者对丛书的鼓励和支持。其中有相当一部分是希望能为丛书编纂一本类似于合订本的建议。他们认为这不仅会给阅读和查考带来很多方便，而且还可以很容易进行前后内容的直接对照。编写丛书“压缩版”的想法由此而生。

应该指出，虽然电磁兼容的应用技术在这期间有了相当的发展，但是就丛书中所介绍的绝大多数内容而言，特别是那些最为基本的实用设计、技术、技巧和工艺仍然适合当今的发展需要。所以一本源于丛书的综合性电磁兼容实用设计与技术书籍便有了它的出版基础。但要把一套丛书的全部内容都压缩到一本书中显然是不切实际的，所以必须对原有内容进行有选择的压缩。

为了尽可能地留出足够的篇幅用于讨论关键性的设计与技术内容，又保持有足够的连贯性和完整性，我为本书在内容选择上规定了如下的原则：

1. 所有与应用技术、技巧和工艺无关的内容一律删去，这其中包括丛书中所有有关讨论经济效益、成本核算及市场准入和竞争等的内容。
2. 间接与应用技术、技巧和工艺有关的内容则按照不同情况，以能删即删或进行部分压缩的原则处理。比如大多数章节中的概述和简介就是以此原则处理的。
3. 在丛书中对同一个实际问题提出的多种解决方案尽可能只选择最为实用的一种。
4. 丛书中原有的少量理论讨论和数学推导的内容也基本不再保留。
5. 所有的索引、名词解释、附录和参考文献也不再列出。但在需要对有关内容查询和检索的地方将会特别注明。比如，请查阅丛书的索引、名词解释、附录和参考文献等。

事实上，对产品不同层次上的实用技术的直接内容的保留与否也作了选择。比如说，PCB层次上的设计与应用技术，特别是设计方面的内容，我基本上没有作任何形式的删减。而对产品组件和单元上的则有选择地保留。产品一级上的技术则删节很多。PCB作为当今所有电子产品的最为基础的一个技术层面，对它的电磁兼容设计和技术发展给予足够重视是显而易见的。

最初在编写本书时还曾考虑增加一些原丛书中未能涉及的一些内容。比如，电源设计和生产以及电源质量和评估中所涉及的电磁兼容问题及其解决办法。但仍然是由于本书的篇幅确实很有限而最终未能编入。作为产品的一个重要组成部分，电源的电磁兼容问题解决得好坏将会直接关系和影响到产品本身的电磁兼容性。所以，在可能的条件下，我想今后会为本书的广大读者提供这类后续内容。

最后，我衷心希望本书能切切实实地解决读者所面临的众多实际电磁兼容问题中起到它应有的作用。那么，本书也就体现了它的自身出版价值。

王守三

于美国宾夕法尼亚州

目 录

第 1 篇 电磁兼容的实用设计和技术

第 1 章 电路设计和元器件的选择	1	2.6.3 发送和返回信号的成对导体	30
1.1 EMC 数字元器件和电路设计	1	2.6.4 从屏蔽电缆中获取其最佳性能: 屏蔽	31
1.1.1 元器件的选择	1	2.6.5 从屏蔽电缆中获取其最佳性能: 屏蔽的终止方法	32
1.1.2 批次和掩模缩小问题	4	2.6.6 在电缆两端都完成屏蔽的终止	33
1.1.3 IC 插座是问题的根源之一	4	2.7 如何获得连接器的最佳性能	34
1.1.4 电路技术	5	2.7.1 非屏蔽连接器	34
1.1.5 扩展频谱时钟	6	2.7.2 PCB 之间的连接	34
1.2 模拟元器件和电路设计	7	2.7.3 屏蔽的连接器	35
1.2.1 模拟元器件的选择	7	第 3 章 滤波器和浪涌保护装置	37
1.2.2 防止解调问题	8	3.1 滤波器的工作原理	37
1.2.3 其他模拟电路技术	9	3.2 软性铁氧体的优点	38
1.3 开关模式设计	11	3.3 共模 (CM) 和差模 (DM)	38
1.3.1 IC 布局和器件选择	11	3.4 选用滤波器的简单经验规则	40
1.3.2 阻尼	11	3.5 电感量随电流的变化而改变	41
1.3.3 散热器	12	3.6 滤波器技术规范的规定	41
1.3.4 整流器	13	3.7 实践中的阻抗问题	42
1.3.5 有关磁性元件的问题及其解决办法	13	3.8 大地漏电流和安全	44
1.3.6 用于开关模式的扩展频谱时钟	14	3.9 有用信号的频率和敏感性问题	44
1.4 信号通信元件和电路设计	14	3.10 滤波器的接地	45
1.4.1 非金属通信为最佳选择	14	3.11 滤波器和屏蔽的最佳协调	46
1.4.2 金属通信技术	15	3.12 滤波器的结构、安装和电缆的敷设	46
1.4.3 光隔离	19	3.13 浪涌保护装置 (SPD)	47
1.4.4 外部 I/O 保护	20	3.13.1 SPD 的类型	47
1.4.5 “不接大地”和“浮地”通信	21	3.13.2 数据线上是否需要 SPD?	48
第 2 章 电缆和连接器	22	3.13.3 SPD 和数据完整性	48
2.1 频谱的使用和骚扰的可能性	22	3.13.4 SPD 的等级	49
2.2 导体的漏电和天线效应	23	3.13.5 SPD 及其熔丝	50
2.3 所有电缆都会受其内在的电阻、电容和电感的影响	25	3.13.6 SPD 的安装	50
2.4 避免导体的使用	25	3.13.7 地电位提升问题	51
2.5 电缆的分离和路由选择	26	第 4 章 屏蔽	52
2.6 如何获得电缆的最佳性能	27	4.1 屏蔽的一般概念	52
2.6.1 传输线	27	4.2 较大的和矩形的屏蔽罩性能较好	52
2.6.2 选用产品内外导体时的 EMC 考虑	29	4.3 趋肤效应	52

4.4 缝隙	53	塑料进行屏蔽	63
4.5 低频(磁场)屏蔽	57	4.11 非金属屏蔽	63
4.6 截止频率以下的波导技术	57	4.12 由于不恰当屏蔽造成	
4.7 密封衬垫	58	的传导测试失败	64
4.8 显示器件和类似器件的屏蔽	60	4.13 屏蔽罩壳的安装	64
4.9 通风装置缝隙的屏蔽	62	4.14 使用在 PCB 一级上的屏蔽	65
4.10 使用金属喷涂(导电漆)或电镀			
第 2 篇 PCB 的电磁兼容设计和技术			
第 1 章 隔离和接口抑制	68	2.2.1 降低转移阻抗	95
1.1 隔离技术简介	68	2.2.2 更好地控制边缘场	96
1.2 PCB 层次上的屏蔽	68	2.3 所关心的最高频率	97
1.2.1 PCB 上采取屏蔽措施的原因	68	2.4 PCB 和其底板较为靠近的优点	98
1.2.2 PCB 层次上的屏蔽综述	69	2.5 控制 PCB 与底板间的空腔谐振	98
1.2.3 PCB 上屏蔽罩壳的类型	71	2.5.1 为什么和怎样会	
1.2.4 PCB 上屏蔽罩壳的固定和安装	72	形成空腔谐振?	98
1.2.5 PCB 屏蔽罩壳的材料	73	2.5.2 波长准则	99
1.2.6 屏蔽罩壳上的孔洞和缝隙	74	2.5.3 通过增加搭接点的数目来	
1.2.7 截止频率以下波导技术	75	提高谐振频率	100
1.2.8 近场对屏蔽的影响	76	2.5.4 如果不能使用足够的搭	
1.2.9 空腔谐振	77	接点该怎么办?	102
1.3 互连接和屏蔽	78	2.5.5 扩展谐振频率的宽度来降低	
1.4 屏蔽和滤波技术的组合应用	79	它的峰值幅度	103
1.5 屏蔽和散热技术的组合应用	81	2.5.6 通过设计来避开引起问题	
1.6 PCB 层次上的滤波	82	频率上的谐振	103
1.6.1 PCB 层次上采用滤波		2.5.7 正确地选用电容器	104
技术的原因	82	2.5.8 使用电阻器来阻尼空腔谐振	104
1.6.2 PCB 层次上的滤波技术综述	82	2.5.9 使用吸波器来阻尼空腔谐振	105
1.6.3 高性能的滤波要求一个高		2.5.10 降低容性搭接的阻抗	106
质量的 RF 参考面	83	2.5.11 使用屏蔽技术	106
1.6.4 单级低功率和信号 PCB		2.5.12 使用全屏蔽 PCB 组件	107
滤波器的设计	84	2.6 子板和小背板	107
1.6.5 PCB 层次上的电源滤波器	89	第 3 章 0V 参考面和电源参考面	108
1.6.6 屏蔽连接器的滤波	89	3.1 参考面简介	108
1.7 离板互连接器的设置	89	3.2 参考面的设计问题	109
第 2 章 PCB 与底板的搭接	90	3.2.1 参考面尺寸	109
2.1 PCB 与底板的搭接简介	90	3.2.2 参考面上缝隙和孔洞的处理	111
2.1.1 什么是“底板”?	90	3.2.3 网状栅格和铜质充填	114
2.1.2 什么是“搭接”?	91	3.2.4 器件与参考面间的连接	115
2.1.3 混合型搭接	94	3.2.5 隔热衬垫	117
2.1.4 “地环路”和传统惯例	94	3.2.6 元器件的设置	117
2.2 为什么要把 PCB 的 0V 参考面		3.2.7 充填和网格	118
搭接到底板上?	95	3.2.8 0V 参考面中的谐振	119
		3.2.9 参考面对中的空腔谐振	119

3.2.10 降低来自参考面对的 侧面射击发射	122	4.3.6 在 0V/电源参考面对中 的空腔谐振	150
3.2.11 为主动信号和电源选择正确 的通孔位置	123	4.3.7 用去耦电容搭接参考面来 提高谐振频率	151
3.2.12 何时和如何变更 线条的层次?	124	4.3.8 由 π 形滤波器向电源 参考面岛供电	151
3.2.13 用于安装 DC/DC 变换器和 时钟的元件层面	124	4.3.9 阻尼空腔谐振的峰值	152
3.3 0V 参考面的分割已不再是 一个良好的实践	124	4.3.10 参考面的扩展电感	153
3.4 线条必须跨越一个分割的 0V 或电源参考面的情况	126	4.3.11 20H 规则	153
3.5 高密度互连接 (HDI)、堆焊和 微化孔 PCB 技术	128	4.3.12 充分利用去耦电容 串联谐振的优点	153
3.6 全屏蔽 PCB 组件	129	4.3.13 去耦电容壁	154
第 4 章 包括掩埋电容在内的 的去耦合技术	131	4.3.14 用于降低发射的其他 0V/ 电源参考面对技术	154
4.1 去耦合简介	131	4.3.15 掩埋电容技术	154
4.2 使用分立电容器进行去耦合	133	第 5 章 传输线	158
4.2.1 在电路的什么位置上需要 使用去耦电容?	133	5.1 PCB 上的匹配传输线	158
4.2.2 在 IC 和多芯片模块中设置 去耦电容的好处	133	5.1.1 简介	158
4.2.3 需要使用多大电容量的 去耦电容?	134	5.1.2 传播速度 v 和特性阻抗 Z_0	159
4.2.4 去耦电容的类型	134	5.1.3 阻抗非连续性效应	160
4.2.5 减小电流环路尺寸的布局	135	5.1.4 保持 Z_0 为恒定值的效果	162
4.2.6 去耦电容的串联谐振	138	5.1.5 时域反射测量技术	163
4.2.7 在去耦合中铁氧体的使用	139	5.1.6 什么时候需要使用 匹配传输线?	164
4.2.8 把一个去耦电容分割为二	140	5.1.7 现代产品中使用匹配 传输线的重要性	167
4.2.9 以并联的方式使用 多个去耦电容	140	5.1.8 问题的关键所在是信号的真正 上升/下降时间	167
4.2.10 降低去耦电容 ESL 的其他方法	143	5.1.9 噪声和抗扰度问题应该包括在 设计考虑之中	168
4.3 使用 0V/电源参考面对的去耦合	145	5.1.10 线条两端的波形计算	170
4.3.1 使用 0V/电源参考面对的 去耦合效益简介	145	5.1.11 两种常用类型的传输线	171
4.3.2 一个 0V/电源参考面对 的分布电容	145	5.1.12 共面传输线	172
4.3.3 使用 0V/电源参考面对时的 PCB 0V 和电源布线	146	5.1.13 容性负载的影响	172
4.3.4 去耦电容的位置	148	5.1.14 PCB 上设置测试线条的需要	174
4.3.5 当使用 0V/电源参考面对时如何 消除去耦电容的并联谐振	149	5.1.15 上升时间和频率之间的关系	175
		5.2 传输线的终端法	175
		5.2.1 终端法的类型	176
		5.2.2 驱动器的困难所在	179
		5.2.3 传输线匹配中折中方案的选择	180
		5.2.4 带有智能终端器的 IC	181
		5.2.5 双向终端法	181
		5.2.6 非线性终端技术	181

5.2.7 终端补偿	182	5.8.7 微带线的涂敷所带来的问题	212
5.2.8 传输线端头上的终端器位置	182	5.8.8 搭接导线和插针的影响	212
5.3 传输线布线的制约	183	第 6 章 包括微化孔在内的	
5.3.1 一般布线原则	183	 布线和层叠技术	213
5.3.2 通过电缆离开一个		6.1 布线、层叠和微化孔技术	213
产品的传输线	184	6.2 布线选择技术和技巧	213
5.3.3 产品内部 PCB 间的互连接	185	6.3 层叠	213
5.3.4 线条在 PCB 中变更层次	187	6.3.1 从减小线条与参考面	
5.3.5 线条穿越 PCB 参考面		间距中获益	214
的沟槽或缝隙	189	6.3.2 从减小元器件与参考	
5.3.6 避免线条形成尖锐的拐角	189	面间距中获益	215
5.3.7 利用通孔或去耦电容来		6.3.3 铜平衡	215
连接返回电流平面	190	6.3.4 单层 PCB	216
5.3.8 通孔短截线的影响	190	6.3.5 双层 PCB	217
5.3.9 通孔周围区域布线		6.3.6 四层 PCB	218
的选择和影响	191	6.3.7 六层 PCB	219
5.3.10 PCB 叠层和布线所造成		6.3.8 八层 PCB	221
的其他影响	192	6.3.9 多于八层的 PCB	222
5.3.11 有关微带线的一些问题	194	6.3.10 在工程实践中, PCB 的层次数	
5.4 差分传输线的匹配	195	和成本效益的考虑	222
5.4.1 差分信号简介	195	6.4 使用区域充填或栅格网络形成铜	
5.4.2 在差分传输线中的 CM 和		平衡的 EMC 问题	224
DM 特性阻抗	196	6.5 PCB 中的高密度互连接技术	225
5.4.3 离开 PCB 或穿越分割		6.5.1 什么是 HDI?	225
参考面的差分传输线	198	6.5.2 HDI 的 EMC 优势	225
5.4.4 差分信号传输中的失衡控制	199	6.5.3 HDI 技术的选用和成本	226
5.4.5 布线的非对称性	202	6.5.4 使用 HDI 技术时的 PCB	
5.5 介质材料的选择	204	设计问题	227
5.5.1 编织基板的影响	204	6.6 线条的电流容量	227
5.5.2 其他类型的 PCB 介质	205	6.6.1 承受浪涌和瞬态电流的能力	227
5.6 阻抗连接器的匹配	205	6.6.2 PCB 线条所能承受的最大连续	
5.7 屏蔽的 PCB 传输线	207	DC 和低频电流	229
5.7.1 沟道化带状线	207	6.6.3 在 PCB 电源分配系统	
5.7.2 在 PCB 内部形成		中的电压降	229
一个全屏蔽的传输线	207	6.6.4 PCB 线条所能承受的连续	
5.8 其他的一些有关问题	208	RF 电流的能力	229
5.8.1 阻抗匹配、变换和 AC 耦合	208	6.6.5 关于电流承受能力计算	
5.8.2 留有安全裕度是一种		精确度的考虑	230
良好的工程实践	209	6.7 布局对瞬态和浪涌电压的承受能力	230
5.8.3 滤波	209	6.7.1 线条与线条以及线条与	
5.8.4 CM 扼流圈	210	金属体的间距	230
5.8.5 用串行数据总线来		第 7 章 PCB 设计中最后需要	
代替并行总线	211	 提及的一些问题	232
5.8.6 FR4 和铜材的损耗	211	7.1 电源与 PCB 的连接	232

7.2 低介电常数的介质	233	7.8 未使用的 I/O 插针	246
7.3 IC 的芯片级封装	234	7.9 晶体和振荡器	246
7.4 在板芯片	234	7.10 IC 选用技巧	247
7.5 PCB 上的散热问题	235	7.11 传输线头上的终端器位置	247
7.5.1 散热器对 EMC 性能的影响	235	7.12 电磁能带隙 (EBG)	248
7.5.2 散热器的 RF 谐振	236	7.13 PCB 设计中最后两个 需要注意的细节	249
7.5.3 散热器与 PCB 参考面的搭接	238	7.14 密切注意 PCB 制造厂商对层次 布局和叠层的改变	249
7.5.4 屏蔽和散热技术的结合使用	241	7.15 生产过程中对 EMC 设计的检验	250
7.5.5 其他可利用的散热技术	242	7.15.1 在设计图上注明用于 EMC 设计的 要点或所使用的关键元器件	251
7.5.6 用于功率器件的散热技术	243	7.15.2 EMC 设计的质量控制步骤	251
7.6 封装谐振	244		
7.7 消除用于探针板 (BON) 或飞行 探头测试的测试盘	244		

第 3 篇 设备和系统安装中的电磁兼容技术

第 1 章 设备安装中的 EMC 技术	252	第 2 章 产品装配中的 EMC 技术	270
1.1 装置的分隔和对它们分别 供电的必要性	252	2.1 沿用良好的 EMC 实践	270
1.2 把发送和返回电流通路尽可能 地紧挨在一起敷设	253	2.2 形成一个本机 RF 参考 (一个 EMC 大地)	271
1.3 网孔化搭接 (接大地) 网络	254	2.3 最佳化 RF 性能的搭接方法	271
1.3.1 为什么说星形搭接不是一个 良好的实践方法	254	2.3.1 保护性搭接 (安全性) 导体连接	271
1.3.2 网孔化公共搭接网络 (CBN)	254	2.3.2 与本机 RF 参考连接用的 短导线或编织带	273
1.3.3 搭接环导体	257	2.3.3 金属壳体与本机 RF 参考的搭接	274
1.3.4 搭接垫	258	2.3.4 使用本机 RF 参考面作为一个 保护性搭接导体	274
1.3.5 隔离的搭接网络	260	2.3.5 屏蔽电缆与屏蔽连接器的搭接	275
1.4 在电缆两端同时完成屏蔽搭接	260	2.3.6 与本机 RF 参考的搭接	277
1.4.1 为什么说仅在电缆屏蔽的一端完成 搭接已不再是一个良好 的实践方法?	262	2.3.7 尾线	278
1.4.2 在 CBN 质量很差的情况下 应该如何处理?	263	2.4 在电缆屏蔽的两端都要完成搭接	279
1.4.3 当制造厂商的应用指南要求电缆 屏蔽仅在一端搭接的情况	263	2.5 滤波器以及它们的设置和安装	280
1.4.4 当相应的安全标准禁止使用 这些 EMC 技术怎么办?	263	2.6 罩壳屏蔽	281
1.5 PEC 的类型	263	2.6.1 屏蔽电缆进入一个屏蔽 罩壳的情况	283
1.6 搭接电缆的铠装	265	2.6.2 非屏蔽电缆进入一个屏蔽 罩壳的情况	283
1.7 电缆分类、分隔距离和布线	266	2.6.3 一个已完成内部分隔的机柜	284
1.7.1 电缆的分类等级	266	2.6.4 门窗、可移去面板、显示和 通风装置的考虑	285
1.7.2 电缆间的分隔距离	267	2.6.5 屏蔽罩壳之间的互连接	286
1.7.3 电缆布线	268	2.7 连接器面板	286
1.8 屏蔽机柜的互连接	269	2.8 电缆的等级和分隔	286

2.8.1 用于计算技术器件的 I/O 电缆	287	4.2 阻抗问题	306
2.8.2 当附近存在 RF 发射机时 外部电缆的分隔	287	4.3 AC 馈电电源滤波器	307
2.9 一个产品内部的布局	287	4.4 信号滤波器	310
第3章 滤波和屏蔽技术	290	4.5 滤波器的接地	311
3.1 滤波和屏蔽技术的应用	290	4.6 滤波器和屏蔽的最佳协同应用	312
3.2 在安装过程中分区的重要性	290	4.7 滤波器构成、布局 and 安装	313
3.3 穿越一个区域边界的耦合	291	4.7.1 概述	313
3.3.1 公共阻抗传导耦合	292	4.7.2 滤波器的安装位置	315
3.3.2 不属于公共阻抗范围的其他传导耦合	293	4.7.3 大地连接	315
3.3.3 消除传导耦合的策略和具体做法	293	4.7.4 滤波器输入和输出导线的布线	316
3.3.4 电容性、电感性 and 无线电波的辐射耦合	294	4.8 小结	316
3.3.5 穿越一个区域边界的 EM 耦合的归纳	294	第5章 良好 EMC 工程技术在工业机柜 设计和构成中的实施	317
3.3.6 屏蔽和滤波的最佳协同应用	295	5.1 形成一个 RF 参考	317
3.4 设备安装中的滤波技术	295	5.1.1 RF 参考	317
3.4.1 滤波器的目的——衰减金属化互连接中的噪声	295	5.1.2 导线、导电带和编织层的失效	317
3.4.2 CM 和 DM 的衰减	296	5.1.3 要求使用不带有聚合物钝化膜的高导电金属镀层	317
3.4.3 源和负载阻抗的影响	296	5.1.4 形成有效的 RF 搭接	318
3.4.4 滤波器产生增益问题	296	5.1.5 有效使用密封衬垫	321
3.4.5 滤波器的频率响应	297	5.2 导线和电缆的布线技巧	322
3.4.6 滤波器的设置位置	297	5.2.1 把发送和返回通路尽量布置在一起	322
3.4.7 滤波器的接大地	297	5.2.2 把电缆尽量靠近 RF 搭接金属件布线	324
3.4.8 滤波器的连接	298	5.2.3 不同类别电缆的分隔	327
3.4.9 大地泄漏电流	298	5.2.4 如何降低不同类别电缆间的间距	330
3.4.10 滤波器安全性能的认证	300	5.2.5 使用背板的工业机柜内部的电缆分隔	332
3.4.11 滤波器的额定值	300	5.2.6 机柜安装设备中的电缆分隔	334
3.4.12 滤波器和过电压	300	5.2.7 电缆屏蔽与 RF 参考的搭接	335
3.4.13 简单的软铁氧体滤波器	300	5.3 电路和单元与 RF 参考的搭接	347
3.5 设备安装中的屏蔽	301	5.3.1 保护性搭接导体	347
3.5.1 区域屏蔽	301	5.3.2 具有绝缘壳体的电气/电子单元与 RF 参考的 RF 搭接	350
3.5.2 在很低频率上的屏蔽	301	5.3.3 具有金属壳体的电气/电子单元与 RF 参考的 RF 搭接	351
3.5.3 对 10kHz 以上频率的屏蔽	302	5.3.4 PCB 与 RF 参考的 RF 搭接	353
3.5.4 对 1MHz 以上频率的屏蔽	303	5.3.5 电容性和混合型 RF 搭接	354
3.5.5 孔洞问题	303	5.3.6 安全搭接和 RF 搭接的结合使用	354
3.5.6 门是一个大问题	303	5.3.7 滤波器的选择以及与 RF	
3.5.7 屏蔽罩壳间或屏蔽室间的互连接	303		
3.5.8 波导技术	305		
第4章 正确选用滤波器	306		
4.1 滤波器技术指标的计算	306		

参考的搭接	355	6.4 机柜间电缆的连接	376
5.3.8 最好采用单一的连接面板	356	6.4.1 机柜的接地	376
5.3.9 VGA 显示屏与 RF		6.4.2 机柜内部电缆和导线的敷设和布线	377
参考的 RF 搭接	356	6.4.3 滤波	378
5.4 使用屏蔽的机柜	357	6.5 屏蔽电缆	380
5.4.1 简介	357	6.5.1 电缆的选择	380
5.4.2 进出机柜导体的屏蔽和滤波	357	6.5.2 如何形成电缆屏蔽的正确连接?	380
5.4.3 控制屏蔽机柜上的缝隙和孔洞	362	6.5.3 应该在电缆屏蔽的哪一端完成终止?	381
5.4.4 密封衬垫的实际应用	367	6.6 已存在设备中的问题	383
第 6 章 系统设备及其电缆的 EMC 通用安装指南	368	6.6.1 IEC 1000-4-4/IEC 801/ENG 1000-4-4 测试	383
6.1 电磁兼容 (EMC) 的定义	368	6.6.2 铁氧体的使用	383
6.2 大地和地	368	6.6.3 其他解决办法	384
6.2.1 接大地	368	6.7 整体设计和布局	385
6.2.2 接地	369	6.8 几个常用概念的定义	385
6.3 电缆连接	370	6.8.1 耦合	385
6.3.1 电缆布线的分类	370	6.8.2 差模-共模	386
6.3.2 电缆和导线连接的准则	371		
6.3.3 降低噪声	373		

第 4 篇 电磁兼容测试方法的设计和技术

第 1 章 辐射发射测试	387	2.1.1 近场探头	412
1.1 辐射发射测试	387	2.1.2 故障检测器	412
1.1.1 近场探头	387	2.1.3 电流探头	412
1.1.2 电流探头	389	2.1.4 吸收钳	414
1.1.3 故障检测器	391	2.1.5 电压探头	415
1.1.4 天线	392	2.1.6 由于阻抗的变化在非侵入式测量中引入的误差	415
1.1.5 在研制、诊断和质量保障测试中示波器的使用	394	2.1.7 LISN 和 AMN	416
1.1.6 在研制、诊断和质量保障测试中频谱分析仪的使用	395	2.1.8 在使用 LISN 情况下的 CM 和 DM 的测量	419
1.1.7 在研制、诊断和质量保证测试中无线电接收机的使用	396	2.1.9 瞬态限制器	420
1.1.8 预符合测试	397	2.1.10 ISN	420
1.1.9 可重复性以及“金产品”测试	401	2.2 研制、诊断以及 QA 测试	421
1.1.10 开放测试场地和封闭测试场地	403	2.2.1 使用示波器	421
1.1.11 系统和设备的现场测试	407	2.2.2 使用低成本的频谱分析仪	422
1.1.12 完整符合性测试	408	2.2.3 使用无线电接收机	422
第 2 章 传导发射测试	412	2.3 预符合测试	422
2.1 传导发射测试中使用的感应器 (换能器)	412	2.4 系统和设备的现场测试	423
		2.5 完整符合性测试	425
		2.5.1 电网电源的传导测试	425
		2.5.2 通信电缆	426
		2.5.3 骚扰电源的测试	427

2.6 非连续性骚扰	427	4.4 替代测试方法与 EN61000-4-3 间的相关性	464
2.7 传导和辐射发射测试对 测量仪器的要求	428	4.5 现场测试	465
第3章 快速瞬态猝发、浪涌和 静电放电的测试	431	4.6 完整符合性测试	466
3.1 快速瞬态猝发 (FTB)	431	4.6.1 测试设备	466
3.1.1 标准测试的细节	431	4.6.2 信号源	467
3.1.2 完整符合性 FTB 测试	432	4.6.3 RF 功率放大器	467
3.1.3 现场测试	434	4.6.4 场强的监测	469
3.1.4 其他类型的 FTB 发生器	435	4.6.5 换能器	469
3.2 浪涌	436	4.6.6 测试设施	470
3.2.1 完整符合性测试	438	4.6.7 室谐振	471
3.2.2 现场测试	439	4.6.8 场均匀度	471
3.2.3 浪涌测试发生器的选择和替代	440	4.6.9 辅助设备	472
3.3 静电放电 (ESD)	440	4.6.10 测试方法	472
3.3.1 ESD 的完整符合性测试	442	4.6.11 初步检查	472
3.3.2 现场 ESD 测试	444	4.6.12 符合性测试	472
3.3.3 其他的一些 ESD 发生器	444	4.6.13 扫描速度和步进尺度	473
3.4 抗扰度测试期间如何确定问题所在?	446	第5章 传导抗扰度测试	474
3.4.1 测试仪器	446	5.1 传导抗扰度测试简介	474
3.4.2 局部抗扰度测试	446	5.1.1 注入一个合理精度的 RF 电压 (或电流)	475
第4章 辐射抗扰度测试	448	5.1.2 防止泄漏	475
4.1 产品可靠性和功能安全性 的抗扰度测试	448	5.1.3 模拟和数字半导体器件对 RF 的非线性敏感度	475
4.2 辐射场测试和它的主要问题简介	449	5.1.4 确定一个工程裕度	476
4.2.1 防止泄漏和确保场的均匀度	450	5.1.5 对 EUT 性能进行监测, 以便防止 它的性能在测试过程 中会下降过多	476
4.2.2 模拟和数字电路对 RF 场的高 敏感度和敏感度的非线性	451	5.2 替代的感应器和测试方法	477
4.2.3 使用已调制的 RF 波形	454	5.2.1 近场探头	477
4.2.4 确定一个工程裕度	454	5.2.2 电压注入探头	477
4.2.5 测试期间的性能指标 和功能测量	455	5.2.3 串扰注入技术	478
4.3 其他替代测试方法	456	5.2.4 有运行许可证的无线电发射机	478
4.3.1 近场探头	457	5.2.5 大电流注入 (BCI)	478
4.3.2 电压注入探头	458	5.2.6 用一个 CDN 直接注入	481
4.3.3 串扰注入技术	458	5.2.7 电磁钳	483
4.3.4 拥有许可证的无线电发射机	458	5.2.8 有关测试装置的一些注意事项	483
4.3.5 传导测试方法	460	5.3 信号发生器和功率放大器	484
4.3.6 带状线 [横向电磁模式 (TEM) 器件]	460	5.3.1 替代类型的信号发生器	484
4.3.7 小型测试单元	461	5.3.2 RF 功率放大器	486
4.3.8 使用 IEC60801-3 测试方法	463	5.4 替代测试方法与 EN61000-4-6 方法间的相关性	486
4.3.9 搅拌模测试室	463	5.5 现场测试	487
		5.6 完整的符合性传导 RF 抗扰度测试	487

5.6.1 发生器	488	6.11.1 简介	499
5.6.2 感应器	488	6.11.2 机壳端口	499
5.6.3 校准和电平要求	489	6.11.3 信号、数据和控制端口	500
5.6.4 测试装置	491	6.11.4 输入和输出 DC 电源端口	501
第 6 章 现场 EMC 测试方法	492	6.11.5 输入和输出 AC 电源端口	501
6.1 简介	492	6.11.6 功能性大地端口	502
6.2 范围	493	6.12 发射测量的应用说明	503
6.3 参考标准	493	6.12.1 执行测试的人员	503
6.4 定义	493	6.12.2 测试计划和测试报告	503
6.5 场地的描述	496	6.12.3 执行发射测试前 EMC 测试设备的检验	504
6.6 验收标准	496	6.12.4 传导发射测试	507
6.6.1 简介	496	6.12.5 辐射发射测试	509
6.6.2 检收标准	496	6.13 抗扰度测量的应用说明	513
6.7 测试期间的条件和状况	496	6.13.1 对执行测试的工程技术 人员的一点要求	513
6.8 文件的编制	496	6.13.2 测试计划	513
6.8.1 测试文件的编制	496	6.13.3 抗扰度测试设备的检验	514
6.8.2 测试报告	497	6.13.4 工频磁场抗扰度测试	519
6.9 适用范围	498	6.13.5 辐射 RF 电磁场抗扰度测试	520
6.9.1 简化测试条件 1	498	6.13.6 静电放电 (ESD) 抗扰度测试	521
6.9.2 简化测试条件 2	498	6.13.7 传导 RF 抗扰度测试	521
6.9.3 简化测试条件 3	498	6.13.8 测试	526
6.9.4 简化测试条件 4	498	6.13.9 浪涌	527
6.10 发射测试要求	499	6.13.10 电压骤降、丢失和中断	528
6.10.1 简介	499		
6.10.2 验收准则	499		
6.11 抗扰度测试要求	499		

第 1 篇 电磁兼容的实用设计和技术

第 1 章 电路设计和元器件的选择

1.1 EMC 数字元器件和电路设计

1.1.1 元器件的选择

大多数数字集成电路 (IC) 制造厂商都至少会生产一种称之为胶合逻辑[⊖]的低发射系列产品。制造厂商也往往会生产几种不同型号的, 对静电放电 (ESD) 具有较好抗扰能力的输入/输出 (I/O) IC。有些厂商还为他们的客户提供一些“具有较好 EMC 性能的” (有些这类的“EMC”微处理器的发射要比普通型号的低出 40dB) 超大规模 IC (VLSI)。

我们知道, 大多数数字电路都是以方波作为时钟的。但正如图 1-1-1 所示, 它们恰恰都含有非常丰富的谐波成分。




图 1-1-1 一个具有 1ns 上升和下降时间的理想方波的频谱

如图 1-1-1 所示, 时钟频率越高、其边沿越陡峭, 它的谐波频率和发射电平也就越高。

因此, 在满足产品技术指标要求的前提下, 要选用最低的时钟频率, 并尽可能地采用上升沿和下降沿比较平缓的时钟器件。如果高速 CMOS[⊖](HC) 可用的话, 绝不选用先进 CMOS[⊖](AC)。同样, 当 CMOS 400 可用的话, 绝不选用 HC。

⊖ 一种简单的逻辑电路。常被用来作为处理器和其他器件的接口, 从而形成可以执行更为复杂逻辑的电路或系统。——编译者注

⊖ CMOS: 互补型金属氧化物半导体器件。HC: 高速电路, 惯用 HC 指代先进 CMOS。——编译者注

⊖ AC: 先进的高速 CMOS。——编译者注

要选用具有高度信号完整性和电磁兼容 (EMC) 较好的 IC。下列是一些选择准则和这类元器件的一些实例。

1) 选用电源和地参考插针安排得相邻近、并具有多个电源和地参考插针, 以及把它们中心化的 IC 封装。

这些措施都有助于形成电源和地电流通路之间的互感最大化, 而又最小化了它们的自感。从而减小了电源电流形成的电流环路区域, 以使去耦合变得更为有效。所有这些安排都将会减少 EMC 的问题和地 (电位) 起伏。

2) 降低输出电压波动以及控制转换速率。

降低输出电压波动以及控制转换速率都可以降低信号的 dV/dt 和 dI/dt , 从而可以将发射降低几个分贝。虽然这些技术改善了发射, 但在某些情况下, 它们有可能会使抗扰性能变坏。所以在使用它们时, 很可能需要采取某种折中方案, 使两者都有所兼顾。

3) 传输线的 I/O 匹配。

当高速信号必须沿着导体传送时, IC 需要具有与传输线相匹配的输出能力。举例来讲, 可用的总线驱动器可以驱动一个 25Ω 的并联终端负载的话, 那么它将可以驱动一个 25Ω 的传输线 (例如, 随机存取记忆板: RAMBUS), 或者驱动 2 个 50Ω 的传输线, 或者 4 个 100Ω 的传输线, 或者 6 个 150Ω 的传输线 (当采用星形联结时)。

4) 平衡信号。

平衡信号传输使用 \pm (差分) 信号, 而不使用 0V 作为它的信号返回通路。这类 IC 在驱动高速信号 (例如, 时钟频率 $> 66\text{MHz}$) 时是非常有用的。这是因为它们可以帮助保持信号的完整性, 同时也可以在某程度上改善共模发射和抗扰性。

5) 低地电位波动。

通常来讲, 具有低地电位波动的 IC 的 EMC 性能也较好。

6) 低发射电平。

正如前面已经指出的: 大多数数字 IC 制造厂商都提供有低发射的胶合逻辑系列。例如, ACQ[⊖] 和 ACTQ[⊖] 系列与 AC 和 ACT[⊖] 系列相比, 前者具有较低的发射。有些厂商还提供 EMC 性能较好的 VLSI 系列。例如, Philip 公司至少生产有两种 EMC 类型的 80C51 微处理器 (CPU), 它们要比其他类型的 80C51 产品降噪 40dB。

7) 推荐使用非饱和逻辑。

这是因为它们的上升沿和下降沿时间倾向于较为平滑 (受控转换速率)。因此, 与像 TTL 这类饱和逻辑相比, 它们的高次谐波电平也就相对较低。

8) 选用对静电放电 (ESD) 和其他骚扰现象具有高等级的抗扰性能的元器件。

选用具有抑制 ESD 和对其他出现在它们插针上的瞬态具有高等级抗扰水平的串联通信器件 (比如, RS232[Ⓜ]、RS485[Ⓜ])。假如器件未能达到对它们所规定的抗扰性能指标或仅相当于产品所需要的标准和产品所要求的电平时, 那就将需要附加抑制元器件。

9) 低输入电容。

当逻辑状态发生改变时, 低输入电容有助于降低所产生的峰值电流, 从而也就降低了磁场发

⊖ 具有“安静”输出的先进 CMOS。——编译者注

⊕ 具有 TTL 输入和“安静”输出的 CMOS。TTL: 晶体管-晶体管逻辑。——编译者注

Ⓜ 具有 TTL 输入的先进 CMOS。——编译者注

Ⓜ 计算机系统部件的接口标准。——编译者注

Ⓜ 计算机系统部件的接口标准。——编译者注

射和地回路电流（两者都是数字发射的主要原因）。

10) 低电源瞬态电流。

图腾柱（Totem-Pole）输出级中，当两个输出器件从一个状态转换到另一个状态时，存在一个短暂的周期，在该周期中，两个输出器件都会处于导通状态。因此在这个短暂的周期中，电源电压限值会被短路至0V，并且电源的电流瞬态值可以超过信号的输出电流。该瞬态电流（有时称之为“贯通”电流）和由它在电源限值上引起的噪声是造成发射的主要原因。相关的参数可以包括瞬态电流的峰值，它的 dI/dt （或频谱）及总电荷量。所以上列中的任何一个或全部对正确设计电源的去耦电路都是非常重要的。因此只要可能，在设计中就要尽量选用规定有低电流瞬态值的IC。

11) 选用的IC输出驱动能力不应大于应用需要值。

一个IC的输出驱动电流（特别是如一个总线驱动器的驱动电流）将不再像过去那样非要超过所需要的值。具有较大额定电流的驱动器具有较大的输出晶体管。这意味着在相当程度上，它能够承受较大的电源瞬态。但是，它们驱动能力的增加意味着它们所驱动的（印刷）线条也可能会经历快于它们所需要的上升和下降时间，从而导致过冲和振铃问题的增加。最终破坏了信号的完整性和较高电平的射频（RF）发射的出现。

所有以上所列的项目都应该在它们的数据手册的技术规范中列出所保证的最低或最高（合理的）值（或者至少是典型值）。

不同来源的元器件（即具有相同型号和技术指标，但来自不同制造厂商的元器件），它们的EMC性能可以具有巨大的差异。所以有时在产品生产过程中，要控制元器件的来源，以确保继续符合EMC性能的要求是十分重要的。我们不推荐在未经EMC性能测试的情况下，就使用不同来源的元器件于产品中。所以，最好的办法就是继续使用当初选定的单一来源的元器件。

高技术的IC供应厂商往往会为他们的产品提供详细的EMC设计指南。如Intel公司就为它的奔腾（Pentium）MMO[⊖]IC提供这样的设计指南。所以，在对产品进行初始设计以前，就应该向供应厂商索取这类文件，并严格地按照它们的规定去做。能够向客户提供详细EMC设计指南，说明制造厂商在他们的产品规范中已将客户的实际需要考虑其中。所以当选择元器件时，这一点也许可以作为整体考虑的一部分。

现在有些现场可编程门阵列（FPGA）器件（也许还有其他一些IC）都具有对它们的转换速率、输出驱动能力和/或驱动信号的输出阻抗编程的能力。它们的驱动特征可以被调节到以提供较好的信号完整性以及/或者EMC性能。这样一来，在设计过程中，就可以大大减少更换IC、改变印制电路板（PCB）上的元件值或修改PCB布局。从而也就帮助我们缩短了研发时间。

在IC的EMC性能无从得知的情况下，早期设计阶段的最好选择是对各个不同的竞争对手所提供的元器件进行EMC性能测试。该类测试可以在一个简单的标准功能电路上完成。测试中，至少要包括时钟的运行以及在高速数据运行下的性能。

发射测试可以很容易地在一个标准测试工作台上，在几分钟的时间内完成。该工作台应带有连接到一个频谱分析仪（或一个宽带示波器）的近场磁环探头。测试结果将会清楚地告诉我们，哪些供应厂商的哪些元器件要明显地比其他一些降噪性能好得多。抗扰测试可以使用连接到一个信号发生器（连续的RF或瞬态的）的与上述测试所使用的相同探头。但假如它是一个专用探头（而并不只是一匝短路的导线的话），那么先要检查一下它的功率承受能力是否符合我们的测试要求。

⊖ 一种用于手提计算机的低功率奔腾处理器。——编译者注

在测试过程中，需要把该近场探头放在几乎与被测元器件或 PCB 相接触的位置。为了找出它的“最热点”（最敏感点）以及最大化探头取向，首先应该在整个区域中，以沿水平和垂直阵列方式进行扫描（在每个方向上，以相互间为 90° 的不同取向手握探头）。最后，将注意力集中在信号最强的区域上。

1.1.2 批次和掩模缩小问题

有些 IC，即使它们具有完全相同的型号，并出自同一个制造厂商，但若它们来自不同的生产批次，它们的 EMC 性能也还可能会有很大的差异。

半导体制造厂商总是在尽量地改进他们的生产工艺，以便提高从一个硅片上割取的 IC 数量。其中所采用的一个方法就是 IC 掩模缩小技术。该技术可以使 IC 的几何尺寸变得较小。但与掩模缩小前的 IC 相比，掩模缩小后的 IC 可以有着非常不同的 EMC 性能。这是因为尺寸较小的 IC 意味着：

- 1) 要求较小的能量（即电压、电流、功率或电荷）去控制其内部的晶体管，意味着较低的抗扰能力。
- 2) 较薄的氧化层。意味着对来自 ESD、浪涌或过电压具有较低的抗扰能力和较差的抑制能力，以致易于造成损坏。
- 3) 晶体管的运行速度较快。意味着较高的发射电平和发射频率。

通常使用量大的用户可以通过安排，事先获得掩模将要缩小的警告。因此，他们能够购买足够数量的“老的” IC，以继续用于当前生产的产品中。与此同时，他们有较为充裕的时间按照“新的” IC 性能来修改设计，从而使未来的产品仍能继续满足 EMC 性能的要求。

当然，也可以对每次进货的 IC 的 EMC 性能进行简单的测试，以便发现不论由于何种原因，是否新批次的 IC 在 EMC 性能上有所不同。这样做的好处是不仅可以尽早地发现问题，而且节省了不必要的开支。

另外一个办法是，要求对系列生产的产品进行 EMC 性能抽样测试，以便尽早发现问题，并制止制造厂商继续供给不符合要求或不可靠的产品。但使用这种办法来检查出 EMC 性能的变化所需的花费，通常要比按常规进货检查来得高。

1.1.3 IC 插座是问题的根源之一

IC 插座对 EMC 性能来讲，是一个非常糟糕的部件。所以，我们推荐使用直接焊接的表面安装 IC（或 IC 和导线，或类似的直接 IC 终止技术）[⊖]。带有较短小的搭接导线、引线框和尺寸较小的 IC 的 EMC 性能较好。再配以网格焊球阵列（BGA）封装或类似类型的 IC，则是可能的最佳选择。

经常一个好的设计就是因为安装在插座上的非易失存储器的发射和敏感性损害了 EMC 性能，从而造成设计的失败（包括备用电池在内的插座性能更差）。在这种情况下，我们则推荐使用直接焊接在 PCB 上的现场可编程的扁平型表面安装（SM）非易失存储器 IC。

使用安装有零插入力（ZIF）插座和簧片安装散热器的处理器（以便允许方便地更换和更新）主机板，虽然在滤波或屏蔽上将要求附加的花费，但由于表面安装 ZIF 插件的内部金属接触件的长度最短，所以我们仍推荐选择使用对改善性能有所帮助的表面安装 ZIF 插件。

⊖ 泛指任何一种将 IC 的插件直接焊接到 PCB 上的技术。——编者注