

EDA 应用技术

<http://www.phei.com.cn>

CMOS

模拟集成电路设计与仿真实例 ——基于Cadence ADE

陈铨颖 杨丽琼 王 统 主编



电子工业出版社
PUBLISHING HOUSE OF ELECTRONICS INDUSTRY

013362674

EDA 应用技术

CMOS 模拟集成电路设计与仿真实例 ——基于 Cadence ADE

陈钺颖 杨丽琼 王 统 主编



电子工业出版社

Publishing House of Electronics Industry

北京·BEIJING



TN 432
54

内 容 简 介

ADE——Analog Design Environment, 是美国 Cadence 公司开发的模拟集成电路设计自动化仿真软件, 其功能强大, 仿真功能多样, 包含直流仿真 (DC Analysis)、瞬态仿真 (Transient Analysis)、交流小信号仿真 (AC Analysis)、零极点分析 (PZ Analysis)、噪声分析 (Noise Analysis)、周期稳定性分析 (Periodic Steady-state Analysis) 和蒙特卡罗分析 (MentoCarlo Analysis) 等, 并可对设计仿真结果进行成品率分析和优化, 大大提高了复杂集成电路的设计效率。

本书主要介绍利用 Cadence ADE 软件进行 CMOS 模拟集成电路设计的相关知识和仿真方法。内容包括 CMOS 模拟集成电路基础理论、ADE 概况介绍及 ADE 的各种仿真功能和实例。本书通过大量实例, 由浅入深、系统地介绍了各类常用 CMOS 模拟集成电路的理论知识 and 设计仿真方法, 包括运算放大器、功率放大器、低噪声放大器、混频器、压控振荡器、自动增益控制环路和逐次逼近模数转换器等仿真实例, 涵盖范围广, 工程实用性强。

本书内容对初学 CMOS 模拟集成电路设计与仿真的读者, 特别是高等院校电路系统、微电子专业学生及进行射频领域电路设计的工程师, 都会提供有益的帮助。

未经许可, 不得以任何方式复制或抄袭本书之部分或全部内容。

版权所有, 侵权必究。

图书在版编目 (CIP) 数据

CMOS 模拟集成电路设计与仿真实例: 基于 Cadence ADE / 陈钺颖, 杨丽琼, 王统主编. —北京: 电子工业出版社, 2013.9

(EDA 应用技术)

ISBN 978-7-121-21085-3

I. ①C… II. ①陈… ②杨… ③王… III. ①CMOS 电路—模拟集成电路—电路设计—计算机仿真
IV. ①TN432

中国版本图书馆 CIP 数据核字 (2013) 第 171003 号

策划编辑: 王敬栋 (wangjd@phei.com.cn)

责任编辑: 徐 萍

印 刷: 三河市鑫金马印装有限公司

装 订: 三河市鑫金马印装有限公司

出版发行: 电子工业出版社

北京市海淀区万寿路 173 信箱 邮编 100036

开 本: 787×1092 1/16 印张: 19.5 字数: 499 千字

印 次: 2013 年 9 月第 1 次印刷

印 数: 4 000 册 定价: 59.00 元

凡所购买电子工业出版社图书有缺损问题, 请向购买书店调换。若书店售缺, 请与本社发行部联系, 联系及邮购电话: (010) 88254888。

质量投诉请发邮件至 zlts@phei.com.cn, 盗版侵权举报请发邮件至 dbqq@phei.com.cn。

服务热线: (010) 88258888。

前 言

在当今社会中,以信息技术为代表的高新技术突飞猛进,信息产业发展水平已成为衡量一个国家综合国力的重要标志。集成电路(Integrated Circuit, IC)作为当今信息时代的核心技术产品,在国民经济建设、国防建设及人类日常生活中的重要性不言而喻。作为集成电路核心的 CMOS 模拟集成电路设计技术自然而然就成为工程师和科研工作者关注的焦点。

ADE——Analog Design Environment, 是美国 Cadence 公司开发的模拟集成电路设计自动化仿真软件,其功能强大,仿真功能多样,包含直流仿真、瞬态仿真、交流小信号仿真、零极点分析、噪声分析、周期稳定性分析和蒙特卡罗分析等多种仿真功能,并可对设计仿真结果进行成品率分析和优化,大大提高了复杂集成电路的设计效率。针对 ADE 软件的学习应用需求,编者以工程实例为基础编纂了本书,以供学习模拟集成电路设计与仿真的读者参考讨论之用。

本书主要分为三大部分内容,共 10 章。

(1) 第 1 章~第 4 章。主要介绍 CMOS 模拟集成电路的基本理论及 ADE 软件的基础知识和仿真功能。

第 1 章主要介绍 CMOS 模拟集成电路中需要掌握的基础理论和相关知识,作为 ADE 仿真设计的知识储备。第 2 章对 ADE 的窗口、基本操作和元件模型进行分类介绍。第 3 章通过仿真工程实例,介绍 ADE 的基础仿真功能,主要包括交流小信号仿真、瞬态仿真、直流仿真、噪声分析、零极点分析、S 参数仿真几大类。第 4 章同样通过仿真实例介绍 ADE 的高阶仿真功能,主要包括蒙特卡罗分析、工艺角分析和参数分析的仿真设计方法。

(2) 第 5 章~第 9 章。通过工程实例介绍利用 ADE 进行 CMOS 模拟集成电路设计的仿真方法。

第 5 章首先介绍运算放大器的理论知识和公式推导,接着通过全差分运算放大器和斩波运算放大器的设计实例讨论利用 ADE 进行运算放大器仿真设计的基本方法和详细流程。第 6 章介绍利用负载牵引方法(Load-Pull)设计一款 AB 类功率放大器的过程。第 7 章详细讲述进行低噪声放大器设计的全过程,包括噪声、稳定性、增益、匹配设计等。第 8 章讨论进行 Gilbert 双平衡混频器设计与仿真的基本方法和技巧。第 9 章介绍压控振荡器的结构、原理、设计方法,完成振荡频率为 2.4GHz 压控振荡器的设计与仿真。

(3) 第 10 章。利用 ADE 完成混合信号电路仿真设计。

第 10 章详细讨论 ADE 在混合信号电路中的仿真应用,主要包括自动增益控制环路和逐次逼近模数转换器两大类混合信号电路的理论知识及仿真方法。

本书设计实例丰富,具有很强的实用性。但由于时间和水平有限,书中难免存在不足和局限,恳请读者批评指正。

编著者

《CMOS 模拟集成电路设计与仿真实例 ——基于 Cadence ADE》

读者调查表

尊敬的读者:

欢迎您参加读者调查活动, 对我们的图书提出真诚的意见, 您的建议将是我们创造精品的动力源泉。为方便大家, 我们提供了两种填写调查表的方式:

1. 您可以登录 <http://yydz.phei.com.cn>, 进入“客户留言”栏目, 将您对本书的意见和建议反馈给我们。
2. 您可以填写下表后寄给我们(北京市海淀区万寿路 173 信箱电子技术出版分社 邮编: 100036)。

姓名: _____ 性别: ☐ 男 ☐ 女 年龄: _____ 职业: _____
电话(寻呼): _____ E-mail: _____
传真: _____ 通信地址: _____
邮编: _____

1. 影响您购买本书的因素(可多选):

- ☐ 封面封底 ☐ 价格 ☐ 内容简介、前言和目录 ☐ 书评广告 ☐ 出版物名声
☐ 作者名声 ☐ 正文内容 ☐ 其他 _____

2. 您对本书的满意度:

- | | | | | | |
|------------|------------------------------|-------------------------------|-----------------------------|-------------------------------|------------------------------|
| 从技术角度 | ☐ 很满意 | ☐ 比较满意 | ☐ 一般 | ☐ 较不满意 | ☐ 不满意 |
| 从文字角度 | ☐ 很满意 | ☐ 比较满意 | ☐ 一般 | ☐ 较不满意 | ☐ 不满意 |
| 从排版、封面设计角度 | ☐ 很满意 | ☐ 比较满意 | ☐ 一般 | ☐ 较不满意 | ☐ 不满意 |

3. 您最喜欢书中的哪篇(或章、节)? 请说明理由。

4. 您最不喜欢书中的哪篇(或章、节)? 请说明理由。

5. 您希望本书在哪些方面进行改进?

6. 您感兴趣或希望增加的图书选题有:

邮寄地址: 北京市海淀区万寿路 173 信箱电子技术出版分社 王敬栋 收 邮编: 100036

编辑电话: (010) 88254590 E-mail: Wangjd@phei.com.cn

《CMOS 集成电路设计》

——基于 Cadence ADE

反侵权盗版声明

电子工业出版社依法对本作品享有专有出版权。任何未经权利人书面许可，复制、销售或通过信息网络传播本作品的行为；歪曲、篡改、剽窃本作品的行为，均违反《中华人民共和国著作权法》，其行为人应承担相应的民事责任和行政责任，构成犯罪的，将被依法追究刑事责任。

为了维护市场秩序，保护权利人的合法权益，本社将依法查处和打击侵权盗版的单位和个人。欢迎社会各界人士积极举报侵权盗版行为，本社将奖励举报有功人员，并保证举报人的信息不被泄露。

举报电话：(010) 88254396；(010) 88258888

传 真：(010) 88254397

E-mail: dbqq@phei.com.cn

通信地址：北京市海淀区万寿路 173 信箱

电子工业出版社总编办公室

邮 编：100036



北航

C1670363

编辑电话：(010) 88254390 E-mail: Wangjb@phei.com.cn

目 录

第1章	CMOS 模拟集成电路基础	1
1.1	CMOS 模拟集成电路的重要性	1
1.2	CMOS 模拟集成电路设计	2
1.3	MOS 管理论基础	4
1.3.1	MOS 管概述	4
1.3.2	MOS 管工作原理	6
1.3.3	MOS 管 I/V 特性	8
1.3.4	MOS 管二阶效应	10
1.3.5	MOS 管的短沟道效应	11
1.4	CMOS 器件模型	13
1.4.1	MOS 管大信号模型	13
1.4.2	MOS 管小信号模型	13
1.4.3	MOS 管计算机仿真模型	15
1.5	小结	16
第2章	ADE 概述与基本操作指引	17
2.1	ADE 概述	17
2.1.1	ADE 的特点	17
2.1.2	ADE 的仿真设计方法	19
2.1.3	ADE 与其他 EDA 软件的连接	20
2.2	ADE 的基本操作	20
2.2.1	Cadence IC 启动设置	20
2.2.2	ADE 主窗口和选项介绍	21
2.2.3	设计库管理器 (Library Manager) 介绍	24
2.2.4	电路图编辑器 (Schematic Editor) 介绍	27
2.2.5	模拟设计环境 (Analog Design Environment) 介绍	31
2.2.6	波形显示窗口 (Waveform) 介绍	34
2.2.7	波形计算器窗口 (Waveform Calculator) 介绍	39
2.3	ADE 库中的基本器件	44
2.4	ADE 仿真实例	46
2.5	小结	51

第3章	ADE 仿真基础与范例分析	52
3.1	ADE 仿真功能概述	52
3.2	交流小信号分析	53
3.2.1	交流分析概述	53
3.2.2	交流仿真实例	54
3.3	瞬态仿真	59
3.3.1	瞬态仿真概述	59
3.3.2	瞬态仿真实例	63
3.4	直流仿真	65
3.4.1	直流仿真概述	66
3.4.2	直流仿真实例	67
3.5	噪声分析	70
3.5.1	噪声分析概述	70
3.5.2	噪声仿真实例	71
3.6	零极点分析	74
3.6.1	零极点分析概述	74
3.6.2	零极点仿真实例	75
3.7	S 参数分析	77
3.7.1	S 参数分析概述	77
3.7.2	S 参数仿真实例	78
3.8	小结	80
第4章	ADE 高阶分析与仿真	81
4.1	蒙特卡罗分析	81
4.1.1	蒙特卡罗分析基础	81
4.1.2	蒙特卡罗仿真实例	82
4.2	工艺角分析	90
4.2.1	工艺角分析基础	90
4.2.2	工艺角分析实例	93
4.3	参数分析	97
4.3.1	参数分析基础	97
4.3.2	参数分析实例	99
4.4	小结	101
第5章	运算放大器的设计与仿真	102
5.1	运算放大器设计基础	102
5.1.1	运算放大器特性和性能参数	102

5.1.2	运算放大器基本分类	105
5.2	两级运算放大器的设计与仿真	106
5.2.1	运算放大器设计分析	106
5.2.2	运算放大器交流及瞬态特性仿真	114
5.2.3	运算放大器其他特性仿真	121
5.3	低噪声低失调斩波运算放大器设计与仿真	133
5.3.1	斩波运算放大器基础	133
5.3.2	斩波运算放大器交流特性分析	134
5.3.3	斩波运算放大器瞬态特性分析	140
5.3.4	斩波运算放大器噪声特性分析	141
5.4	小结	145
第6章	功率放大器的设计与仿真	146
6.1	功率放大器设计基础	146
6.1.1	功率放大器的分类	146
6.1.2	功率放大器的性能参数	148
6.2	功率放大器的设计实例	151
6.2.1	直流扫描	151
6.2.2	偏置及稳定性分析	156
6.2.3	负载牵引及阻抗匹配	160
6.2.4	电路参数测试及优化	164
6.3	小结	168
第7章	低噪声放大器的设计与仿真	169
7.1	低噪声放大器设计基础	169
7.1.1	低噪声放大器结构	169
7.1.2	LNA 的性能参数	171
7.2	低噪声放大器设计实例	172
7.2.1	基本电路建立	173
7.2.2	稳定性分析	176
7.2.3	噪声及阻抗匹配	178
7.2.4	大信号噪声仿真	182
7.2.5	线性度仿真	185
7.3	小结	192
第8章	混频器的设计与仿真	193
8.1	混频器设计基础	193
8.1.1	混频器基础知识	193

8.1.2	混频器性能参数	195
8.2	混频器仿真实例	197
8.2.1	混频器总谐波失真仿真	199
8.2.2	混频器噪声系数仿真	204
8.2.3	混频器变频增益仿真	207
8.2.4	混频器线性度仿真	208
8.3	小结	216
第9章	压控振荡器的设计与仿真	217
9.1	压控振荡器设计基础	217
9.1.1	压控振荡器基本原理与性能参数	217
9.1.2	相位噪声的特性	219
9.2	压控振荡器的设计	220
9.2.1	LC 压控振荡器的电路设计	221
9.2.2	压控振荡器仿真	225
9.3	小结	234
第10章	混合信号电路的设计与仿真	235
10.1	混合信号电路基础	235
10.2	自动增益控制环路的设计与仿真	237
10.2.1	自动增益控制环路基础	237
10.2.2	自动增益控制环路时域仿真	242
10.2.3	自动增益控制环路频域仿真	257
10.3	逐次逼近模数转换器的设计与仿真	261
10.3.1	逐次逼近模数转换器基础	261
10.3.2	逐次逼近模数转换器时域仿真	270
10.3.3	逐次逼近模数转换器频域仿真	286
10.4	小结	288
附录 A	数字反馈回路 verilog 程序	289
附录 B	理想 16 位模数转换器 verilogA 程序	293
附录 C	理想 16 位数模转换器 verilogA 程序	295
附录 D	逐次逼近数字逻辑 (SAR logic)	297
附录 E	理想 10b DAC verilogA 程序	300

第1章 CMOS 模拟集成电路基础

在当今社会中,以信息技术为代表的高新技术突飞猛进,信息产业发展水平已成为衡量一个国家综合国力的重要标志。集成电路(Integrated Circuit, IC)作为当今信息时代的核心技术产品,在国民经济建设、国防建设及人类日常生活中的重要性不言而喻。

集成电路技术的发展经历了若干发展阶段,20世纪50年代末发展起来的属小规模集成电路(Small Scale Integrated circuits, SSI),集成度仅100个元件;60年代发展的是中规模集成电路(Medium Scale Integrated circuits, MSI),集成度约为1000个元件;70年代又发展了大规模集成电路(Large Scale Integrated circuits, LSI),集成度上升为数千个元件;70年代末进一步发展了超大规模集成电路(Very Large Scale Integrated circuits, VLSI),集成度达到 10^5 个元件;80年代更进一步发展了特大规模集成电路(Ultra Large Scale Integrated circuits, ULSI),集成度比VLSI又提高了一个数量级,达到 10^6 个元件以上。

在21世纪的集成电路设计中,超大规模集成电路使数百万个晶体管集成到一个芯片上成为可能。芯片中那些组成子系统的电路,能够以数模混合的方式形成一个复杂的片上系统。互补金属-氧化物半导体(CMOS)技术已经成为实现集成电路的主流方式,因为对数字电路来说,其集成度高、功耗低;而对于模拟集成电路说,则能提供各种有源及无源器件的良好组合,因此其应用范围已深入人们生活的各个层面。本书将以CMOS模拟集成电路设计和仿真作为讨论的主题。

本章主要介绍CMOS模拟集成电路设计的重要性、设计基础和MOS管模型等相关知识,为后面的层次化学习和仿真设计打下基础。

1.1 CMOS 模拟集成电路的重要性

模拟电路设计技术作为工程技术中最为经典的传统艺术形式,在当今的数字时代中面临着数字电路一次又一次的冲击。尽管许多类型的模拟信号处理技术确实已转移到数字领域,但是,在现代许多复杂高性能系统中,模拟电路仍然是不可替代的电路形式,这也意味着在飞速发展的电子世界中,模拟电路设计永远有其存在的合理性和必要性,而这一切都归功于现实世界中人们的物理需要。

自然界中产生的信号,至少在宏观上是模拟量。高保真音响的输出电压幅值从几百微伏变化到几百毫伏;触控屏单点的电流流动低达每毫秒几个电子;从基站产生的无线通信信号输出电压仅有几毫伏大小。所有这些信号都必须在模拟领域进行传输、放大、滤波等操作,最终才由模数转换器转换为数字信号,在数字领域完成多方面的处理。

由于互补金属-氧化物半导体(CMOS)器件革命性的出现,使得CMOS模拟集成电路技术取代了传统分立元件的模拟设计技术,用以满足分立模拟电路不可能实现的复杂性、速

度和精度的要求,也使得包含数以百万计元件的模拟、数字混合信号电子消费品成为可能。较低的制造成本和工艺技术的不断更新,更使得 CMOS 模拟集成电路设计技术在模拟集成电路设计领域占据了主导地位。

因此在当今的信息社会中,无论数字技术如何先进,模拟集成电路,尤其是 CMOS 模拟集成电路的作用都很难甚至不可能被相应的数字电路所取代,这一点也体现在模拟集成电路设计与数字集成电路设计的区别上,主要有以下几方面内容。

(1) CMOS 模拟集成电路设计涉及在速度、功耗、增益、精度、电源电压等多种因素间进行折衷。

(2) 模拟信号处理过程中要求速度和精度的同时,CMOS 模拟集成电路对噪声、串扰和其他干扰比数字电路要敏感得多。

(3) CMOS 器件的二级效应对模拟电路性能的影响比对数字电路性能的影响要严重得多。

(4) 高性能 CMOS 模拟集成电路的设计只能通过“手工”设计。相反,许多数字电路都是自动综合和布局生成的。

(5) CMOS 模拟集成电路的仿真基于模型对各种效应进行描述,相对于数字电路而言更需要利用经验和直觉来分析仿真结果。

1.2 CMOS 模拟集成电路设计

CMOS 模拟集成电路设计与传统分立元件模拟电路设计最大的不同在于,所有的有源和无源器件都制作在同一衬底上,尺寸极其微小,无法再用电路板进行设计验证。因此,设计者必须采用计算机仿真和模拟的方法来验证电路性能。模拟集成电路设计包括若干阶段,图 1.1 表示的是 CMOS 模拟集成电路设计的一般流程。具体步骤如下:

- (1) 系统规格定义;
- (2) 电路设计;
- (3) 电路仿真模拟;
- (4) 版图实现;
- (5) 物理验证;
- (6) 参数提取后仿真;
- (7) 导出设计文件,流片;
- (8) 芯片制造;
- (9) 测试和验证。

一个设计流程是从系统规格定义开始的,设计者在这个阶段就要明确设计的具体要求和性能参数。下一步是对电路应用模拟仿真的方法评估电路性能。这时可能要根据仿真结果对电路作进一步改进,反复进行仿真。一旦电路性能的仿真结果能满足设计要求,就需要进行另一个主要设计工作——电路的版图设计。版图完成并经过物理验证后需要将布局、布线形成的寄生效应考虑进去,再次进行计算机仿真。如果仿真结果也满足设计要求就可以进行制造了。




图 1.1 CMOS 模拟集成电路设计流程

与用分立器件设计模拟电路不同，集成化的模拟电路设计不能用搭建线路板的方式进行。随着现在发展起来的电子设计自动化技术，以上的设计步骤都是通过计算机辅助进行的。通过计算机模拟，可在线路中的任何点监测信号；可将反馈回路打开；可以比较容易地修改线路。但是计算机模拟也存在一些限制。例如，模型的不完善，程序求解由于不收敛而得不到结果，等等。下面将详细介绍设计流程中的各个阶段。

1. 系统规格定义

这个阶段系统工程师把整个系统及其子系统看成一个个只有输入/输出关系的“黑盒子”，不仅要对其中的每一个进行功能定义，而且还要提出时序、功耗、面积、信噪比等性能参数的范围要求。

2. 电路设计

设计者根据设计要求，首先要选择合适的工艺库，然后合理地构架系统。由于 CMOS 模拟集成电路的复杂性和多样性，目前还没有 EDA 厂商能够提供完全解决 CMOS 模拟集成电路设计自动化的工具，因此所有的模拟电路基本上仍然通过手工设计来完成。

3. 电路仿真

设计工程师必须确认设计是正确的，为此要基于晶体管模型，借助 EDA 工具进行电路性能的评估、分析。在这个阶段要依据电路仿真结果来修改晶体管参数，根据工艺库中参数

的变化来确定电路工作的区间和限制、验证环境因素的变化对电路性能的影响，最后还要通过仿真结果指导下一步的版图实现。

4. 版图实现

电路的设计与仿真决定了电路的组成及相关参数，但并不能直接送往晶圆代工厂进行制作。设计工程师需提供集成电路的物理几何描述，即通常所说的“版图”。这个环节就是要将设计的电路转换为图形描述格式。CMOS 模拟集成电路通常是以全定制方法进行手工的版图设计，在设计过程中需要考虑设计规则、匹配性、噪声、串扰、寄生效应等对电路性能和可制造性的影响。虽然现在出现了许多高级的全定制辅助设计方法，但仍然无法保证手工设计对版图布局和各种效应的考虑全面性。

5. 物理验证

版图的设计是否满足晶圆代工厂的制造可靠性需求？从电路转换到版图是否引入了新的错误？物理验证阶段将通过设计规则检查（Design Rule Check, DRC）和版图网表与电路原理图的比对（Layout Versus Schematic, LVS）解决上述两类验证问题。几何规则检查用于保证版图在工艺上的可实现性。它以给定的设计规则为标准，对最小线宽、最小图形间距、孔尺寸、栅和源漏区的最小交叠面积等工艺限制进行检查。版图网表与电路原理图的比对用来保证版图的设计与其电路设计的匹配。LVS 工具从版图中提取包含电气连接属性和尺寸大小的电路网表，然后与原理图得到的电路网表进行比较，检查两者是否一致。

6. 参数提取后仿真

在版图完成之前的电路模拟都是比较理想的仿真，不包含来自版图中的寄生参数，称为“前仿真”；加入版图中的寄生信息进行的仿真称为“后仿真”。CMOS 模拟集成电路相对数字集成电路来说对寄生参数更加敏感，前仿真的结果满足设计要求并不代表后仿真也能满足。在深亚微米阶段，寄生效应更加明显，后仿真分析将显得尤为重要。与前仿真一样，当结果不满足要求时需要修改晶体管参数，甚至某些地方的结构。对于高性能的设计，这个过程是需要进行多次反复的，直至后仿真满足系统的设计要求。

7. 导出流片数据

通过后仿真后，设计的最后一步就是导出版图数据（GDSII）文件，将该文件提交给晶圆厂，就可以进行芯片的制造了。

1.3 MOS 管理论基础

本节将从 MOS 管的物理基础入手，循序渐进地介绍 MOS 管的结构、符号、工作原理、电流电压特性及寄生效应等知识，使读者对 MOS 器件有一个较为细致的了解。

1.3.1 MOS 管概述

图 1.2 是 NMOS 绝缘栅场效应晶体管的结构示意图， P^- 是低掺杂浓度的杂质半导体，晶体管的其他层都生长在这一层之上，因此该层称为衬底（Bulk，缩写为 B）。对于一块集



成电路芯片而言,所有的元器件都集成在一个衬底上。在衬底上注入两个高掺杂浓度的 N^+ 区,称为 MOS 管的有源区,从两个有源区引出金属电极,分别称为源极 (Source, 缩写为 S) 和漏极 D (Drain, 缩写为 D)。在两个有源区之间的衬底表面生成一层薄的二氧化硅 (SiO_2) 绝缘层,将衬底和其上的多晶硅隔开。多晶硅的掺杂浓度高,导电性较好,在上面引出另一个金属电极——栅极 (Gate, 缩写为 G)。当在晶体管的三个电极上施加电压时,氧化层下衬底的表面将产生感应电场,通过改变电场强度可以控制半导体器件的导电能力。这样的晶体管称为场效应管 (Field Effect Transistor, FET)。由于场效应晶体管的栅极和其他金属电极之间是绝缘的,所以称为绝缘栅场效应晶体管。晶体管的金属栅极和衬底之间使用氧化物作为绝缘层,因此又称为金属-氧化物-半导体 (Metal-Oxide-Semiconductor, MOS) 绝缘栅场效应晶体管。通常,简称它为 MOS 场效应管 (MOSFET) 或 MOS 管。图 1.2 所示的 MOS 管具有 P 型衬底、N 型有源区,这样的 MOS 管称为 NMOS 管。




图 1.2 NMOS 绝缘栅场效应晶体管结构示意图

与 NMOS 不同,PMOS 的结构如图 1.3 所示,PMOS 需要在 P 型衬底上注入高掺杂浓度的 N 型杂质,形成一个独立的 N 阱,之后再在 N 阱中注入 P 型杂质,形成有源区。




图 1.3 PMOS 绝缘栅场效应晶体管结构示意图

下面介绍一些 MOS 管的器件参数,以图 1.4 中的 NMOS 管为例。把栅极的水平表面作为参考面,它沿源极到漏极方向的长度为 L ,也就是我们经常提到的晶体管特征尺寸,垂直于 L 方向的宽为 W , W 与 L 之比称为宽长比,是晶体管中最基本的参数之一。有源区与 L 同向的长度为 E ,另一边宽度同样为 W 。栅氧化层的垂直厚度为 T_{ox} 。由于在制造过程中,

源/漏结会横向扩散 L_D ，因此漏、源极之间的实际距离小于 L 。我们定义 $L_{\text{eff}} = L - 2L_D$ ， L_{eff} 称为有效沟道长度。




图 1.4 MOS 绝缘栅场效应晶体管参数示意图

NMOS 管和 PMOS 管的电路符号如图 1.5 所示，图 1.5 (a) 所示为四端器件，其中衬底用 B 表示，NMOS 管和 PMOS 管的衬底分别接地和电源。图 1.5 (b) 所示为三端器件，MOS 管的源极和漏极在结构上对称，但通常将 NMOS 中电位较低的称为源极，电位较高的称为漏极；PMOS 正好相反，电位较低的称为漏极，电位较高的称为源极。




图 1.5 MOS 管电路符号



1.3.2 MOS 管工作原理

以 NMOS 为例，根据 1.3.1 节的分析，我们知道 NMOS 管中存在源极-衬底和漏极-衬底两个 PN 结。NMOS 正常工作时要求 PN 结处于反偏状态，即源极和漏极的电位都要高于衬底的电位，因此 NMOS 管的衬底一般都接电路的最低电位或与源极相连。基于以上原理，下面具体分析在不同栅电压时 NMOS 管的工作状态。

(1) 如图 1.6 所示，栅极和源极之间加正向栅电压 V_{GS} 。当 $V_{GS}=0$ 时，NMOS 管的两个有源区被衬底分隔，源极和漏极之间没有电流流动。

(2) 如图 1.7 所示，当 $V_{GS}>0$ 时，在栅极和衬底之间的 SiO_2 绝缘层中产生了从栅极指向衬底的垂直电场 E_v 。在该电场作用下，衬底中的电子受到吸引，向衬底表面运动；而衬底中的空穴受到排斥，向衬底内部运动。向上运动的电子与表面的空穴复合，在表面层留下了

不能移动的负离子, 形成一层耗尽层。随着 V_{GS} 的升高, 电场 E_V 越来越强, 表面层吸引的电子越来越多, 产生的负离子也越来越多, 耗尽层也越来越厚。当 V_{GS} 上升到一定电位时, 靠近表面的 P 型衬底发生变化, “反型” 为与 N 型材料类似的特性, 因此该层称为反型层。反型层将漏极和源极两个有源区连通, 构成了源、漏之间的导电沟道。使晶体管产生反型层所需的 V_{GS} 电压称为阈值电压或开启电压, 用 V_{th} 表示。

图 1.6 $V_{GS}=0$ 时源极和漏极之间无电流流动图 1.7 $V_{GS}>0$ 时栅极下衬底表面产生反型层

(3) 如图 1.8 所示, 导电沟道出现后, 此时在漏极加电压 $V_{DS}>0$, 则从漏极到源极将产生水平电场, 在这个电场的作用下, 电子从源极向漏极移动, 产生沟道电流 I_D 。同时, 由漏极沿沟道至源极将产生压降, 栅极和沟道源极端的电压 V_{GS} 最高, 和沟道漏极端的电压 V_{GD} 最低。这样沟道中垂直方向的电场 E_V 将沿源极到漏极的方向逐渐变弱, 导致沟道越来越窄。随着 V_{DS} 进一步增加, 当 $V_{DS} = V_{GS} - V_{th}$ 时, 沟道在漏极一端恰好消失, 这种情况称为预夹断。此时的 V_{DS} 记为 $V_{GS,sat}$, 称作过驱动电压。

(4) 如图 1.9 所示, 当漏极电位进一步上升, $V_{DS} > V_{GS} - V_{th}$ 时, 漏极的反型层消失, 出现了由耗尽层构成的夹断区, 而 $V_{DS} - V_{DS,sat}$ 的全部电压都落在夹断区上, 夹断区内形成了较强的横向电场。这时电子沿沟道从源极向漏极运动, 达到夹断区边缘时, 很快漂移到漏极。由于这时 V_{DS} 的变化主要体现在夹断区上, 对沟道长度和沟道内的场强影响不大, 因此可以近似认为沟道电流保持恒定。若 V_{GS} 、 V_{DS} 继续上升, 则可能对 MOS 管造成损害。 V_{GS} 过