



Xilinx大学合作计划指定教材

高等院校电类专业应用型规划教材——微电子技术专业

贺敬凯 编著

Xilinx *FPGA*

应用开发

清华大学出版社



高等院校电类专业应用型规划教材——微电子技术专业

Xilinx FPGA 应用开发

贺敬凯 编著

清华大学出版社

北京

内 容 简 介

本书介绍 Xilinx FPGA 及其应用。全书分四大部分,分别为 FPGA 应用开发基础知识、简单数字逻辑电路设计、接口电路设计与应用、复杂数字系统设计与应用,本书按着知识递进、难度递进的原则来组织内容。

本书主要面向高等院校应用型本科、专科 EDA 技术和 FPGA 应用开发等课程,推荐作为电子、通信、自动化、计算机应用技术等学科专业与相关的实验指导课的授课教材或主要参考书,同时也可作为电子设计竞赛、FPGA 开发应用的自学参考书。另外,本书还可以作为 Verilog HDL 语言和 FPGA 的初学者和中级水平读者的参考书。

本书封面贴有清华大学出版社防伪标签,无标签者不得销售。

版权所有,侵权必究。侵权举报电话:010-62782989 13701121933

图书在版编目(CIP)数据

Xilinx FPGA 应用开发/贺敬凯编著. —北京:清华大学出版社,2015

高等院校电类专业应用型规划教材. 微电子技术专业

ISBN 978-7-302-38812-8

I. ①X… II. ①贺… III. ①可编程逻辑器件—系统设计—高等学校—教材 IV. ①TP332.1

中国版本图书馆 CIP 数据核字(2014)第 301079 号

责任编辑:刘翰鹏

封面设计:常雪影

责任校对:袁芳

责任印制:刘海龙

出版发行:清华大学出版社

网 址: <http://www.tup.com.cn>, <http://www.wqbook.com>

地 址:北京清华大学学研大厦 A 座 邮 编:100084

社 总 机:010-62770175 邮 购:010-62786544

投稿与读者服务:010-62776969, c-service@tup.tsinghua.edu.cn

质 量 反 馈:010-62772015, zhiliang@tup.tsinghua.edu.cn

课 件 下 载: <http://www.tup.com.cn>, 010-62795764

印 装 者:保定市中国画美凯印刷有限公司

经 销:全国新华书店

开 本:185mm×260mm

印 张:16.5

字 数:363千字

版 次:2015年2月第1版

印 次:2015年2月第1次印刷

印 数:1~1500

定 价:35.00元

PREFACE

前言

本书编者长期从事硬件描述语言、数字系统设计以及 FPGA 应用开发等课程的教学工作,曾经主讲的相关课程有单片机系统设计、数字电路、嵌入式系统设计、EDA 技术基础、HDL 硬件描述语言、FPGA 应用开发、数字系统设计等。

FPGA 应用开发是电子类专业以及相关专业的技术主干课,目前 FPGA 应用开发方面的教材讲得比较泛且不够深入,距离开发实用的应用系统还有差距。基于这一点,本书编者结合 Xilinx Basys2 开发板,在前期编写《Verilog HDL 数字设计实训教程》(西安电子科技大学出版社,2012 年 12 月)的基础上,又编写了本书,前者介绍 Altera FPGA 及其应用,本书则介绍 Xilinx FPGA 及其应用,两者互为补充。

本书中几乎所有项目的设计均基于一套开发环境:一个简单实用的硬件平台,使用的是 Spartan 3E-100 CP132;以及一个软件集成开发环境,使用的是 ISE14。硬件平台上的接口仅有按键、LED 灯、数码管、PS2、VGA 等,在这些仅有常用资源的硬件平台上进行 FPGA 应用开发是一个挑战,既需要扎实的基本功,又需要一些编程技巧。

本书编者在教学过程中,结合学生的实际情况,不断地充实和完善教学讲义,并在试用该讲义的过程中发现教学效果很好,最终将该讲义整理汇总后形成了本书。

全书分四大部分,按知识递进、难度递进的原则来组织内容。

第一部分介绍 FPGA 应用开发基础知识,包含第 1 章和第 2 章。第 1 章首先介绍了本书所用的硬件平台,并重点介绍了该硬件平台的硬件接口:按键、LED 灯、拨码开关、数码管、PS2、VGA 等;然后介绍了 ISE 集成开发环境和基于 ISE 的数字设计流程,为后续章节的实践项目设计打下基础;最后介绍了 FPGA 工作原理和 FPGA 芯片。第 2 章重点回顾了 HDL 硬件描述语言的语法,包括语言结构、数据类型、过程描述语句以及代码书写规范等。通过这两章的学习,达到以下目标:①通过学习硬件平台的原理图,为后续项目的开发设计提供参考依据;②通过 FPGA 软件开发流程,为后续应用项目的开发设计打下坚实的基础;③对前期学习过的 HDL 语言进行总结和复习,为后续 FPGA 应用开发打下坚实的基础。

第二部分主要介绍常用的简单数字逻辑电路的设计,包括第3章和第4章。第3章重点介绍以下应用项目:基本门电路设计、比较器、多路选择器、七段译码器、编码器、译码器、ALU等;第4章重点介绍以下应用项目:D触发器、寄存器、移位寄存器、计数器、分频器以及小型综合应用项目秒计数器。同时,在这些项目中穿插了使用ISE进行FPGA开发的一些常用工具,包括ISim、FPGA Editor、PlanAhead、ISE Schematic Viewer、Design Summary等。通过这两章的学习,达到以下目标:①通过实践掌握ISE这个工具软件的使用方法;②通过实践掌握Xilinx厂商的FPGA的内部结构;③通过实践进一步掌握HDL语言语法。

第三部分主要介绍FPGA与外设接口电路的设计与应用,包括第5章、第6章和第7章。第5章重点介绍以下应用项目:单LED控制、多LED控制、单数码管显示控制、多数码管动态扫描显示控制、信息滚动显示、按键防抖动电路及其应用、脉冲产生电路及其应用、按键次数计数、键控流水灯以及综合应用项目序列检测器设计等。同时穿插介绍了把自己的HDL代码封装成IP核、状态机编码方式、Mealy状态机和Moore状态机的区别与联系等内容。第5章的主要目标是开发一些实用的有趣的项目实例,通过实践,最大限度地吸引学生的注意力,提升学生的学习兴趣。第6章和第7章重点介绍以下应用项目:PS2键盘、PS2鼠标、VGA接口等。通过这两章的学习,要达到以下目标:①通过实践,理解和掌握常用的接口协议;②通过实践,掌握常用接口的应用技术。

第四部分重点介绍复杂数字系统的设计与应用,包括第8章和第9章。第8章介绍一些综合项目,包括反应测量仪、密码锁、交通控制器、简易数字钟、具有校时功能的数字钟、频率计、自行车里程/时速表、正弦信号发生器、DDS频率合成器等。同时穿插介绍了内嵌逻辑分析仪ChipScope的使用、ISE自带IP核的使用方法等内容。第9章设计了一个简易CPU,该CPU可通过运行存储在ROM中的程序来完成一定的功能,并将计算结果存储于数据存储器RAM中。通过这两章的学习,达到以下目标:①通过实践,掌握FPGA的应用开发技术;②通过实践,进一步加深对数字系统设计的理解,掌握比较复杂的数字系统的设计方法;③通过设计CPU这样的复杂系统,了解CPU的工作原理以及复杂系统的设计理念。

书中的内容全部符合IEEE 1364—2001标准。

本书有以下几个方面的特色:①所有项目均是完整的项目,这些项目很多来源于实践,可以开展项目教学、实践教学;②每个项目均由多个模块实现,每个模块相对独立,顶层模块将各模块有机整合,便于读者理解和掌握设计思想和设计方法。

根据教学计划,本课程对56~108学时的课程都是合适的,建议讲授28学时左右,其余时间为实践教学环节,有的章节的次序和内容可依各专业要求酌情调整处理。

本书主要面向高等院校应用型本科、专科EDA技术和FPGA应用开发等课程,推荐作为电子、通信、自动化、计算机应用技术等学科专业与相关的实验指导课的授课教材或主要参考书,同时也可作为电子设计竞赛、FPGA开发应用的自学参考书。另外,本书也可以作为Verilog HDL语言和FPGA的初学者和中级水平读者的参考书。

本书由贺敬凯编著,本人的妻子陈庶平参加了部分章节的排版与校对工作,同时在生活和工作中也百般照顾,在此表示深深的谢意。

本书编写过程中引用了许多学者的著作和论文中的研究成果,在这里向他们表示衷心的感谢;同时,还要感谢依元素科技的秦岭、冯志强等,感谢他们为 Xilinx 大学计划以及本书出版提供的支持和帮助。

限于编者水平,本书中的不当之处在所难免,希望读者批评、指正。读者在阅读本书时,如有疑问,也欢迎与本人交流。QQ 号:2372775147。

本书提供 PPT 课件和源代码,有需要的读者可到清华大学出版社网站下载。

编者

2014 年 11 月

第一部分 FPGA 应用开发基础知识

第 1 章 硬件描述语言基础及 Verilog	1
1.1 硬件描述语言简介	2
1.2 硬件描述语言分类	3
1.3 Verilog 与硬件描述语言的发展	25
1.4 小结	29
第 2 章 HDL 语言基础	30
2.1 Verilog HDL 基本程序结构	31
2.2 Verilog HDL 语言的数值类型和运算符	31
2.3 Verilog HDL 语言的描述语句	41
2.4 Verilog 代码书写规范	54
2.5 小结	56

第二部分 简单数字逻辑电路设计

第 3 章 组合逻辑电路设计与应用	57
3.1 基本门电路	58
3.2 比较器电路	65
3.3 多路选择器	68
3.4 编码器与译码器	77
3.5 以 Verilog 实现 74163	79
3.6 算术逻辑单元 ALU	79
3.7 小结	82
第 4 章 时序逻辑电路设计与应用	83
4.1 触发器	84
4.2 寄存器与移位寄存器	85

第一部分 FPGA 应用开发基础知识

第 1 章 硬件平台及集成开发环境	3
1.1 硬件开发平台	3
1.2 集成开发环境	9
1.3 FPGA 工作原理及芯片介绍	26
1.4 小结	29
第 2 章 HDL 语言基础	30
2.1 Verilog HDL 基本程序结构	30
2.2 Verilog HDL 语言的数据类型和运算符	31
2.3 Verilog HDL 语言的描述语句	41
2.4 Verilog 代码书写规范	54
2.5 小结	56

第二部分 简单数字逻辑电路设计

第 3 章 组合逻辑电路设计与应用	59
3.1 基本门电路	59
3.2 比较器电路	65
3.3 多路选择器	69
3.4 编码器和译码器	72
3.5 BCD 码七段译码器	75
3.6 算术逻辑单元 ALU	79
3.7 小结	82
第 4 章 时序逻辑电路设计与应用	83
4.1 触发器	83
4.2 寄存器和移位寄存器	90

4.3	计数器	93
4.4	分频器	96
4.5	综合项目: 秒计数器	103
4.6	小结	105

第三部分 接口电路设计与应用

第 5 章	一般简单接口电路设计与应用	109
5.1	控制 LED 显示	109
5.2	数码管动态扫描显示	113
5.3	数码管滚动显示信息	122
5.4	按键防抖动电路设计	125
5.5	按键次数显示电路	130
5.6	键控流水灯	137
5.7	脉冲产生电路及其应用	140
5.8	序列检测器	143
5.9	小结	150
第 6 章	PS2 接口设计与应用	151
6.1	PS2 接口协议	151
6.2	PS2 接口设计——键盘	153
6.3	PS2 接口设计——鼠标	157
6.4	小结	166
第 7 章	VGA 接口设计与应用	167
7.1	VGA 应用——显示条纹	167
7.2	VGA 应用——显示信息	172
7.3	小结	176

第四部分 复杂数字系统设计与应用

第 8 章	综合项目应用	179
8.1	反应测量仪	179
8.2	密码锁	182
8.3	交通灯控制器	185
8.4	数字钟设计	189
8.5	频率计设计	197
8.6	信号发生器设计	205
8.7	频率合成器 DDS IP Core	213

8.8 小结	220
第9章 简易CPU设计	221
9.1 简易处理器设计要求	221
9.2 简易处理器系统设计	221
9.3 简易处理器的设计实现	224
9.4 简易处理器的验证	240
9.5 拓展练习	246
9.6 小结	246
附录 MC8051 指令表	247
参考文献	251

本书分4章介绍FPGA应用开发基础知识,包括第1章和第2章。第1章首先介绍了本书所采用的硬件平台,并重点介绍了该硬件平台的硬件接口,按键、LED灯(数码管)、数码管、PS2、VGA等;然后介绍了ISE集成开发环境,基于ISE的电路设计流程,为后续章节完成项目设计打下基础;最后介绍了FPGA工作原理和FPGA应用。第2章重点介绍了HDL硬件描述语言的语法,包括语言结构、数据类型、运算符以及代码书写规范等。

第一部分

FPGA 应用开发基础知识

本部分介绍 FPGA 应用开发基础知识,包含第 1 章和第 2 章。第 1 章首先介绍了本书所用的硬件平台,并重点介绍了该硬件平台的硬件接口:按键、LED 灯、拨码开关、数码管、PS2、VGA 等;然后介绍了 ISE 集成开发环境,基于 ISE 的数字设计流程,为后续章节实践项目设计打下基础;最后介绍了 FPGA 工作原理和 FPGA 芯片。第 2 章重点回顾了 HDL 硬件描述语言的语法,包括语言结构、数据类型、过程描述语句以及代码书写规范等。




图 1-1 硬件平台结构示意图

本书在编写过程中参考了以下资料:

(1) 徐志明的《FPGA 芯片——Spartan 3S-1000》,北京:人民邮电出版社,2008。

(2) 徐志明的《FPGA 芯片——Spartan 3S-1000》,北京:人民邮电出版社,2008。

本书在编写过程中参考了以下资料:

硬件平台及集成开发环境

本章将首先介绍本书所使用的硬件平台,并重点介绍该硬件平台的硬件接口:按键、LED灯、拨码开关、数码管、PS2、VGA等;然后介绍ISE集成开发环境,基于ISE的数字设计流程,为后续章节实践项目设计打下基础;最后介绍FPGA工作原理和FPGA芯片。

学习本章,主要目标有2个:①通过学习FPGA软件开发流程,为后续应用项目的开发设计打下坚实的基础;②通过学习硬件平台的原理图,为后续项目的开发设计提供参考依据。

1.1 硬件开发平台

硬件开发平台为Digilent公司开发的BasyS2开发板,其功能框图如图1-1所示。




图 1-1 BasyS2 开发板功能框图

该开发板有以下主要特性。

(1) 10 万门的 FPGA 芯片——Spartan 3E-100 CP132。

(2) Atmel AT90USB2 全速 USB 2.0 接口,提供开发板电源、FPGA 编程接口和数据传输接口。

(3) Xilinx 闪存 ROM——XCF02S, 用于存储 FPGA 的配置文件。

(4) 8 个 LED 灯, 4 个 7 段数码管, 4 个按键, 8 个拨码开关。

(5) PS/2 接口和 8 位 VGA 接口。

(6) 用户可设置时钟频率 (25/50/100MHz), 另外还配置可外接振荡器的第二时钟接口。

(7) 4 个 6 针 PMOD 口, 用于扩展外设。

1. 原理图

(1) LED 电路

在图 1-2 中, 当 FPGA 向 LD 端给出高电平时, 相应的 LD 灯会亮, 否则, 当 FPGA 向 LD 端给出低电平时, 相应的 LD 灯不亮。

(2) 拨码开关电路

在图 1-3 中, 拨码开关的 ON/OFF 挡位分别对应着高电平和低电平, FPGA 可读取该电平状态。




图 1-2 LED 灯 8 个




图 1-3 拨码开关 8 个

(3) 数码管电路

在图 1-4 中, 4 个数码管的亮灭分别由 AN0~AN3 控制, 并且低电平时数码管亮。数码管的 8 个段分别由 CA~CG 和 DP 控制, 当控制端低电平时相应的段亮。




图 1-4 数码管 4 个

(4) 按键电路

在图 1-5 中,按键未按下时,按键闭合,即 FPGA 从 BTN 读回的状态值为 0,当按下按键(不释放)时,FPGA 从 BTN 读回的状态值为 1。




图 1-5 按键 4 个

(5) PS2 接口电路

在图 1-6 中,PS2 接口包括两根电源线:一根数据线 PS2D 和一根时钟线 PS2C。

(6) VGA 接口电路

在图 1-7 中,10 根线控制 VGA 的显示,包括 R 三根线、G 三根线、B 两根线、HS 和 VS 各一根线。按 VGA 接口时序,对这 10 根线赋予不同的值即可实现 VGA 的显示控制。




图 1-6 PS2 接口




图 1-7 VGA 接口

红、绿、蓝三原色由 8 根线控制,因此可以得到 256 种颜色。

(7) 时钟电路

在图 1-8 中,LTC6905 产生的时钟信号 MCLK 接至 Spartan 3E FPGA 的 B8 引脚,其频率由跳线 JP4 控制。当 DIV 与 VCC3V3 短接时,频率为 100MHz;当 DIV 与 GND 短接时,频率为 50MHz;当 DIV 与 GND 短接时,频率为 25MHz




图 1-8 时钟电路

短接时,频率为 25MHz;当 DIV 既不与 VCC3V3 短接也不与 GND 短接时,频率为 50MHz(默认模式)。

2. 硬件开发平台小结

(1) 开发板简单接口电路汇总

图 1-9 简洁明了地标识出了 LED 灯、拨码开关、按键、数码管与 FPGA 引脚的对应关系。




图 1-9 Basys2 开发板简单接口电路汇总

(2) FPGA 配置电路

ISE 软件可将基于 HDL、原理图等设计源文件转换为二进制流文件,这个文件定义了 FPGA 的逻辑功能和电路连接关系,该文件配置 FPGA 后,FPGA 可实现相应的功能。由于 FPGA 是基于 SRAM 的可编程逻辑器件,掉电后 FPGA 中不保存任何内容,因此,上电后必须重新配置 FPGA。

Basys2 开发板有两种配置模式:非易失存储器或 PC。这两种配置模式由图 1-10 中的 JP3 跳线端子确定。跳线在左边(PC),USB 电缆连接 PC 并且开发板上电后,由 PC 配置 FPGA,此时会弹出窗口提示选择 PC 中的配置文件;跳线在右侧(ROM),开发板上电或复位后,由非易失存储器 XCF02 配置 FPGA,也就是将 XCF02 中的位流文件自动传输到 FPGA。




图 1-10 Basys2 开发板配置电路

FPGA 配置方式灵活多样,根据芯片是否能够主动加载配置数据分为主模式、从模式和 JTAG 模式。下面介绍在调试过程中最常用的 JTAG 模式。在 JTAG 模式下,数据直接通过 JTAG 链送入 FPGA 内的 SRAM 中,不需要额外的掉电非易失存储器。因此,通过其配置的比特文件在 FPGA 断电后即丢失,每次上电都需要重新配置。由于 JTAG 模式易更改,配置效率高,因此它是研发阶段必不可少的配置模式。

实验时,可将跳线在右侧 ROM,即一上电就运行 ROM 中已有的配置数据,然后再使用 JTAG 下载模式,下载实验生成的配置数据,验证实验结果的正确性。将跳线设置在右侧 ROM,可以使用户在实验前判断开发板是否上电、开发板工作是否正常等。

(3) Basys2 开发板引脚定义

在图 1-11 中,详细列出了开发板上的信号与 FPGA 管脚的对应关系。

不同的管脚,颜色不同,颜色的含义如图 1-12 所示。