

高等学校通用教材

# EDA技术及其应用

汉泽西 等编著

EDA JISHU JIQI YINGYONG



北京航空航天大学出版社

高等学校通用教材

# EDA 技术及其应用

汉泽西 等编著

北京航空航天大学出版社

## 内容简介

本书较全面地介绍了 EDA 技术的主要内容:集成电路简介;EDA 基础;数字系统硬件设计基础;VHDL 语言基本结构;VHDL 语言数据类型及运算操作符;VHDL 语言主要描述语句;基本逻辑电路设计;时序逻辑电路设计;FPGA 加载综述;软件介绍;数值系统的状态模型;HDL 编码风格与编码指南软件介绍。

本书取材新颖,内容丰富,实用为主,重点突出,可作为高等院校电子工程、自动化、通信工程、信息工程、计算机应用、仪器仪表及相近专业之本科生或研究生教材,亦可作为相关工程技术人员的自学参考书。

## 图书在版编目(CIP)数据

EDA 技术及其应用/汉泽西等编著.—北京:北京航空航天大学出版社,2004.5

ISBN 7-81077-428-X

I. E… II. 汉… III. 电子电路—电路设计:计算机辅助设计 IV. TN702

中国版本图书馆 CIP 数据核字(2004)第 025609 号

## EDA 技术及其应用

汉泽西 等编著

责任编辑:金友泉

\*

北京航空航天大学出版社出版发行

北京市海淀区学院路 37 号(100083) 发行部电话:010-82317024 传真:010-82328026

<http://www.buaapress.com.cn> E-mail:bhpress@263.net

涿州市新华印刷有限公司印装 各地书店经销

\*

开本:787×960 1/16 印张:22.5 字数:504 千字

2004 年 5 月第 1 版 2004 年 5 月第 1 次印刷 印数:5 000 册

ISBN 7-81077-428-X 定价:29.00 元

## 前　　言

当前电子系统的设计正朝着速度快、容量大、体积小、质量轻、用电省的方向发展。推动该潮流迅猛发展的决定性的因素就是使用了现代化的 EDA 设计工具。EDA 是 Electronics Design Automation(电子设计自动化)的缩写,是随着集成电路和计算机技术飞速发展应运而生的一种快速、有效、高级的电子设计自动化工具。将来的不少电子系统设计都将简化为两个主要部分:通用嵌入式微处理器和包含模拟到数字信号变换的可编程逻辑芯片部分。由它们构成一个统一、通用的电子系统设计平台,外围电路只需要信号调理电路即可。由此可见,电子系统的电路设计变得更简单,设计周期大大缩短。系统中用于计算和控制的硬件电路大同小异;电子系统设计工作内容的重点将从硬件系统电路功能设计转移到面向应用的功能设计。也就是说,电子系统随着面向应用对象的不同,则对功能的需求也不同。因此,设计人员在不必更改硬件电路设计的前提下,只须要修改可编程逻辑电路的功能和用户软件,就可以完成面向不同应用需求的系统设计了。系统中硬件功能设计任务主要体现在用形式化的硬件描述语言,如 VHDL 和 Verilog 语言;完成系统中几乎全部硬件的功能描述,并通过使用 EDA 工具将这些用语言描述的功能映射到可编程逻辑芯片中,从而完成功能设计到电路设计的全过程。

多年的实践证明,全面使用 EDA 工具是电子设计技术的发展趋势,利用 EDA 工具可以代替设计者完成电子系统设计中的大部分工作。这是因为利用 EDA 技术进行电子系统的设计,它具有以下主要特点:

1. 用软件方式设计的系统到硬件系统的映射是由有关的开发软件自动完成的;
2. 设计过程中可以充分利用 EDA 工具提供的有效手段,对设计的系统功能进行各种仿真,及时地发现并修改错误;
3. 系统具有可现场编程能力,能够在线升级,不断地提升系统性能;
4. 整个系统可集成在一个芯片上,体积小、功耗低、可靠性高。

在使用 VHDL 硬件描述语言和 EDA 技术进行电路设计时,遵守的是自顶向下的设计流程。设计过程中可以充分地采用前人已经设计、验证过的 IP(知识产权)模块,实现前人设计成果的复用。采取这样的设计方法设计电子系统,大大缩短了新产品的设计周期,降低设计成本,又快又好地满足市场的需求,是广大电子工程师与电子、计算机、通信、微电子等专业的学生应该掌握的方法和技术。

近年来,有关院校纷纷加大了对 EDA 技术的研究和 EDA 实验室的建设,并已逐步在本科生中增开此类课程。作者认为有必要整合和优化相关内容,编写一本易于在相关专业技术人员中普及、易于被相关专业大学生、研究生自学并掌握的教材。

本书共分 12 章,其中第 1~5 章由汉泽西老师编写,第 7~10 章由张欣老师编写,第 6、11、12 章由西安交通大学的陈翔老师编写。全书由汉泽西老师统稿、定稿。

在本书的编写过程中,李丽容教授初审了本书,西北工业大学的于海勋教授终审了本书,并给予我们大力支持、鼓励及指导,在此一并致谢。

作者水平有限,书中差错敬请读者批评指正。

作 者  
2004 年

# 目 录

## 第 1 章 绪 论

1.1 集成电路设计方法与设计手段 .....	2
1.1.1 原始的手工设计 .....	2
1.1.2 计算机辅助设计 CAD .....	2
1.1.3 电子设计自动化 EDA .....	3
1.1.4 电子系统设计自动化 ESDA .....	3
1.1.5 用户现场可编程器件 FPGA .....	4
1.2 设计过程 .....	4
1.3 集成电路设计的层次 .....	5
1.4 ASIC 设计的技术发展 .....	6
1.4.1 ASIC 及其设计流程 .....	8
1.4.2 ASIC 设计方法 .....	8
1.4.3 一般的 ASIC 设计流程 .....	10

## 第 2 章 EDA 基础

2.1 EDA 的定义 .....	12
2.2 EDA 技术的发展历程 .....	12
2.3 EDA 技术的基本特征 .....	12
2.4 EDA 技术的基本工具 .....	13
2.4.1 常用 EDA 工具 .....	13
2.4.2 设计输入编辑器 .....	13
2.4.3 HDL 综合器 .....	14
2.4.4 仿真器 .....	15
2.4.5 适配器(布局、布线器) .....	16
2.4.6 下载器 .....	17
2.5 EDA 技术的基本设计思路 .....	17
2.5.1 EDA 技术的电路级设计 .....	17
2.5.2 EDA 技术的系统级设计 .....	18
2.6 EDA 设计流程 .....	18
2.6.1 设计输入(原理图/HDL 文本编辑) .....	19

2.6.2 综合过程.....	20
2.6.3 适配器.....	21
2.6.4 时序仿真与功能仿真.....	21
2.6.5 编程下载.....	22
2.6.6 硬件测试.....	22
2.7 EDA 技术的发展趋势 .....	22
2.8 FPGA/CPLD 芯片内部组成结构 .....	23
2.8.1 基于乘积项的 PLD 结构 .....	23
2.8.2 乘积项结构 PLD 的逻辑实现原理 .....	24
2.8.3 查找表的原理与结构.....	25
2.8.4 基于查找表的 FPGA 的结构 .....	26
2.8.5 查找表结构的 FPGA 逻辑实现原理 .....	29

### 第 3 章 数字系统硬件设计基础

3.1 概 述.....	30
3.1.1 由底向上的设计.....	30
3.1.2 由顶向下的设计.....	30
3.2 硬件描述语言.....	31
3.2.1 VHDL 语言概述 .....	32
3.2.2 VHDL 语言特点 .....	32
3.2.3 VHDL 语言描述方法 .....	33
3.3 自顶向下技术的设计流程及关键技术.....	37
3.3.1 系统设计.....	38
3.3.2 系统的综合优化.....	39
3.3.3 系统实现.....	40
3.4 设计描述风格模型.....	40
3.5 VHDL 综合 .....	41

### 第 4 章 VHDL 语言基本结构

4.1 VHDL 语言概述 .....	44
4.1.1 设计实体和结构体的概念.....	44
4.1.2 结构和行为.....	47
4.1.3 数据类型与对象.....	49
4.1.4 VHDL 主要组成部分 .....	50

---

4.1.5 设计库.....	51
4.2 VHDL 的结构描述 .....	52
4.2.1 结构描述的基本特征.....	53
4.2.2 规则结构.....	58
4.2.3 配置指定.....	62
4.3 VHDL 语言构造体的子结构描述 .....	64
4.3.1 Block 语句结构描述 .....	64
4.3.2 进程(Process)语句结构描述 .....	66
4.4 子程序.....	67
4.4.1 过程语句.....	67
4.4.2 函数语句.....	69
4.5 包集合、库及配置 .....	72
4.5.1 库.....	72
4.5.2 包集合.....	74
4.5.3 配 置.....	78

## 第 5 章 VHDL 语言数据类型及运算操作符

5.1 VHDL 语言的数据类型 .....	84
5.1.1 标准的数据类型.....	84
5.1.2 用户定义的数据类型.....	86
5.1.3 用户定义子类型.....	88
5.1.4 数据类型的限定和转换.....	89
5.2 VHDL 语言的客体及其分类 .....	90
5.2.1 常 数.....	90
5.2.2 变 量.....	91
5.2.3 信 号.....	91
5.2.4 信号与变量值代入的区别.....	92
5.3 VHDL 语言的运算操作符 .....	92
5.3.1 逻辑运算符.....	93
5.3.2 算术运算符.....	94
5.3.3 关系运算符.....	94
5.3.4 连接运算符.....	95

## 第 6 章 VHDL 语言主要描述语句

6.1 顺序描述语句 .....	96
6.1.1 进程 .....	96
6.1.2 信号和变量的赋值 .....	97
6.1.3 进程挂起语句 Wait .....	98
6.1.4 断言语句 Assert .....	102
6.1.5 条件控制语句 If .....	102
6.1.6 条件控制语句 Case .....	106
6.1.7 循环控制语句 For .....	111
6.2 并发描述语句 .....	114
6.2.1 进程语句 .....	114
6.2.2 并行信号赋值语句 .....	115
6.2.3 条件信号赋值语句 .....	116
6.2.4 选择信号赋值语句 .....	118
6.2.5 并发过程调用语句 .....	119
6.2.6 块语句 .....	120
6.3 Attribute 描述与定义语句 .....	124
6.3.1 数值类属性 .....	124
6.3.2 函数类属性 .....	125
6.3.3 信号类属性 .....	126
6.3.4 数据类属性 .....	126
6.3.5 数据区间类属性 .....	126
6.3.6 用户自定义类属性 .....	126
6.4 Textio .....	127
6.5 决断信号 .....	130

## 第 7 章 基本逻辑电路设计

7.1 基本门电路 .....	133
7.1.1 反相器门电路 .....	133
7.1.2 两输入与门电路 .....	135
7.1.3 两输入与非门电路 .....	137
7.1.4 两输入或门电路 .....	139
7.1.5 两输入或非门电路 .....	142

---

7.1.6 两输入异或门电路 .....	144
7.1.7 两输入同或门电路 .....	146
7.1.8 四输入与非门电路 .....	149
7.2 选择器 .....	152
7.2.1 四选一 .....	152
7.2.2 四路选通器 .....	155
7.2.3 十六选一选择器 .....	156
7.3 编码器与译码器 .....	159
7.3.1 优先级 8-3 编码器 .....	159
7.3.2 74LS348 编码器 .....	162
7.3.3 138 译码器 .....	163
7.4 加法器 .....	165
7.4.1 一位半加器 .....	165
7.4.2 一位全加器 .....	168
7.4.3 串行进位加法器 .....	172
7.4.4 超前进位加法器 .....	173
7.4.5 处理多个加法器的技巧 .....	175
7.4.6 八位比较器 .....	175
7.5 求补器 .....	178
7.6 三态门及总线缓冲器 .....	179
7.6.1 三态门电路 .....	179
7.6.2 单向总线缓冲器 .....	181
7.6.3 双向总线缓冲器 .....	183

## 第 8 章 时序逻辑电路设计

8.1 时钟信号和复位信号 .....	185
8.1.1 时钟信号 .....	185
8.1.2 复位信号 .....	187
8.2 D 触发器 .....	189
8.2.1 D 触发器 .....	189
8.2.2 带异步复位上升沿的 D 触发器 .....	189
8.2.3 带异步置位复位上升沿的 D 触发器 .....	190
8.2.4 带异步复位和输入使能上升沿的 D 触发器 .....	191
8.3 T 触发器 .....	192

8.4 RS 触发器 .....	193
8.5 JK 触发器 .....	194
8.6 寄存器 .....	196
8.6.1 4 位锁存器 .....	196
8.6.2 串行输入、并行输出移位寄存器 .....	196
8.6.3 通用寄存器 .....	197
8.6.4 三态 8 进制 D 型寄存器 .....	198
8.6.5 8 位同步置数、清零寄存器 .....	199
8.6.6 移位寄存器 TTL164 .....	200
8.6.7 8 位移位寄存器的结构级描述 .....	201
8.6.8 桶形移位寄存器的两种实现方式 .....	202
8.7 计数器 .....	206
8.7.1 带异步清零和计数使能的 8 位同步二进制计数器 .....	206
8.7.2 带异步清零和计数使能的十进制计数器 .....	207
8.7.3 异步计数器 .....	208
8.8 存储器 .....	209
8.8.1 存储器描述中的一些共性问题 .....	209
8.8.2 ROM 只读存储器 .....	210
8.8.3 RAM 随机存储器 .....	212
8.8.4 基于 ROM 的波形产生器 .....	213
8.8.5 先入先出(FIFO)存储器 .....	214
8.8.6 16 字 8 位的 RAM 行为级描述 .....	216
8.8.7 256 字 8 位 ROM 行为级描述 .....	217
8.8.8 堆栈 .....	219
8.9 综合举例 .....	221
8.9.1 分频器 .....	221
8.9.2 延迟电路 .....	224
8.9.3 8 位无符号乘法器 .....	225
8.9.4 使用 Generate 参数的 n 位加法器 .....	226
8.9.5 序列检测器 .....	227
8.9.6 16 位 ADC .....	228
8.9.7 16 位 DAC .....	229
8.9.8 经典的 2-Process 状态机描述与 Test Bench .....	229
8.9.9 使用变量描述的状态机 .....	231

---

8.9.10 异步 Reset 状态机 .....	233
8.9.11 具有 Moore and Mealy 型输出的状态机 .....	234
8.9.12 多输出逻辑的 Moore 型状态机 .....	236
8.9.13 总线描述 .....	237
8.9.14 定时器的设计 .....	240
8.10 综合 .....	245
8.10.1 RTL 级描述 .....	246
8.10.2 综合中的约束 .....	248
8.10.3 属性描述 .....	249
8.10.4 工艺库 .....	251
8.10.5 综合的基本步骤 .....	252

## 第 9 章 FPGA 加载综述

9.1 FPGA 加载的数据流格式 .....	261
9.2 FPGA 的上电配置过程 .....	262
9.2.1 初始化 .....	262
9.2.2 延迟配置模式 .....	262
9.2.3 启动 .....	263
9.2.4 启动时序 .....	264
9.3 FPGA 加载的几种方式 .....	264
9.3.1 主动串行模式 .....	265
9.3.2 从动串行模式 .....	266
9.3.3 主动并行模式 .....	267
9.3.4 同步外围模式 .....	268
9.3.5 异步周边模式 .....	269
9.3.6 菊花链方式 .....	270
9.4 CCLK 的频率设置 .....	271
9.5 JTAG 链及其工作方式 .....	271
9.5.1 边界扫描简介 .....	271
9.5.2 JTAG 配置可编程器件 .....	272
9.5.3 多个 JTAG 器件连接 .....	273
9.6 VIRTEX 芯片的加载 .....	273

## 第 10 章 软件介绍

10.1 MAX+PLUSII 软件.....	276
10.1.1 MAX+PLUSII 概况.....	276
10.1.2 MAX+PLUSII 软件的流程.....	277
10.1.3 建立和编辑一个 VHDL 工程文件 .....	278
10.1.4 VHDL 语言程序的编译 .....	280
10.1.5 VHDL 语言程序的仿真 .....	282
10.1.6 原理图输入法.....	285
10.1.7 器件编程.....	288
10.2 Active_HDL 集成环境 .....	290
10.2.1 Active_HDL 的 VHDL 语言设计、编译与仿真 .....	291
10.2.2 Active_HDL 的状态机设计、编译与仿真 .....	296
10.3 Synplify 的使用 .....	302

## 第 11 章 数值系统的状态模型

11.1 二态数值系统.....	307
11.2 三态数值系统.....	308
11.3 四态数值系统.....	309
11.4 九态数值系统.....	310
11.5 十二态数值系统.....	312
11.6 四十六态数值系统.....	313

## 第 12 章 HDL 编码风格与编码指南软件介绍

12.1 HDL 编码风格 .....	315
12.1.1 文件头和修订列表.....	315
12.1.2 联机注释.....	317
12.2 VHDL 命名通用规则 .....	317
12.3 VHDL 命名具体规则 .....	319
12.3.1 实体和结构.....	319
12.3.2 端 口.....	319
12.3.3 结构体.....	319
12.3.4 元 件.....	320
12.3.5 配 置.....	320

---

12.3.6 包、函数和过程 .....	320
12.3.7 枚举、数据类型、记录和数组 .....	320
12.3.8 信号和变量 .....	321
12.3.9 进程和块 .....	321
12.3.10 测试工作台 .....	321
12.3.11 文件和目录结构 .....	322
12.3.12 其他 .....	322
12.4 VHDL注释 .....	322
12.5 VHDL代码标准格式 .....	322
12.6 VHDL编码指导 .....	324
12.6.1 通用指导 .....	324
12.6.2 可移植性编码指导 .....	328
12.6.3 复位 .....	330
12.6.4 时钟 .....	330
12.6.5 总线 .....	330
12.6.6 通用规则 .....	330
12.6.7 VHDL代码指导原则 .....	331
12.7 VHDL保留字 .....	333
<b>附录 中英文对照表 .....</b>	<b>335</b>
<b>习题与思考题 .....</b>	<b>340</b>
<b>参考文献 .....</b>	<b>342</b>

# 第1章 絮 论

社会信息化和互联网正在对人类经济和社会生活产生革命性的影响,而半导体产业则是互联网和信息化的基础与核心。当前我国特别需要加强基础性、关键性的高新技术领域的创新,加速高技术产业,尤其是具有战略意义的新兴产业的发展和应用。半导体产业就是这样一个具有基础性、关键性的高科技产业。自进入21世纪后,信息产业已成为世界经济中规模最大、发展最为迅猛的产业。因此对微电子信息技术和以微电子技术为基础的VLSI(超大规模集成电路设计)技术将不断提出更高的发展要求,微电子技术仍将继续是21世纪若干年代中最为重要的和最有活力的高科技领域之一,而集成电路(IC)技术在微电子领域占有极其重要的地位。几十年来集成电路技术一直以极高的速度发展。在我国的“十五”计划建议中重点提到了要加速发展信息产业,重点推进超大规模集成电路高性能计算机、大型系统软件、超高速网络系统、新一代移动通信装备和数字电视系统等核心信息技术的产业化,加快发展软件产业和集成电路产业,支持新型元器件即计算机网络产品、数字视听产品的发展,提高信息化装备和系统集成能力以满足市场对各类信息产品的需求。而信息化社会的技术支柱就是计算机软件和硬件,硬件中的核心技术则是大规模集成电路技术。

自从在一个芯片上制作几个晶体管及其连接线的集成电路IC(integrated circuit)概念问世以来,IC技术与内涵发生了翻天覆地的变化,并由此导致数字系统设计的概念也发生了巨大的变化。由于所设计的系统的规模已从几十、几百门增加到几万、几千万门,使得从前电子工程师所熟悉的画电路图、真值表和卡诺图的设计方法已经远远不能满足数字系统的复杂性要求。依照电路图做验证样机的方法在调试中小规模的电路还可以适用;但对于大规模系统,这样的做法不论是设计还是调试都是一件非常费时费力的工作,无法快速的设计出所需系统,同时大大增加了研制新产品的费用。

随着集成电路技术的发展和向各行各业的渗透,专用集成电路ASIC(application specific integrated circuits)技术应运而生。现在的电子工程师已经可以设计出复杂度很高的系统了。无论是庞大的通信、自动控制系统,还是简单精致的仪器仪表、玩具电路等,无一不希望能采用专用集成电路技术加以实现,以达到产品体积小、质量轻、耗电省、可靠性高、保密性强等目的。特别是在先进的通信设备、计算机系统和网络设备中,是否使用了用户自行开发的专用芯片已经成为衡量系统先进性的一个标准。一个完全由通用芯片组成的系统不但毫无技术上的领先性,同时产品的保密性也很差,很容易短时间内就被仿制出来;因此专用集成电路的开发是一个电子工程师必须具备的条件。同时从规模上讲,现在的一个ASIC芯片所包含的电路远远超出以前的一个系统。一个ASIC工程师需要做的工作量要超过以前设计一个系统的多个人。

工作量的总和,这就对电子工程师的设计能力提出了极高的要求。

高层次设计方法——HLD(high level design)是从 20 世纪 80 年代末以来,最新专用集成电路设计的最先进设计方法,它为用户设计更大规模、更高水平、性能优良的数字系统提供了可靠的保证。

## 1.1 集成电路设计方法与设计手段

集成电路设计方法经历了以下几个阶段:

- 原始的手工设计;
- 计算机辅助设计 CAD(computer aided design);
- 电子设计自动化 EDA(electronics design automation);
- 电子系统设计自动化 ESDA(electronics system design automation);
- 用户现场可编程器件 FPGA(field programmable gate array)。

### 1.1.1 原始的手工设计

- 靠人脑、纸张、笔完成功能设计、逻辑设计和电路设计。
- 用分立元件搭建硬件模拟电路,让信号通过这个模拟电路以验证其功能及各项参数是否满足设计要求。
- 版图设计阶段,采用人工进行布局布线,凭借感觉与经验,反复调整与斟酌,确定最佳排版方案,使之遵循面积最小、连线最短的原则。
- 手工绘制版图,分层剥刻红膜,拍照制版。
- 试制流片。
- 整个 IC 芯片试制成功与否,设计正确与否,版图及其以后设计部分正确与否,都只有等到最终测试流片结果以后才可以知晓。

原始的手工设计主要应用于早期的小规模 IC。它对于 IC 技术从无到有、从小到大的发展是功不可没的。

### 1.1.2 计算机辅助设计 CAD

随着计算机软件技术的渗透,各种各样的计算机模拟软件(线路模拟、逻辑模拟、时序模拟、器件模拟、工艺模拟等)先后问世,构成了早期 CAD 技术的主要内涵。

SPICE 是线路模拟软件最成功的代表。对于一个规模不是很大的电路,SPICE 可以完全取代了以往的硬件实物模拟方法,而代之以计算机简便、灵活、高效、正确的验证方法。它确定电路功能及参数的正确性,成为中小 IC 设计中使用最为广泛的有力工具之一。

CAD 的另一个方向是计算机介入 IC 的版图设计领域。利用数字化仪、鼠标或光笔等,在

计算机上进行绘制和排版。

CAD技术的发展从20世纪70年代开始,经历了一个较长的发展阶段,相应的各种辅助功能也日趋完善。从最初的单纯辅助输入,提供简单的ERC(电学规则检查)、DRC(设计规则检查)等,进一步发展到集提供各种复杂的辅助分析、设计手段于一体的,以计算机工作站为硬件支持的计算机辅助工程(CAE)时代。CAD技术到20世纪80年代中期趋于成熟,从而为EDA技术的出现奠定了基础。

### 1.1.3 电子设计自动化 EDA

EDA技术是CAD技术发展的必然产物。随着CAD软件的不断丰富和完善,计算机硬件性能的提高,使得统一完备的集成化设计环境(EDA工作站)出现了。

在版图设计方面,全定制、定制、半定制设计思想使得版图设计向规范化、标准化方向发展。使自动、半自动布局布线成为可能。

在逻辑设计方面,逻辑综合软件解决了从系统设计到逻辑设计之间的工作。系统设计者只要用硬件描述语言给出系统行为级的功能描述,即可获得由计算机逻辑综合软件处理、优化的逻辑设计结果。

逻辑综合与版图综合的成功意味着在VLSI设计领域,计算机已经真正从设计的辅助地位转向到设计的主导地位,IC世界从此真正步入了EDA的新时代。

EDA技术自动综合功能的关键是各类库文件的建立。库文件中包含了自动综合所需的各类电学参数或几何参数,而这些参数的值则反映了特定生产工艺的技术规范。对于同一产品的设计,如果需要去不同的生产厂家,只要将综合时所要用到的库文件进行相应的替换即可,从而实现了设计与工艺无关的要求。

前身为CAE技术的EDA技术自20世纪80年代中期开始出现,到90年代得到迅速的发展,并继续在不断的完善之中。目前,国际上最著名的三大EDA供应商是:Cadence、Synopsys和Mentor Graphics。

### 1.1.4 电子系统设计自动化 ESDA

芯片设计规模的扩大,使得完全可以将一个完整的电子系统在一个芯片上设计,即片上系统SOC(system on a chip)。因此,设计技术向ESDA方向发展。

ESDA的目标是为设计人员提供进行系统级设计的分析手段,进而完成系统级自动化设计。

ESDA技术目前正处于开发阶段。国际半导体技术蓝图(ITRS)工艺线宽演进对比情况如表1-1所列。