


现代处理器设计

—超标量处理器基础

Modern Processor Design

Fundamentals of Superscalar Processors



[美] John Paul Shen
Mikko H. Lipasti 著

张承义 邓宇 王蕾 等译
戴葵 审校



电子工业出版社
Publishing House of Electronics Industry
<http://www.phei.com.cn>

国外计算机科学教材系列

现代处理器设计 ——超标量处理器基础

Modern Processor Design
Fundamentals of Superscalar Processors

[美] John Paul Shen 著
Mikko H. Lipasti

张承义 邓 宇 王 蕾 等译
戴 葵 审校

电子工业出版社
Publishing House of Electronics Industry
北京 · BEIJING

内 容 简 介

本书是一部有关超标量处理器设计的教科书，是卡内基·梅隆大学超标量处理器设计课程的教材。本书的特点是：突出关键的概念和基本的原理，隐藏复杂的技术细节；论述深入浅出、易于理解；内容全面并且新颖。书中内容涵盖了指令集、流水线等处理器设计的基本概念和超标量的结构以及主要的技术途径，同时提供了超标量处理器的实例，并对当前的超标量处理器产品进行了全面的分析和总结。本书还包含了一些高级讨论专题，并介绍了一些最新的超标量技术。

本书可供计算机系统结构专业的高年级本科生、研究生作为教科书和参考书，同时也可供从事处理器设计等领域研究的人员参考。

John Paul Shen, Mikko H. Lipasti: *Modern Processor Design: Fundamentals of Superscalar Processors*

ISBN 0-07-057064-7

Copyright © 2003 by The McGraw-Hill Companies, Inc.

Original language published by The McGraw-Hill Companies, Inc. All rights reserved. No part of this publication may be reproduced or distributed in any means, or stored in a database or retrieval system, without the prior written permission of the publisher.

Simplified Chinese translation edition jointly published by McGraw-Hill Education (Asia) Co. and Publishing House of Electronics Industry. Copyright © 2004.

本书中文简体字翻译版由电子工业出版社和美国麦格劳-希尔教育出版（亚洲）公司合作出版。未经出版者预先书面许可，不得以任何方式复制或抄袭本书的任何部分。

本书封面贴有 McGraw-Hill 公司激光防伪标签，无标签者不得销售。

版权贸易合同登记号 图字：01-2003-3676

图书在版编目（CIP）数据

现代处理器设计——超标量处理器基础 / (美) 沈 (Shen, J. P.) 著；张承义等译。

-北京：电子工业出版社，2004.5

(国外计算机科学教材系列)

书名原文：Modern Processor Design: Fundamentals of Superscalar Processors

ISBN 7-5053-9806-7

I. 现 ... II. ①沈 ... ②张 ... III. 微处理器 - 设计 - 教材 IV. TP332

中国版本图书馆 CIP 数据核字 (2004) 第 026966 号

责任编辑：李秦华 熊 健

印 刷：北京增富印刷有限公司

出版发行：电子工业出版社

北京市海淀区万寿路 173 信箱 邮编：100036

经 销：各地新华书店

开 本：787 × 1092 1/16 印张：19.5 字数：530 千字

印 次：2004 年 5 月第 1 次印刷

定 价：29.00 元

凡购买电子工业出版社的图书，如有缺损问题，请向购买书店调换；若书店售缺，请与本社发行部联系。联系电话：(010) 68279077 质量投诉请发邮件至 zlts@phei.com.cn，盗版侵权举报请发邮件至 dbqq@phei.com.cn。

出版说明

21世纪初的5至10年是我国国民经济和社会发展的重要时期，也是信息产业快速发展的关键时期。在我国加入WTO后的今天，培养一支适应国际化竞争的一流IT人才队伍是我国高等教育的重要任务之一。信息科学和技术方面人才的优劣与多寡，是我国面对国际竞争时成败的关键因素。

当前，正值我国高等教育特别是信息科学领域的教育调整、变革的重大时期，为使我国教育体制与国际化接轨，有条件的高等院校正在为某些信息学科和技术课程使用国外优秀教材和优秀原版教材，以使我国在计算机教学上尽快赶上国际先进水平。

电子工业出版社秉承多年来引进国外优秀图书的经验，翻译出版了“国外计算机科学教材系列”丛书，这套教材覆盖学科范围广、领域宽、层次多，既有本科专业课程教材，也有研究生课程教材，以适应不同院系、不同专业、不同层次的师生对教材的需求，广大师生可自由选择和自由组合使用。这些教材涉及的学科方向包括网络与通信、操作系统、计算机组织与结构、算法与数据结构、数据库与信息处理、编程语言、图形图像与多媒体、软件工程等。同时，我们也适当引进了一些优秀英文原版教材，本着翻译版本和英文原版并重的原则，对重点图书既提供英文原版又提供相应的翻译版本。

在图书选题上，我们大都选择国外著名出版公司出版的高校教材，如Pearson Education培生教育出版集团、麦格劳-希尔教育出版集团、麻省理工学院出版社、剑桥大学出版社等。撰写教材的许多作者都是蜚声世界的教授、学者，如道格拉斯·科默(Douglas E. Comer)、威廉·斯托林斯(William Stallings)、哈维·戴特尔(Harvey M. Deitel)、尤利斯·布莱克(Uyless Black)等。

为确保教材的选题质量和翻译质量，我们约请了清华大学、北京大学、北京航空航天大学、复旦大学、上海交通大学、南京大学、浙江大学、哈尔滨工业大学、华中科技大学、西安交通大学、国防科学技术大学、解放军理工大学等著名高校的教授和骨干教师参与了本系列教材的选题、翻译和审校工作。他们中既有讲授同类教材的骨干教师、博士，也有积累了几十年教学经验的老教授和博士生导师。

在该系列教材的选题、翻译和编辑加工过程中，为提高教材质量，我们做了大量细致的工作，包括对所选教材进行全面论证；选择编辑时力求达到专业对口；对排版、印制质量进行严格把关。对于英文教材中出现的错误，我们通过与作者联络和网上下载勘误表等方式，逐一进行了修订。

此外，我们还将与国外著名出版公司合作，提供一些教材的教学支持资料，希望能为授课老师提供帮助。今后，我们将继续加强与各高校教师的密切联系，为广大师生引进更多的国外优秀教材和参考书，为我国计算机科学教学体系与国际教学体系的接轨做出努力。

电子工业出版社

教材出版委员会

| | | |
|----|-----|-----------------------------------------------------|
| 主任 | 杨芙清 | 北京大学教授 中国科学院院士 北京大学信息与工程学部主任 北京大学软件工程研究所所长 |
| 委员 | 王 珊 | 中国人民大学信息学院院长、教授 |
| | 胡道元 | 清华大学计算机科学与技术系教授 国际信息处理联合会通信系统中国代表 |
| | 钟玉琢 | 清华大学计算机科学与技术系教授 中国计算机学会多媒体专业委员会主任 |
| | 谢希仁 | 中国人民解放军理工大学教授 全军网络技术研究中心主任、博士生导师 |
| | 尤晋元 | 上海交通大学计算机科学与工程系教授 上海分布计算技术中心主任 |
| | 施伯乐 | 上海国际数据库研究中心主任、复旦大学教授 中国计算机学会常务理事、上海市计算机学会理事长 |
| | 邹 鹏 | 国防科学技术大学计算机学院教授、博士生导师 教育部计算机基础课程教学指导委员会副主任委员 |
| | 张昆藏 | 青岛大学信息工程学院教授 |

译 者 序

毫无疑问，微处理器是计算机系统最为关键的部分之一，其设计及制造也是计算机技术的核心。从第一块微处理器芯片Intel 4004于1971年诞生以来，微处理器按照著名的摩尔定律飞速地发展着，主频从最初的不到1MHz提高到1GHz，集成的晶体管数目也从几千只增加到上亿只。在微处理器短短30多年的发展史上，超标量是一座重要的里程碑，它使微处理器的性能有了质的飞跃，从而引发了一场微体系结构的技术革命。目前为止，超标量技术依然是微体系结构中最为重要的技术之一。本书是一部关于超标量微处理器设计的教材并辅以大量实例，在微体系结构这一层次上比较全面地讲述了超标量微处理器的设计技术。在本书中，体系结构是指指令集体系结构，也就是指令集的规范，而微体系结构是指体系结构的具体逻辑实现，同一种指令集体系结构，例如IA32，可以有不同的微体系结构，并采用不同的流水线设计、不同的分支预测算法等。微体系结构的多样性使得同一种体系结构能够不断地推陈出新，并利用新出现的微体系结构技术来提高微处理器的性能，同时又保持代码的兼容性。因此，各种微体系结构技术将成为本书讨论的重点。丰富的实例是本书的一大特色，其详尽程度几乎可以称为一部资料大全，其中收录了超标量处理器发展史上绝大部分处理器。作者在对内容的处理上并不是简单地堆砌和罗列技术细节，而是有选择地强调每种设计在微体系结构上的不同之处，使读者能够领略到前人天才般的设计思想和独具特色的实现方式，并对当代一些经典的微体系结构技术的产生和发展形成充分的认识。前人的成果是一笔宝贵的财富，通过吸取前人的经验和教训，将使后来的设计者如同站在巨人的肩膀上，从而在更高的起点上施展抱负。本书中的许多内容译者也是首次接触，因此其翻译过程也是译者的学习过程，我们尽可能做到先理解之后再翻译，力求准确表达作者的思想。第6章由Intel公司负责Intel P6的技术人员执笔，其中有些地方比较晦涩难懂，我们参考了P6的其他资料来帮助理解其中的内容，但可能有些地方仍然翻译得不准确，欢迎读者与我们讨论。最后两章介绍一些新出现的微体系结构技术，其中部分术语比较生僻，中文尚无统一的译法，我们都将其英文原文标注出来，以最大程度地避免引起读者的混淆。

在本书的编辑出版过程中，夏宇闻老师给我们提出了宝贵意见和建议，在此表示衷心的感谢。

本书主要由张承义、邓宇、王蕾、王圣翻译，戴葵老师审校。限于译者的水平，书中若有不妥之处，敬请广大读者批评指正。

前　　言

超标量处理器设计是一门面向高年级本科生和一年级研究生的课程，但是，相当一部分有能力的学生已经在大学三年级就选修了这门课。学习这门课程之前需要对计算机系统结构有一个初步的了解。超标量处理器设计课程的目标包括：(1) 在微体系结构的抽象层次上讲述现代处理器设计中的技巧；(2) 涵盖了通过开发指令级并行 (ILP) 来获取高性能的微体系结构技术；(3) 讲述在开发高性能微处理器的过程中形成的深刻见解和经验。这门课程还包括一个实践项目——下一代超标量微处理器的微体系结构设计。该项目覆盖了本书所有的内容。

在20世纪90年代的10年中，为了获得更高的性能，人们提出了许多用于加快时钟频率以及开发指令级并行的微体系结构技术，并且将它们应用到了实际的处理器中。本书将把这些庞杂的知识加以系统化，这些技术包括深度流水、分支预测、动态寄存器重命名、多指令分派和发射、乱序执行和基于推断的存储器读写处理等内容。自20世纪90年代初以来，在这一领域内曾发表了数以百计的论文，其中许多思想都已经在商品化的超标量处理器中得到实现。为了便于读者理解，本书在一个清晰的框架中组织和阐述了很多技术细节，强调并突出了隐藏在这些技术细节背后的基本原理。

虽然本书一般作为研究生教材，但是我们在编写本书时，尽量使本书对于本科生也易于接受，从而使复杂的技术在阅读时更加直观。最后，我们希望本书所介绍的知识体系不仅对于微体系结构和处理器设计者有所裨益，同时也能够对该领域感兴趣的本科生和研究生有一定的帮助。

各章简要概述：

第1章 处理器设计 这一章介绍了处理器设计方面的技术。作为处理器规范的指令集体系统结构 (ISA, Instruction Set Architecture) 和作为处理器实现的微体系结构，本章定义并讨论了软件和硬件之间的动态/静态接口。本章的目的并不是深入地讨论有关ISA的传统设计，而是为读者能够更好地理解现代处理器设计而建立一个合适的框架。

第2章 流水线处理器 这一章集中讲述了流水线的概念、指令流水设计并阐述流水线所带来的性能优势。流水线一般在第一门计算机体系结构课程中进行介绍。流水线是现代超标量技术的基础，本章将以一种新颖独特的方式进行阐述。我们力图避免使用大量的图表，而将重点放在指令流水线基本原理上。

第3章 超标量结构 这一章介绍超标量处理器的主要概念和结构。本章将以“总体概览”的方式将读者逐步引导到下一章关于超标量技术的详细讨论中去。同时，还强调了超标量处理器结构的主要特点。在第7章中将对真实的处理器进行详细的研究。

第4章 超标量技术 这一章是本书的重点，介绍了在当代超标量处理器设计中为了获得高性能而采取的主要微体系结构技术。本章介绍了加强指令流、寄存器数据流、存储器数据流的各种技术并对其进行了分类。为了便于读者理解，本章将大量的技术组织到了一个比较系统的框架中。

第5章 PowerPC 620 这一章给出了关于PowerPC 620微体系结构的详细分析，并把它作为一个实例来讨论前面各章所提到的许多问题和设计中的折中。本章还包括一个以乱序执行的设计方案，以及其完备的性能数据。

第6章 Intel P6微体系结构 本章将针对Intel的P6机器进行实例讲解。P6大概是当代超标量微体系结构中在商业上最为成功的一个。本章由Bob Colwell领导的Intel P6设计组编写，深入地介绍了P6的微体系结构，这将有助于读者理解Pentium Pro、Pentium II、Pentium III等微处理器。本章给读者提供了一个机会以了解顶尖微处理器设计小组的设计思想。

第7章 超标量处理器概览 这一章讲述超标量处理器的发展历史，并对现有的超标量微处理器进行了总结。本章由Clemson大学的Mark Smotherman教授编写，最初完成于1998年，并且从那时起，不断地进行着修改和更新。本章包含了许多很宝贵的信息。

第8章 高级寄存器数据流技术 这一章着重介绍一些刚出现的微体系结构技术，这些技术利用程序中的值局部性（value locality）的特点来提高性能。程序中的值局部性是最近才被发现的。本章介绍的技术包括软件记忆法、指令重用以及各种形式的值预测等技术。尽管这些技术没有在真实的处理器中得到应用，但是未来的设计很有可能使用其中的若干种技术。

第9章 执行多线程 这一章介绍了线程级并行技术，并对许多其他技术进行了基本的介绍，包括多处理技术、cache一致性以及在多处理机中保证时序或者松弛存储器排序的高效实现技术。本章讨论了单芯片技术中的多线程技术和片上多处理技术，这两种技术目的都是开发线程级并行。最后，本章还介绍了两种新出现的技术：隐含多线程（implicit multithreading）技术和预执行（pre-execution）技术，这两种技术用于自动开发单线程程序中的线程级并行性。

第1章到第4章涵盖了一些基础概念和基本技术。第5章、第6章、第7章提供了超标量处理器的实例，并对真实的商用超标量处理器进行了全面的总结。第8章、第9章包含了一些高级讨论的专题，这两章突出介绍了一些最新出现的技术。

目 录

| | |
|----------------------------|----|
| 第1章 处理器设计 | 1 |
| 1.1 微处理器的发展史 | 1 |
| 1.2 指令集处理器设计 | 2 |
| 1.2.1 数字系统设计 | 2 |
| 1.2.2 体系结构、逻辑实现和物理实现 | 3 |
| 1.2.3 指令集体体系结构 | 4 |
| 1.2.4 动态静态界面 | 5 |
| 1.3 处理器性能法则 | 6 |
| 1.3.1 处理器性能公式 | 7 |
| 1.3.2 处理器性能优化 | 7 |
| 1.3.3 性能评价方法 | 8 |
| 1.4 指令级并行处理 | 10 |
| 1.4.1 从标量到超标量 | 10 |
| 1.4.2 指令级并行的极限 | 15 |
| 1.4.3 指令级并行的机器 | 17 |
| 1.5 小结 | 21 |
| 1.6 习题 | 22 |
| 第2章 流水线处理器 | 24 |
| 2.1 流水线基础 | 24 |
| 2.1.1 流水线设计 | 24 |
| 2.1.2 算术流水线的实例 | 27 |
| 2.1.3 流水线理想假设 | 30 |
| 2.1.4 指令流水线 | 32 |
| 2.2 流水线处理器设计 | 34 |
| 2.2.1 保持流水段均衡 | 34 |
| 2.2.2 统一指令类型 | 38 |
| 2.2.3 减少流水线停顿 | 44 |
| 2.2.4 产品化的流水线处理器 | 54 |
| 2.3 深流水线处理器 | 59 |
| 2.4 小结 | 61 |
| 2.5 习题 | 61 |
| 第3章 超标量结构 | 63 |
| 3.1 标量流水线的局限性 | 63 |

| | | |
|------------------|---------------------|-----|
| 3.1.1 | 标量流水线吞吐率的上限 | 63 |
| 3.1.2 | 低效的统一流水线 | 64 |
| 3.1.3 | 严格流水线导致的性能损失 | 64 |
| 3.2 | 从标量流水线到超标量流水线 | 65 |
| 3.2.1 | 并行流水线 | 65 |
| 3.2.2 | 多配置流水线 | 67 |
| 3.2.3 | 动态流水线 | 69 |
| 3.3 | 超标量流水线综述 | 71 |
| 3.3.1 | 取指 | 72 |
| 3.3.2 | 指令译码 | 74 |
| 3.3.3 | 指令分派 | 76 |
| 3.3.4 | 指令执行 | 79 |
| 3.3.5 | 指令的完成和提交 | 81 |
| 3.4 | 小结 | 82 |
| 3.5 | 习题 | 83 |
| 第4章 超标量技术 | | 85 |
| 4.1 | 指令流技术 | 85 |
| 4.1.1 | 程序控制流和控制相关 | 85 |
| 4.1.2 | 分支造成的性能损失 | 86 |
| 4.1.3 | 分支预测技术 | 88 |
| 4.1.4 | 分支预测失败的恢复 | 91 |
| 4.1.5 | 先进的分支预测技术 | 93 |
| 4.1.6 | 其他指令流技术 | 96 |
| 4.2 | 寄存器数据流技术 | 97 |
| 4.2.1 | 寄存器重用和假数据相关 | 97 |
| 4.2.2 | 寄存器重命名技术 | 98 |
| 4.2.3 | 数据相关和数据流极限 | 101 |
| 4.2.4 | 经典的Tomasulo算法 | 102 |
| 4.2.5 | 动态执行内核 | 107 |
| 4.2.6 | 保留站和再定序缓冲 | 109 |
| 4.2.7 | 动态指令调度器 | 111 |
| 4.2.8 | 其他寄存器数据流技术 | 111 |
| 4.3 | 存储器数据流技术 | 112 |
| 4.3.1 | 存储器访问指令 | 113 |
| 4.3.2 | 存储器层次结构 | 114 |
| 4.3.3 | 存储器访问的排序 | 120 |
| 4.3.4 | 载入旁路和载入定向 | 121 |
| 4.3.5 | 其他存储器数据流技术 | 124 |

| | |
|-----------------------------------|------------|
| 4.4 小结 | 127 |
| 4.5 习题 | 128 |
| 第 5 章 PowerPC 620..... | 136 |
| 5.1 简介 | 136 |
| 5.2 实验框架 | 138 |
| 5.3 取指 | 139 |
| 5.3.1 分支预测 | 140 |
| 5.3.2 取指和推测 | 141 |
| 5.4 指令分派 | 142 |
| 5.4.1 指令缓冲 | 142 |
| 5.4.2 分派停顿 | 142 |
| 5.4.3 分派效率 | 144 |
| 5.5 指令执行 | 145 |
| 5.5.1 发射停顿 | 145 |
| 5.5.2 并行执行 | 145 |
| 5.5.3 执行延迟 | 146 |
| 5.6 指令完成 | 146 |
| 5.6.1 完成并行度 | 146 |
| 5.6.2 cache 的影响 | 147 |
| 5.7 结论和评价 | 148 |
| 5.8 IBM POWER3 和 POWER4 | 149 |
| 5.9 小结 | 151 |
| 5.10 习题 | 151 |
| 第 6 章 Intel P6 微体系结构 | 153 |
| 6.1 简介 | 153 |
| 6.1.1 P6 微体系结构基础 | 155 |
| 6.2 流水线 | 156 |
| 6.2.1 按序执行的前端流水线 | 157 |
| 6.2.2 乱序执行的内核流水线 | 157 |
| 6.2.3 指令提交流水线 | 158 |
| 6.3 按序执行的前端 | 159 |
| 6.3.1 指令缓存与 ITLB | 159 |
| 6.3.2 分支预测 | 161 |
| 6.3.3 指令译码器 (ID) | 163 |
| 6.3.4 寄存器别名表 | 165 |
| 6.3.5 分配器 | 170 |
| 6.4 乱序执行的内核 | 171 |
| 6.4.1 保留站 | 171 |

| | |
|----------------------------------------------|------------|
| 6.5 指令提交 | 172 |
| 6.5.1 再定序缓冲 | 172 |
| 6.6 存储子系统 | 175 |
| 6.6.1 存储器访问顺序 | 176 |
| 6.6.2 存储器 load 操作 | 176 |
| 6.6.3 基本存储器存储操作 | 177 |
| 6.6.4 延期存储器操作 | 177 |
| 6.6.5 页故障 | 177 |
| 6.7 小结 | 178 |
| 6.8 习题 | 178 |
| 第 7 章 超标量处理器概览 | 180 |
| 7.1 超标量微处理器的发展 | 180 |
| 7.1.1 单处理器并行的早期发展: IBM Stretch | 180 |
| 7.1.2 第一个超标量设计: IBM 高级计算机系统 | 182 |
| 7.1.3 指令级并行研究 | 186 |
| 7.1.4 DAE 的副产品: 第一个多指令译码的实现 | 186 |
| 7.1.5 IBM 的 Cheetah, Panther 和 America | 187 |
| 7.1.6 分离的微体系结构 | 188 |
| 7.1.7 20 世纪 80 年代其他的设计方案 | 188 |
| 7.1.8 超标量被广泛接受 | 189 |
| 7.2 对目前设计的分类 | 190 |
| 7.2.1 对 RISC 和 CISC 的革新 | 190 |
| 7.2.2 Alpha: 一种侧重于时钟周期的体系结构 | 192 |
| 7.2.3 POWER 系列: 侧重于增强指令的体系结构 | 192 |
| 7.2.4 体系结构修订 | 193 |
| 7.3 处理器介绍 | 193 |
| 7.3.1 Compaq/DEC Alpha | 194 |
| 7.3.2 HP 的 PA-RISC 1.0 版本 | 197 |
| 7.3.3 HP 的 PA RISC 2.0 版本 | 200 |
| 7.3.4 Intel i960 | 201 |
| 7.3.5 Intel IA32 | 203 |
| 7.3.6 MIPS | 210 |
| 7.3.7 Motorola 68060 / 1993 | 213 |
| 7.3.8 Motorola 88110/1991 | 214 |
| 7.3.9 IBM POWER | 215 |
| 7.3.10 PowerPC | 219 |
| 7.3.11 SPARC 第 8 版 | 222 |
| 7.3.12 SPARC 第 9 版本 | 224 |
| 7.3.13 其他超标量处理器 | 226 |

| | |
|--------------------------------|-----|
| 第 8 章 高级寄存器数据流技术 | 235 |
| 8.1 简介 | 235 |
| 8.2 值局部性和冗余执行 | 237 |
| 8.2.1 值局部性的缘由 | 237 |
| 8.2.2 量化值局部性 | 238 |
| 8.3 非预测的值局部性利用 | 239 |
| 8.3.1 记忆法 | 240 |
| 8.3.2 指令重用 | 241 |
| 8.3.3 基本块和 trace 重用 | 244 |
| 8.3.4 数据流区域重用 | 244 |
| 8.3.5 结论 | 244 |
| 8.4 带预测的值局部性利用 | 245 |
| 8.4.1 弱相关模型 | 245 |
| 8.4.2 值预测 | 245 |
| 8.4.3 值预测单元 | 246 |
| 8.4.4 使用预测值的推断执行 | 249 |
| 8.4.5 值预测的性能 | 255 |
| 8.4.6 结论 | 256 |
| 8.5 小结 | 257 |
| 8.6 习题 | 257 |
| 第 9 章 执行多线程 | 259 |
| 9.1 介绍 | 259 |
| 9.2 共享存储器线程的同步 | 261 |
| 9.3 多处理机系统介绍 | 263 |
| 9.3.1 完全共享存储器, 单位延迟以及无竞争 | 263 |
| 9.3.2 写操作的瞬时传播 | 264 |
| 9.3.3 一致的共享存储器 | 264 |
| 9.3.4 实现 cache 一致性 | 266 |
| 9.3.5 多级 cache、包含以及虚拟存储器 | 269 |
| 9.3.6 存储一致性 | 270 |
| 9.3.7 一致性存储器接口 | 273 |
| 9.3.8 结论 | 275 |
| 9.4 显式多线程处理器 | 275 |
| 9.4.1 单芯片多处理器 | 276 |
| 9.4.2 细粒度多线程 | 278 |
| 9.4.3 粗粒度多线程 | 278 |
| 9.4.4 同时多线程 | 280 |
| 9.5 隐式多线程处理器 | 285 |
| 9.5.1 化解控制相关 | 285 |

| | |
|-----------------------|-----|
| 9.5.2 寄存器数据相关化解 | 288 |
| 9.5.3 存储器数据相关化解 | 289 |
| 9.5.4 结论 | 291 |
| 9.6 执行相同的线程 | 291 |
| 9.6.1 错误发现 | 292 |
| 9.6.2 预取 | 293 |
| 9.6.3 分支化解 | 294 |
| 9.6.4 结论 | 294 |
| 9.7 小结 | 294 |
| 9.8 习题 | 295 |

第1章 处理器设计

欢迎参与当代微处理器的设计。在短暂的30多年时间里，微处理器已经经历了显著的变化，其性能以每18个月翻一番的惊人速度提升。在过去的30多年时间里，计算机系统发生了许多革命与创新，其中微处理器功不可没。这些革命包括嵌入式微控制器，个人计算机，高级工作站，手持移动设备，应用程序和文件服务器，Internet上的Web服务，低功耗超级计算机，大规模计算集群系统。现在几乎每年都要出售超过1亿块微处理器，以满足移动设备、桌面系统及服务器市场的需求。包括嵌入式微处理器和微控制器在内，每年生产的总数超过10亿个微处理器单元。

微处理器是指令集处理器（ISP，Instruction Set Processor）。ISP执行预先定义指令集中的指令。微处理器的功能几乎完全取决于指令集，从而表明了它的执行能力。所有运行于微处理器上的程序都要基于指令集进行编码。这个预定义的指令集也叫指令集体系结构（ISA，Instruction Set Architecture）。ISA是软件与硬件之间的接口，或者是程序与处理器之间的接口。用处理器设计方法学的术语讲，ISA是设计的规范，而微处理器或ISP是设计的实现。与各种形式的工程设计一样，微处理器的设计过程天生就是一个创新的过程，有时需要进行微妙的折中处理，这需要非凡的直觉和敏锐的洞察力。

本书集中讨论当代微体系结构的超标量微处理器设计。本书比较系统地介绍了各种微体系结构技术及各种方案，并讲解一些基本的原则，希望能够培养出新的微体系结构设计人员，以致力于未来新一代微处理器的有效设计。

1.1 微处理器的发展史

第一块微处理器芯片 Intel 4004 于 1971 年诞生。4004 是一个 4 位的处理器，大约有 2300 个晶体管，时钟频率刚刚超过 100 KHz。4004 主要应用于计算器。2001 年是微处理器诞辰 30 周年纪念。高端微处理器包含有近 1 亿多只晶体管，时钟频率达到 2 GHz，因此成为超级计算机系统和强劲的客户服务器系统的组成部分，这些系统已经充满了整个因特网。在很短的几年里，微处理器的主频将接近 10 GHz 并包含几亿只晶体管。

微处理器 30 的年发展历程体现了计算机工业中技术发展的不寻常的事实，参见表 1.1。微处理器的发展与著名的摩尔（Moore）定律十分吻合，此定律是 Gordon Moore 在 1965 年发现的，即在单个芯片上的器件集成度将以每 18 个月到 24 个月的速度翻一番。在以前的 30 多年时间里，微处理器芯片上的晶体管数量增加了 4 个数量级。在同一时期，微处理器性能增加了 5 个数量级。在过去的 20 年时间里，微处理器性能每 18 个月翻一番，或每 10 年就成为原来的 100 倍。这样显著的发展速度是其他工业所不能比的。

表 1.1 微处理器飞速发展的各个 10 年

| | 1970~1980 | 1980~1990 | 1990~2000 | 2000~2010 |
|----------|---------------|-----------------|-----------------|-----------------|
| 晶体管数量 | 2 K~100 K | 100 K~1 M | 1 M~100 M | 100 M~2 B |
| 时钟频率 | 0.1 MHz~3 MHz | 3 MHz~30 MHz | 30 MHz~1 GHz | 1 GHz~15 GHz |
| 指令数/时钟周期 | 0.1 IPC | 0.1 IPC~0.9 IPC | 0.9 IPC~1.9 IPC | 1.9 IPC~2.9 IPC |

在这 30 年的每一个 10 年中，微处理器在计算机工业最关键的技术中一直起着重要的作用。在第一个 10 年中，4 位微处理器的问世很快导致 8 位微处理器的出现。这些数据宽度较小的微处理器内部都嵌入一个微控制器，并为洗衣机、电梯和喷气式发动机提供大量的嵌入式应用。同时 8 位微处理器也成为新型计算机平台，即个人计算机（Personal Computer）的核心部分，同时成为 PC 时代的先驱。

20 世纪 80 年代的 10 年是 32 位微处理器体系结构与微体系结构等技术的发展时期。指令集设计问题成为大学与工业界研究的焦点。人们意识到指令集体系结构有助于硬件的有效实现，并能在编译器的优化过程中起到很好的杠杆作用。指令流水以及快速 cache 缓存成为标准的微体系结构技术。于是，基于 32 位微处理器的科研与工程工作站问世，它们具有强大的计算能力。这些工作站又依次成为研制下一代更高性能微处理器的更加强有力的工具。

在 20 世纪 90 年代，微处理器成为计算机中最强大、最受欢迎的组件。最快的微处理器时钟主频竟然已经超过了最快的超级计算机的主频。此时，个人计算机和工作站已经十分普遍，成为人们生产和通信必不可少的工具，但人们进一步渴望能够掌握更为强大的微体系结构技术，这些技术能够将微处理器的所有性能完全发挥出来。用于获取极高主频性能的深度流水技术和单周期多指令执行技术变得大受欢迎。这时，出现了指令的乱序执行和分支预测技术，它们可用来避免或减少流水线的停顿周期数。在微处理器时代的第三个 10 年快要结束的时候，几乎所有形式的计算平台，从个人手持设备、主流桌面系统、服务器到最强大的并行集群计算机都是基于微处理器而构建的。

现在我们正在步入微处理器时代的第四个 10 年，目前这种发展势头没有一点减缓的迹象。大多数技术都将按摩尔定律的速度持续至少 10 年到 15 年。到了 2010 年，我们可以预测，微处理器将会包含有 10 亿个晶体管，时钟频率将会超过 10 GHz。我们完全可以相信，在许多领域仍然会有大量的创新出现。当前大家关注的焦点技术，即指令级并行将会扩展为包括线程级并行和存储级并行在内的技术。从历史的观点来看，体系结构应该隶属于一个系统的范畴，例如，多处理器和存储层次。现在，这些都将在一个单芯片上实现。这时，功耗将成为主要的性能障碍，如果要将发展速度保持在前 30 年的水平上，那么在所有的设计层次中都需要有新的解决方法，包括生产过程、电路设计、逻辑设计、微体系结构设计和软件运行时的环境。

本书主要介绍在微体系结构层次上微处理器设计的基本原则。我们将以综合的方式讲述前 30 年中开发研究的主要技术。本书力图将整个知识结构融入一个比较系统的框架中。对于那些比较复杂、难于解释的概念与技术，我们将进行提炼，使之变得更加直观，易于理解。同时还精选了最近出现的许多创新性技术。希望本书能够有助于产生一些优秀的新一代微处理器设计人才，他们将创造微处理器时代的第四个 10 年。

1.2 指令集处理器设计

本书的重点是设计指令集处理器，而指令集处理器的关键在于指令集体系结构（ISA），它定义了指令集处理器必须要实现的功能。ISA 在指令集处理器的设计中起到了关键的作用。

1.2.1 数字系统设计

任何工程设计都是以规范开始的，其目的就是获得一种好的设计或实现方式。规范是一种行为描述，它指出需要什么或回答类似“它能做些什么”的问题；而实现是一个结构描述，它是关于设计结果的描述或回答“它是如何构建的”之类的问题。典型的设计过程包括两个基本任务：综合

和分析。综合试图找到基于规范的实现。分析将检查一个实现，以判断它是否或者如何来与规范保持一致。综合是一种更具创新性的工作，它需要寻找可能的解决方法，并进行不同的折中权衡以进行优化设计，最终获得最好的设计效果。它需要使用一些模拟工具来进行合法化检查及性能评估。典型的设计过程需要不断的多次分析与综合才能获得最终较为完善的设计。参见图 1.1。




图 1.1 工程设计

在数字系统设计中，规范的制定非常严格，而设计的优化则依赖于强有力的软件工具。组合逻辑电路的规范将采取各种形式的布尔函数来定义输入输出变量之间的关系。实现一般都优化为两级与门和或门（AND-OR）的设计或者逻辑门的多级网络设计。优化力图减少设计中逻辑门的数量以及逻辑间的级数。对于时序电路设计，规范是以状态机的形式描述的，包括状态变量、输出以及下一状态功能的规范。优化则希望减少状态的数目以及相关组合逻辑电路的复杂性。使逻辑最小化与状态最小化的软件工具是必不可少的。逻辑和状态机模拟工具是用来辅助综合过程的。这些工具能够验证设计中的逻辑正确性，决定关键延迟路径以及状态机的最大时钟频率。

微处理器的设计是一个更加复杂的过程，难以直观描述。微处理器的设计规范就是指令集体系结构，它定义了微处理器必须执行的一整套指令集。实现就是实际的硬件设计，采用硬件描述语言（HDL，Hardware Description Language）进行描述。HDL有很多基本模块，从逻辑门和触发器到更为复杂的模块，如译码器和多路复用器，并包含完整功能模块，如加法器和乘法器。设计一般描述为这些基本模块的原理图或者互连结构。

设计现代高端微处理器的过程包括两个主要的步骤：微体系结构设计和逻辑设计。微体系结构设计包括为获得预期的性能而对关键技术进行的研究与确定。通常用一个性能模型作为评估这些技术有效性的分析工具。性能模型在时钟周期的粒度上准确地模拟了处理器的行为，能够计算执行一个测试程序（benchmark）所需要的时钟周期数目。微体系结构设计的最终结果是微处理器结构的高级描述。这种描述一般使用寄存器传输语言（RTL，Register Transfer Language）来定义处理器内部结构中所有主要的模块以及这些模块之间的互连。在进行逻辑设计时，通过加入实现细节来对 RTL 描述进行精化，最终生成实际硬件设计的 HDL 描述。RTL 和 HDL 描述可以使用相同的描述语言。例如，Verilog 就是这样一种语言。本书将主要讲述微体系结构设计。

1.2.2 体系结构、逻辑实现和物理实现

Blaauw 和 Brooks 所著的一本关于计算机体系结构的经典教科书中定义了三个基本抽象层次：体系结构、逻辑实现和物理实现。体系结构（architecture）规定了处理器的功能性行为。逻辑实现（implementation）是实现体系结构的逻辑结构和组织。物理实现（realization）是逻辑实现的物理结构和具体表现形式。

体系结构通常也称为指令集体系结构。它对指令集处理器的指令集合进行说明，并定义处理器的功能性行为。为了能被处理器执行，所有的软件都必须与指令集匹配，或者用该指令集进行编码。每个程序都被编译成这个指令集中的一个指令序列。IBM 360、DEC VAX、Motorola 68K、