



普通高等教育“十五”国家级规划教材

集成电子技术

哈尔滨工业大学电子学教研室 编


蔡惟铮 主 编

杨春玲 副主编



高等教育出版社

ISBN 7-04-014544-8



9 787040 145441 >

定价 25.60 元

普通高等教育“十五”国家级规划教材

集成电路技术

哈尔滨工业大学电子学教研室编

蔡惟铮 主 编

杨春玲 副主编

高等教育出版社

内容简介

本书为“十五”国家级规划教材,与《基础电子技术》教材配套使用。采用模拟和数字交叉授课的模式;优化一部分内容和讲授顺序,更好地揭示电路之间的内在联系;进一步淡化内部电路的分析和计算;波形图全部采用示波器的拷贝图形,增加了与实际的联系和可信性;计算题采用计算机仿真手段。全书共7章,主要内容包括触发器和定时器、时序数字电路、数模与模数转换电路、可编程逻辑器件、集成振荡电路、信号的处理与变换、直流电源,增加数据放大器、开关电容、新型存储器、可编程器件和EDA技术、调制解调、锁相环和开关稳压电源等新技术内容。

本书适用于高等学校电气信息类、仪器仪表专业,也可供有关工程技术人员参考。

图书在版编目(CIP)数据

集成电子技术/蔡惟铮主编;哈尔滨工业大学电子学教研室编. —北京:高等教育出版社,2004.7

ISBN 7-04-014544-8

I. 集... II. ①蔡...②哈... III. 集成电路—高等学校—教材 IV. TN4

中国版本图书馆CIP数据核字(2004)第045987号

策划编辑 韩颖 责任编辑 韩颖 封面设计 李卫青 责任绘图 尹文军
版式设计 胡志萍 责任校对 王雨 责任印制 杨明

出版发行	高等教育出版社	购书热线	010-64054588
社 址	北京市西城区德外大街4号	免费咨询	800-810-0598
邮政编码	100011	网 址	http://www.hep.edu.cn
总 机	010-82028899		http://www.hep.com.cn
经 销	新华书店北京发行所		
印 刷	国防工业出版社印刷厂		
开 本	787×960 1/16	版 次	2004年7月第1版
印 张	22.25	印 次	2004年7月第1次印刷
字 数	410 000	定 价	25.60元

本书如有缺页、倒页、脱页等质量问题,请到所购图书销售部门联系调换。

版权所有 侵权必究

前 言

“电子技术基础”是高等学校工科电类各专业的一门重要技术基础课。它是培养大学生学习现代电子技术理论和实践知识的入门性课程,也是从理论体系比较严谨的基础课向工程性比较强的专业课过渡的一门搭桥性的课程。“电子技术基础”课既具有较强的理论性,也具有较强的工程实践性,这就使本课程具有自己的特点。

现代电子技术飞速发展,新技术、新器件不断出现,特别是一些已经很成熟的新技术和新器件,例如模拟乘法器、锁相环、可编程逻辑器件和一些通用性很强的专用集成电路,它们已经得到了广泛的应用,并在后续课程中采用,并提出了对本门课程的新要求。

“电子技术基础”一般分为模拟和数字两门课,内容多、学时少的矛盾一直很突出。由于电子技术发展迅速,课程一部分内容相对比较陈旧,需要更新;过去模拟、数字分开,对后续课程安排不利,同时对课程自身优化也不利;一些十分有用的模拟数字混合集成电路难于安排讲授。教学方法单一,很少采用先进、科学的教学方法。本课程内容与电路课的联系需要进一步加强,实验课处于从属地位,实验量偏少,实验水平较低,内容比较陈旧落后,与工程实际脱节,难以满足新世纪培养高水平人才的需要。

根据教学计划修订的要求,我们将面向 21 世纪电工电子系列课程的改革方案纳入整个教学计划之中。针对专业合并和基础面拓宽的需要,考虑到现代电子技术的内容既涉及模拟的内容,又涉及数字的内容,我们将模拟和数字电子技术的内容分成四部分交叉讲解,将模拟电子技术和数字电子技术课程改造为“基础电子技术”、“集成电子技术”。这样既保持了原有内容的相对稳定,又便于将新内容插入到相关部分介绍。同时有利于计算机硬件课程的提前开出,便于实验教学的改革和综合型实验的开出。新的体系经过三年的试点,实践证明:在课程内容的搭配衔接上已经理顺;对课程内容的精选、删减和新内容的选取上也得以确定。本教材还引入真实的实验波形和计算机模拟仿真技术,使教材更加结合实际和具有先进性。

本书由郑家龙、王小海、章安元审阅,郑家龙教授主审。审者提出了许多宝贵的意见,编者在此表示诚挚的谢意。参加本书编写的教师有蔡惟铮、胡晓光、王立欣、杨春玲、王淑娟、齐明;参加讨论、校对和实验等工作的教师有关柏利、刘英、王宇野、于泳、张辉、赵凯岐、张青森、赵铁滨等。由蔡惟铮任主编,杨春玲任

副主编。我们的这一新尝试,需要在教学实践中不断地加以完善和提高,编者真诚地希望广大教师和读者对本教材提出宝贵意见。

编者于哈尔滨工业大学

2004年2月

目 录

第 9 章 触发器和定时器	1
9.1 概述	1
9.2 基本 RS 触发器	2
9.2.1 基本 RS 触发器电路的构成	2
9.2.2 基本 RS 触发器的工作原理	3
9.3 时钟触发器	6
9.3.1 同步时钟触发器的原理	6
9.3.2 同步时钟触发器的逻辑功能	8
9.3.3 维持阻塞 D 触发器	13
9.3.4 JK 触发器	17
9.4 CMOS 触发器	19
9.4.1 CMOS-D 触发器	19
9.4.2 CMOS-JK 触发器	21
9.5 D 锁存器	21
9.6 触发器的参数	22
9.7 用 VHDL 语言描述触发器	24
9.8 集成单稳态触发器	27
9.8.1 集成单稳态触发器的功能	27
9.8.2 单稳态触发器的应用	30
9.9 555 定时器	31
9.9.1 555 定时器的工作原理	31
9.9.2 单稳态触发器	33
9.9.3 多谐振荡器	34
9.9.4 施密特触发器	36
9.9.5 压控振荡器	37
本章小结	38
习题	39
第 10 章 时序数字电路	45
10.1 数码寄存器和移位寄存器	46
10.1.1 数码寄存器	46
10.1.2 移位寄存器	47
10.1.3 二进制串行加法器	52
10.1.4 用 VHDL 语言描述寄存器	53

10.2 SSIC 同步时序数字电路的分析	54
10.2.1 二进制同步计数器	55
10.2.2 BCD2421 码同步计数器	57
10.3 SSIC 同步时序数字电路的设计	60
10.4 中规模同步加法计数器	63
10.4.1 二-十和二-十六进制可预置同步加法计数器	64
10.4.2 同步加法计数器计数进制的改变	67
10.5 同步可逆计数器	71
10.5.1 双时钟型可逆计数器	72
10.5.2 单时钟型可逆计数器	74
10.6 异步计数器	78
10.6.1 二进制异步计数器	78
10.6.2 集成异步计数器	79
10.6.3 集成异步加法计数器改变计数进制	82
10.7 移位寄存器型计数器	85
10.7.1 环形计数器	85
10.7.2 扭环形计数器	88
10.7.3 最大长度移位寄存器型计数器	91
10.8 序列脉冲发生器	94
10.8.1 一般计数器译码器型序列脉冲发生器	94
10.8.2 一般计数器译码器型序列脉冲发生器存在的问题	95
10.8.3 解决竞争冒险干扰的方法	96
10.9 用 VHDL 语言描述时序电路	97
10.9.1 用 VHDL 语言描述同步计数器	97
10.9.2 用 VHDL 语言描述异步计数器	98
本章小结	100
习题	100
第 11 章 数模与模数转换器	106
11.1 AD 与 DA 转换的基本概念	106
11.2 DA 转换器	107
11.2.1 权电阻解码网络	107
11.2.2 倒 T 形电阻解码网络 DA 转换器	109
11.2.3 集成 DA 转换器 AD7524	110
11.2.4 DA 转换器的转换精度与转换时间	111
11.3 AD 转换器	112
11.3.1 AD 转换的基本概念	112
11.3.2 并行比较型 AD 转换器	116
11.3.3 逐次逼近型 AD 转换器	117

11.3.4 双积分型 AD 转换器	121
11.3.5 AD 转换器的转换精度与转换时间	124
11.4 多路模拟开关	125
11.4.1 模拟开关的功能及电路组成	125
11.4.2 模拟开关的各种工作模式	126
* 11.5 数据采集系统简介	126
11.5.1 系统的技术要求	127
11.5.2 系统方框图	127
11.5.3 电路设计	128
本章小结	131
习题	132
第 12 章 可编程逻辑器件	135
12.1 概述	135
12.2 只读存储器	136
12.2.1 ROM 的结构和工作原理	136
12.2.2 ROM 的分类	139
12.2.3 ROM 的应用	142
12.3 随机存储器	144
12.3.1 RAM 的结构和原理	144
12.3.2 RAM 的存储单元	144
12.3.3 集成 RAM	146
12.4 可编程逻辑器件概述	147
12.4.1 PLD 的发展	147
12.4.2 PLD 的分类和特点	148
12.4.3 实现可编程的基本方法	148
12.5 通用阵列逻辑 GAL	154
12.5.1 概述	154
12.5.2 GAL 的结构	154
12.5.3 通用阵列逻辑 GAL 的编程	160
12.6 isp 在系统可编程逻辑器件	160
12.6.1 ispLSI 器件的结构	161
12.6.2 ispLSI 器件的编程语言简介	169
12.6.3 ispGDS 通用数字开关	175
12.6.4 数字小系统的设计及实现	179
12.7 现场可编程门阵列 FPGA	185
12.7.1 FPGA 的基本结构	186
12.7.2 FPGA 的编程	187
本章小结	193

习题	194
第 13 章 集成振荡电路	198
13.1 概述	198
13.1.1 振荡电路的分类	198
13.1.2 正弦波振荡电路	199
13.2 RC 正弦波振荡电路	200
13.2.1 RC 文氏桥振荡电路	201
* 13.2.2 双 T 形 RC 振荡电路	204
13.3 LC 正弦波振荡电路	207
13.3.1 LC 并联谐振电路的频率特性	207
13.3.2 变压器耦合 LC 振荡电路	209
13.3.3 三点式 LC 振荡电路	210
13.3.4 石英晶体振荡电路	213
13.4 非正弦波振荡电路	215
13.4.1 集成比较器	215
13.4.2 矩形波发生器	218
13.4.3 三角波发生器	220
13.4.4 锯齿波发生器	221
13.4.5 CMOS 反相器石英晶体多谐振荡器	222
13.4.6 压控振荡器(VCO)	222
13.4.7 VF 和 FV 转换器	225
13.4.8 函数发生器	227
本章小结	234
习题	235
第 14 章 信号的处理与变换	244
14.1 有源滤波器	244
14.1.1 有源低通滤波器(LPF)	245
14.1.2 有源高通滤波器(HPF)	250
14.1.3 有源带通滤波器(BPF)	251
14.1.4 几种典型的滤波器	253
14.2 开关电容滤波器	256
14.2.1 开关电容的基本结构	257
14.2.2 一阶 RC 低通环节	258
14.2.3 一阶开关电容低通滤波器	260
14.3 模拟乘法器	261
14.3.1 模拟乘法器的基本原理	262
14.3.2 集成模拟乘法器	263
14.3.3 模拟乘法器构成的运算电路	265

14.4 调制与解调	267
14.4.1 调制的种类	267
14.4.2 幅度调制	267
14.4.3 调幅波的解调	271
14.5 锁相环(PLL)	272
14.5.1 模拟锁相环(APLL)的基本结构	273
14.5.2 模拟锁相环(APLL)的工作原理	274
14.5.3 集成锁相环	275
本章小结	280
习题	281
第15章 直流电源	287
15.1 整流电路	288
15.1.1 主要性能参数	288
15.1.2 单相半波整流电路	289
15.1.3 单相桥式整流电路	291
15.2 滤波电路	293
15.2.1 电容滤波电路	294
15.2.2 电感滤波电路	298
*15.3 可控整流电路	300
15.3.1 晶闸管	300
15.3.2 单相可控整流电路	304
15.3.3 可控整流触发电路	306
15.4 模拟稳压电源	311
15.4.1 稳压二极管稳压电路	311
15.4.2 串联型稳压电源	314
15.4.3 三端集成稳压器	317
15.5 开关稳压电源	319
15.5.1 开关稳压电源的工作原理	320
15.5.2 PWM 控制器(开关电源控制器)	322
本章小结	326
习题	327
中英文词汇对照	333
参考文献	341

第9章 触发器和定时器

内容提要：触发器是一种具有存储数据功能的器件，本章主要讨论基本 RS 触发器和时钟触发器的电路构成、工作原理、参数和特性，介绍触发器逻辑功能的描述方法。本章还介绍触发器的双稳态、单稳态和无稳态三种工作模式，以及 555 定时器的工作原理、功能和典型应用。

9.1 概 述

在第 8 章中曾经介绍过二进制的加法电路，在数字电路和计算机电路中经常需要将运算结果存储起来，这就要用到触发器(Flip - Flop, 缩写 FF)。触发器是由逻辑门按照一定方式连接而构成的，触发器是一种具有存储、记忆一位二进制码的器件。触发器本身是一个时序数字电路，它是各类时序数字电路的重要组成部分。触发器具有如下特点：

一位二进制码应该有“0”和“1”两个状态，触发器存储的是“0”称触发器是“0”状态；存储的是“1”称触发器是“1”状态，这两个状态是稳定的。在外界触发信号的作用之下，触发器的状态会发生翻转，从“0”状态翻转为“1”状态；或从“1”状态翻转为“0”状态。当外界触发信号消失后，触发器保持翻转之后的新状态。

根据电路结构方式的不同，触发器分为基本 RS 触发器和时钟触发器两大类，这两类触发器在外界触发信号的作用下，电路状态的变化具有不同的特点，即对外界触发信号的响应方式不同。时钟触发器根据逻辑功能的不同，又分为 JK 触发器、D 触发器、RS 触发器、T 触发器和 T' 触发器五种。目前产品触发器主要有 JK 触发器和 D 触发器，其他类型的触发器可以从 JK 触发器或 D 触发器转换得到。

根据触发器触发方式的不同，触发器分有直接触发和同步触发。同步触发又分有边沿触发和主从触发等方式。

触发器从它的工作状态分有双稳态、单稳态和无稳态三种模式。以上提到的是双稳态触发器，简称触发器，它具有两个稳态、触发翻转的特点；单稳态触发器简称单稳，具有一个稳态和一个暂稳态，触发后从稳态翻转到暂稳态，经过一

定时间 t_w 后自动翻转回原来的稳态;无稳态电路也称为多谐振荡器,它不需要触发信号,就自动在高电平和低电平之间翻转,产生矩形脉冲输出。双稳态触发器、单稳态触发器和多谐振荡器的输出波形和触发的关系见图 9.1.1。




图 9.1.1 输出与触发的关系

定时器是一种多功能的数字电路,它可以构成单稳触发器、多谐振荡器、施密特触发器等多种电路形式,是很有用的通用数字电路。

9.2 基本 RS 触发器

9.2.1 基本 RS 触发器电路的构成

基本 RS 触发器的电路如图 9.2.1 所示。它由两个与非门按图示方式闭合而成,也可以用两个或非门按相同方式闭合而成。图(a)是习惯画法,图(b)是另外一种画法。基本 RS 触发器也称为门锁(Latch)触发器。




图 9.2.1 基本 RS 触发器电路图

定义一个与非门的输出端为基本 RS 触发器的输出端 Q ,图中为 B 门的输出端。另一个与非门的输出端为 $\bar{Q}$ 端,因 Q 端和 $\bar{Q}$ 端为同一个与非门 B 的输出端和输入端(另一输入端 $\bar{R}_d$ 或 $\bar{S}_d$ 无信号时为高电平),所以这两个端头的状态应该反相。定义 A 门的另一个输入端为 $\bar{R}_d$ 端,称为直接置“0”端,或直接复位端(Reset);B 门的另一个输入端为 $\bar{S}_d$ 端,称为直接置“1”端,或直接置位端(Set)。因基本 RS 触发器的电路是对称的,定义 A 门的输出端为 Q 端,还是定义 B 门的输出端为 Q 端都是可以的。一旦 Q 端确定,

$\bar{R}_d$ 和 $\bar{S}_d$ 端就随之确定。

9.2.2 基本 RS 触发器的工作原理

9.2.2.1 两个稳态

图 9.2.1 这种电路结构,可以形成两个稳态,即

$$Q = 1, \bar{Q} = 0; \quad Q = 0, \bar{Q} = 1$$

当 $Q = 1$ 时, $Q = 1$ 和 $\bar{R}_d = 1$ 决定了 A 门的输出,即 $\bar{Q} = 0$, $\bar{Q} = 0$ 反馈回来又保证了 $Q = 1$; 当 $Q = 0$ 时, $\bar{Q} = 1$, $\bar{Q} = 1$ 和 $\bar{S}_d = 1$ 决定了 B 门的输出,即 $Q = 0$, $Q = 0$ 又保证了 $\bar{Q} = 1$ 。这种连线方式具有正反馈的性质,设 $\bar{R}_d = \bar{S}_d = 1$, A 门输出为“1”,于是 B 门输出为“0”,反馈到 A 门输入为“0”,这就保证了 A 门输出为“1”。正反馈的连接使得触发器具有两个稳定状态——“0”状态和“1”状态,因此它具有记忆功能。

9.2.2.2 触发翻转

在没有加入触发信号之前,即 $\bar{R}_d$ 和 $\bar{S}_d$ 端都是高电平,电路的状态不会改变。电路要改变状态必须加入触发信号,因为是与非门构成的基本 RS 触发器,所以,触发信号是低电平有效。 $\bar{R}_d$ 和 $\bar{S}_d$ 是一次信号,只能一个个加,即它们不能同时为低电平。

设 $Q = 1$, 在 $\bar{R}_d$ 端加低电平触发信号,加入置“0”触发信号使 $\bar{R}_d = 0$, 于是 $\bar{Q} = 1$, $\bar{Q} = 1$ 和 $\bar{S}_d = 1$ 决定了 $Q = 0$, 使触发器置“0”。 $Q = 0$ 以后,反馈到 A 门输入端就可以替代 $\bar{R}_d = 0$ 的作用, $\bar{R}_d = 0$ 就可以撤消了。所以, $\bar{R}_d$ 不需要长时间保留,是一个暂短的触发器信号。

设 $Q = 0$, 在 $\bar{S}_d$ 端加低电平触发信号, $\bar{S}_d = 0$, 于是 $Q = 1$, $Q = 1$ 和 $\bar{R}_d = 1$ 决定了 $\bar{Q} = 0$, 触发器置“1”。 $\bar{Q} = 0$ 反馈到与非门 B 的输入端, $\bar{S}_d = 0$ 才可以撤销,所以 $\bar{S}_d$ 是置“1”触发信号。

如果是由或非门构成的基本 RS 触发器,触发信号是高电平有效。此时直接置“0”端用符号 R_d 表示;直接置“1”端用符号 S_d 表示。与图 9.2.1 相比, R_d 和 S_d 的位置应互换。

9.2.2.3 真值表

基本 RS 触发器的功能可以用真值表来描述,见表 9.1。表中的 Q^n 和 $\bar{Q}^n$ 表示触发器的现态; Q^{n+1} 和 $\bar{Q}^{n+1}$ 表示触发器在触发脉冲作用后输出的新状态,也称次态。对于新状态 Q^{n+1} 而言, Q^n 也称为原状态。

表 9.1 真 值 表

$\bar{R}_d$	$\bar{S}_d$	Q^{n+1}	$\bar{Q}^{n+1}$
0	1	0	1
1	0	1	0
1	1	Q^n	$\bar{Q}^n$
0	0	1	1 不定

表中 $Q^{n+1} = Q^n$ 表示新状态等于原状态,即触发器没有翻转,触发器的状态保持不变。必须注意的是,一般书上列出的基本 RS 触发器的真值表中,当 $\bar{R}_d = 0, \bar{S}_d = 0$ 时, Q 的状态为任意态。这是指当 $\bar{R}_d, \bar{S}_d$ 同时撤销时, Q 端状态不定。若当 $\bar{R}_d = 0, \bar{S}_d = 0$ 时, $Q = \bar{Q} = 1$, 状态都为“1”, 是确定的。但这一状态违背了触发器 Q 端和 $\bar{Q}$ 端状态必须相反的规定, 是不正常的工作状态。若 $\bar{R}_d, \bar{S}_d$ 不同时撤销时, Q 端状态是确定的, 这一点一定不要误解。具体可见例 9.1。

例 9.1 画出基本 RS 触发器在给定输入信号 $\bar{R}_d$ 和 $\bar{S}_d$ 的作用下, Q 端和 $\bar{Q}$ 端的波形。输入波形如图 9.2.2 的上半部分所示。

解: 此例题的解答见图 9.2.2 的下半部分。需要说明的是在 $t_5 \sim t_6$ 之间, $\bar{R}_d = \bar{S}_d = 0$, 所以 $Q = \bar{Q} = 1$, 但在 t_6 时刻 $\bar{R}_d$ 和 $\bar{S}_d$ 不是同时撤销, Q 端和 $\bar{Q}$ 端状态就是确定的。但是对应 t_8 时刻, $\bar{R}_d$ 和 $\bar{S}_d$ 同时撤销, Q 端和 $\bar{Q}$ 端状态不定。




图 9.2.2 例 9.1 的解答波形图

9.2.2.4 基本 RS 触发器的翻转时间

基本 RS 触发器置“0”时,从 $\bar{R}_d$ 加入开始计算到 $\bar{Q} = 1$, 经过逻辑门 A 的延迟时间, 即 $1t_{pd}$ 。但此时电路还不能锁存住新状态, 必须再经过逻辑门 B 延迟 $1t_{pd}$ 后, 等到 $Q = 0$ 反馈回来, 才能撤销 $\bar{R}_d$, 锁存住“0”状态。所以, 完成置“0”过程需要 $2t_{pd}$ 的时间。同理, 置“1”也需要 $2t_{pd}$ 的时间。具体过程见图 9.2.3。




图 9.2.3 基本 RS 触发器的翻转时间

9.2.2.5 基本 RS 触发器的状态转换图

对触发器这样一种时序数字电路,它的逻辑功能的描述除了用真值表外,还可以用状态转换图。实际上,状态转换图是真值表的图形化,二者在本质上是是一致的,只是表现形式不同而已。基本 RS 触发器的状态转换图如图 9.2.4 所示。




图 9.2.4 基本 RS 触发器的状态转换图

图中二个圆圈,其中写有 0 和 1 代表了基本 RS 触发器的两个稳态,状态的转换方向用箭头表示,状态转换的条件标明在箭头的旁边。从“1”状态转换到“0”状态,为置“0”,对应真值表中的第一行;从“0”状态转换到“1”状态,为置“1”,对应真值表中的第二行。从“0”状态有一个箭头自己闭合,即源于“0”又终止于“0”,对应真值表的第一行置“0”和第三行的保持;两个条件合写在一起,写成 $\bar{S}_d = 1$ 和 $\bar{R}_d = x$, x 表示既可以是“0”,也可以是“1”,有的书上用“ ϕ ”表示 x 。从“1”状态有一个箭头自己闭合,即源于“1”又终止于“1”,对应真值表的第二行置“1”和第三行的保持,写成 $\bar{S}_d = x$ 和 $\bar{R}_d = 1$ 。

思考题

- 9-2-1 基本 RS 触发器是如何构成的?
- 9-2-2 基本 RS 触发器为什么会有两个稳态? 触发信号有何特点? 为什么?
- 9-2-3 用与非门构成的基本 RS 触发器和或非门构成的基本 RS 触发器,二者在触发电平和触发信号的位置上有什么关系?
- 9-2-4 如何理解基本 RS 触发器的不定状态?

9-2-5 如何确定基本 RS 触发器的翻转时间?

9-2-6 都有哪几种描述基本 RS 触发器逻辑功能的方法?

9.3 时钟触发器

9.3.1 同步时钟触发器的原理

9.3.1.1 同步时钟触发器的引出

基本 RS 触发器具有置“0”和置“1”的功能,这种功能是由触发信号决定的,什么时刻来 $\bar{R}_d$ 或 $\bar{S}_d$ 信号就什么时刻置“0”或置“1”。也就是说 $\bar{R}_d$ 或 $\bar{S}_d$ 到来,基本 RS 触发器随之翻转,这在实际应用中会有许多不便。在一个由多个触发器构成的电路系统中,各个触发器会有所联系,一旦有一个发生翻转,其他与之连接的触发器会陆续翻转。这在各触发器的时间关系上难于控制,弄不好会使各触发器的状态转换关系上造成错乱。为此我们希望有一种触发器,它们在一个称为时钟脉冲信号 CP (Clock Pulse) 的控制下翻转,没有 CP 就不翻转, CP 来到后才翻转。至于翻转成何种状态,则由触发器的数据输入端决定,例如 JK 触发器的 J 端和 K 端。这种在时钟控制下触发器翻转,而翻转后的新状态由时钟作用前数据输入端的状态决定的触发器,称为同步时钟触发器,简称时钟触发器。

最简单的时钟触发器如图 9.3.1(a) 所示。为了引入时钟,在基本 RS 触发器的基础上又增加了两个与非门, C 门和 D 门。C 门和 D 门各一个输入端接向时钟 CP , C 门的另一个输入端接数据输入端 R ; D 门的另一个输入端接数据输入端 S 。 R 和 S 不是直接置“0”端和直接置“1”端,而是数据输入端,是高电平有




图 9.3.1 时钟触发器的引入