

集成电路设计 >>>>>>>>

# 低功耗CMOS电路设计

逻辑设计与CAD工具

[瑞士] Christian Piguet / 主编  
陈力颖 / 译

Low-Power CMOS Circuits: Technology,

集成电路设计

# 低功耗 CMOS 电路设计

## 逻辑设计与 CAD 工具

〔瑞士〕 Christian Piguet 主编  
陈力颖 译

科学出版社  
北京

## 编 者



Christian Piguet, 瑞士 Nyon 人, 分别在 1974 年和 1981 年获得洛桑联邦瑞士大学(EPFL)的电子工程硕士与博士学位。

Piguet 博士于 1974 年加入了瑞士纳沙泰尔 Centre Electronique Horloger S. A. 实验室。主要研究钟表业的 CMOS 数字集成电路和嵌入式低功耗微处理器, 以及基于门阵列方法的 CAD 工具。他目前是纳沙泰尔 CSEM Centre Suisse d'Electronique et de Microtechnique S. A. 实验室超低功耗部门的负责人, 并参与低功耗和高速 CMOS 集成电路的设计与管理。他的主要兴趣包括低功耗微处理器与 DSP、低功耗标准单元库、门控时钟和低功耗技术及异步设计。

Piguet 博士作为洛桑联邦理工大学的教授, 也在瑞典的纳沙泰尔大学和卢加诺大学讲授 ALaRI 硕士课程中关于 VLSI 和微处理器设计的内容。他也为研究生讲授低功耗设计课程。

Piguet 博士在数字设计、微处理器和钟表系统领域获得约 30 项专利。他是 170 多篇技术期刊文章的作者或合著者, 而且担当了 JSSC 杂志 1996 年 7 月号的客座编辑。他是很多会议的组织和策划委员会成员, 而且担当了 PATMOS'95 in Oldenburg, Germany 的策划主席、FTFC'99 in Paris 的合作主席、the ACID'2001 workshop in Neuchâtel 的主席以及 VLSISOC 2001 in Montpellier 和 ISLPED 2002 in Monterey 的合作主席。他在 2002 年担任 PATMOS 执行委员会的主席, 也是 2004 年和 2005 年低功耗领域的主席。

## 参编人员

**Amit Agarwal**

Purdue University

West Lafayette, Indiana

**Amara Amara**

ISEP

Paris, France

**Daniel Auvergne**

LIRMM, University of Montpellier

Montpellier, France

**Nadine Azémard**

LIRMM, University of Montpellier

Montpellier, France

**Marc Belleville**

CEA-LETI

Grenoble, France

**Olivier Faynot**

CEA-LETI

Grenoble, France

**Antoni Ferré**

UPC

Barcelona, Spain

**Joan Figueras**

UPC

Barcelona, Spain

**Jerry Frenkil**

Sequence Design

Santa Clara, California

**Frédéric Gaffiot**

Ecole Centrale de Lyon

Lyon, France

**Domenik Helms**

OFFIS

Oldenburg, Germany

**Ed Huijbregts**

Magma Design Automation

Eindhoven, the Netherlands

**Chris H. Kim**

Purdue University

West Lafayette, Indiana

**Lars Kruse**

Magma Design Automation

Eindhoven, the Netherlands

**Mark Lundstrom**

Purdue University

West Lafayette, Indiana

**Enrico Macii**

Politecnico di Torino

Torino, Italy

**Philippe Maurine**

LIRMM, University of Montpellier

Montpellier, France

**Renu Mehra**

Synopsys Inc.

Mountain View, California

**Wolfgang Nebel**

Oldenburg University

Oldenburg, Germany

**Ian O'Connor**

Ecole Centrale de Lyon

Lyon, France

**Vojin G. Oklobdzija**

University of California-Davis  
Davis, California

**Barry Pangrle**

Synopsys Inc.  
Santa Clara, California

**Christian Piguet**

CSEM&LAP-EPFL  
Neuchâtel, Switzerland

**Massimo Poncino**

Universita di Verona  
Verona, Italy

**Kaushik Roy**

Purdue University  
West Lafayette, Indiana

**Philippe Royannez**

Texas Instruments  
Villeneuve Loubet, France

**Eric Seelen**

Magma Design Automation  
Eindhoven, The Netherlands

**Dimitrios Soudris**

Democritus University of Thrace  
Xanthi, Greece

**Thad E. Starner**

Georgia Institute of Technology  
Atlanta, Georgia

**Christer Svensson**

Linköping University  
Linköping, Sweden

**Lars Svensson**

Chalmers University  
Göteborg, Sweden

**Arnaud Tisserand**

INRIA LIP Arénaire  
Lyon, France

**Harry Veendrick**

Philips Research Laboratories  
Eindhoven, The Netherlands

**Eric A. Vittoz**

CSEM  
Neuchâtel, Switzerland

**Jing Wang**

Purdue University  
West Lafayette, Indiana

**Jiren Yuan**

Lund University  
Lund, Sweden

# 前　　言

## 意义和背景

本书是 *Low-Power Electronics Design* 的一部分, 原书由 C. Piguet 编辑, 在 2004 年 11 月出版。本书描述了低功耗电路, 即从工艺部分到晶体管和逻辑门, 包括一些设计这些电路的 CAD 工具; 还描述了微控制器、微处理器、DSP 核和 SoC。在 *Low-Power Processors and Systems on Chips* 一书中也有叙及。

本书的目标是包含深亚微米工艺下低功耗 IC 设计的所有低层次部分。今天, IC 的功耗被认为是高性能芯片最重要的问题之一, 对于便携式设备也是如此。对于后者, 问题在于有限的电池寿命; 而对于前者, 问题在于芯片冷却。因此对于任何芯片设计, 功耗都必须严肃对待。1994 年之前, 集成电路设计中只有速度和面积非常重要, 功耗不是一个争议点; 之后, 人们才逐渐认识到功耗必须作为主要的设计参数来考虑。许多论文和书籍描述了电路设计中各种节省功耗的早期设计方法。但是今天, 我们必须处理超深亚微米工艺涉及的许多新问题, 如泄漏功耗、互连延迟和鲁棒性问题。

今天, 我们设计的晶体管芯片的工艺尺寸在  $0.10\mu\text{m}$  甚至更低, 电源电压小于  $0.5\text{V}$ , 工作在几 GHz。这应归功于微电子技术的迅速发展。这种发展还没有结束, 因此在未来十年内还会看到集成电路设计中一些壮观的改进。毋庸置疑, 将来微电子技术的发展会慢下来, 但是正如 Gordon Moore 所指出的: 这种发展不会永远以指数增长, 但我们可以延缓“永远”的到来。

## 组织结构

本书的第一部分关注微电子学的过去, 也关注它的未来, 是对低功耗设计的非常好的介绍, 其内容包括低功耗电子技术的历史、现在和将来的深亚微米技术, 以及可用在集成电路设计中的完全不同的技术, 即纳米电子和光学芯片等。

本书的第二部分内容包括许多在低层降低功耗的、令人感兴趣的技术, 比如在晶体管级和门级(不同的作者编写了这一部分); 逻辑门和低功耗标准库的延迟与功耗模型; 低功耗的动态逻辑、算术电路、流水线操作和平行化设计, 以及低功耗 VHDL; 降低功耗的具体贡献, 即时钟控制、泄漏降低、片上互连、通信和绝热电路; 弱反型逻辑和集成电路鲁棒性这一当今的主要问题等。

本书的第三部分包含用来设计低功耗集成电路的 CAD 工具。先从高层次开

## vi 前 言

始,分别介绍了三家提供逻辑综合器的主要公司的工具和低功耗问题。

这种完整描绘,包括今天在逻辑层次采取了哪些措施来降低功耗,以及对集成电路的未来的展望,将使读者了解今后的10~15年内要为芯片设计做些什么。

### 找到你需要的信息

在本书中得到你需要的信息有一些可用的途径。除目录外,每一章末都列有各种参考文献,包括书籍、期刊和论文,以及一些网页信息。

# 致 谢

本书的成果完全建立在许多专家的卓越贡献基础上。我非常感谢他们, 在没有报酬的情况下花费相当多的时间来编写杰出的内容。他们的唯一动机是把他们的深刻见解提供给读者。我非常感谢所有作者, 对于许多对低功耗设计感兴趣的读者和学生来说, 我确信这本书将会很有帮助。我非常感谢 Vojin G. Oklobzija 教授邀请我编写本书, 并且相信我。我非常感谢 CRC 出版社的 Nora Konopka 和 Allison Taub 为了把所有的材料整合成现在的结构而做的杰出工作。总之, 所有的工作成就了这本书。

# 目 录

## 第 1 部分 概 述

### 第 1 章 低功耗电子技术的发展历史

1.1 引言	2
1.2 早期的计算机	3
1.3 晶体管和集成电路	4
1.4 低功耗消费类电子产品	9
1.5 功耗的快速增加	13
1.6 结论	16
参考文献	17

### 第 2 章 深亚微米下体硅技术与 SOI 技术的进展

2.1 引言	19
2.2 ITRS 概述	19
2.3 晶体管的饱和电流和亚阈值电流	21
2.4 栅和其他隧道电流	25
2.5 晶体管电气参数的统计离差	27
2.6 栅氧化层物理厚度和电气厚度	29
2.7 晶体管的新结构	30
2.8 结论	32
参考文献	32

### 第 3 章 CMOS 纳米技术中的漏电流

3.1 引言	35
3.2 MOSFET 器件的 $I_{LEAK}$ 构成	35
3.3 尺寸缩放	44
3.4 电路级	46

## x 目 录

3.5 结 论 .....	48
参考文献 .....	49

## 第 4 章 微电子学、纳电子学及电子学的未来

4.1 引 言 .....	53
4.2 作为纳电子器件的硅 MOSFET .....	53
4.3 硅 MOSFET 的最终极限 .....	55
4.4 硅 MOSFET 的应用极限 .....	56
4.5 硅 MOSFET 以外的晶体管 .....	58
4.6 FET 以外的晶体管 .....	60
4.7 从微电子学到纳电子学 .....	61
4.8 结 论 .....	62
4.9 致 谢 .....	62
参考文献 .....	63

## 第 5 章 片上光互连的高级研究

5.1 互连问题 .....	65
5.2 自顶向下的互连设计 .....	67
5.3 信号通路中的无源光子器件 .....	70
5.4 用于信号转换的有源器件 .....	72
5.5 转换电路 .....	73
5.6 键合问题 .....	76
5.7 互连性能(光学系统与电学系统的比较) .....	77
5.8 研究方向 .....	80
5.9 致 谢 .....	81
参考文献 .....	81

## 第 2 部分 低功耗电路

### 第 6 章 深亚微米工艺设计模型

6.1 引 言 .....	84
6.2 电流模型 .....	84
6.3 描述性能所使用单位的定义 .....	87
6.4 在标准单元库中的应用 .....	93
6.5 在低功耗设计中的应用 .....	96
6.6 结 论 .....	98
参考文献 .....	99

## 第 7 章 逻辑电路和标准单元

7.1 引言	101
7.2 逻辑族	101
7.3 低功耗和标准单元库	107
7.4 对于特定应用的逻辑类型	113
7.5 结论	117
参考文献	117

## 第 8 章 低功耗超高速动态逻辑电路

8.1 引言	119
8.2 单相时钟锁存器和触发器	119
8.3 高通量 CMOS 电路技术	126
8.4 快速有效的 CMOS 功能电路	130
8.5 动态逻辑的前景	136
8.6 结论	136
参考文献	137

## 第 9 章 低功耗算法运算器

9.1 引言	139
9.2 加法	140
9.3 乘法	145
9.4 其他运算器、数字系统和限制	150
参考文献	153

## 第 10 章 降低动态功耗的电路设计方法

10.1 引言	155
10.2 动态功耗的形成	155
10.3 电路结构的平行化	157
10.4 改变固定电压降低功耗技术	163
10.5 不改变电路主体设计技术方法来降低电路的功耗	170
10.6 改变电路主体结构的设计技术	172
10.7 结论	174
参考文献	174

## 第 11 章 低功耗设计中的硬件描述语言

11.1 引言	177
11.2 基础知识	177
11.3 减少毛刺	180
11.4 时钟门控技术	181

## xii 目 录

11.5 有限状态机 .....	189
11.6 数据通路 .....	191
11.7 总线编码 .....	196
11.8 结 论 .....	197
11.9 致 谢 .....	197
参考文献 .....	197

## 第 12 章 工作时钟频率在数 GHz 下的系统设计

12.1 引 言 .....	199
12.2 连续系统中的时钟设计注意事项 .....	200
12.3 异步系统 .....	206
12.4 全局异步-局部同步系统 .....	207
12.5 结 论 .....	208
参考文献 .....	208

## 第 13 章 减小漏电流的电路设计方法

13.1 引 言 .....	210
13.2 漏电流的组成 .....	211
13.3 逻辑电路设计中减小漏电流的技术 .....	212
13.4 时序设计技术 .....	213
13.5 运行状态下闲置漏电流减小技术 .....	214
13.6 运行状态时漏电流减小技术 .....	218
13.7 减小高速缓存中的漏电流技术 .....	221
参考文献 .....	224

## 第 14 章 SoC 的低功耗和低电压通信

14.1 引 言 .....	227
14.2 互连线的基础理论 .....	228
14.3 与互连线相关的功耗 .....	231
14.4 减小互连线功耗的办法 .....	233
14.5 光互连线的分析 .....	239
14.6 结 论 .....	239
参考文献 .....	240

## 第 15 章 绝热与时钟供电电路

15.1 引 言 .....	242
15.2 绝热充电技术的原理 .....	242
15.3 实现问题 .....	244
15.4 结 论 .....	256
参考文献 .....	256

## 第 16 章 用于基本低功耗逻辑的弱反型

16.1 引言 .....	258
16.2 MOS 弱反型区模型和假设 .....	258
16.3 静态 MOS 反相器 .....	259
16.4 CMOS 反相器的动态特性 .....	261
16.5 标准传输下反相器的特性 .....	262
16.6 进入中等反型区与强反型区的效应 .....	267
16.7 逻辑门和数值实例扩展 .....	269
16.8 实际考虑和条件限制 .....	271
16.9 结论 .....	273
参考文献 .....	274

## 第 17 章 低电压下数字电路的鲁棒性

17.1 引言 .....	276
17.2 信号完整性 .....	278
17.3 可靠性 .....	289
17.4 结论 .....	298
17.5 致谢 .....	301
参考文献 .....	301

# 第 3 部分 低功耗设计的 CAD 工具

## 第 18 章 高级功耗估计与分析

18.1 引言 .....	304
18.2 低功耗应用的通用设计流程 .....	306
18.3 系统级功耗分析 .....	309
18.4 算法级功耗估计与分析 .....	314
18.5 ORINOCO:一种算法级功耗估计工具 .....	323
18.6 结论 .....	325
参考文献 .....	325

## 第 19 章 高级功耗估计的功耗宏模型

19.1 引言 .....	328
19.2 RTL 功耗建模 .....	329
19.3 RTL 功耗宏建模和估计 .....	335
19.4 现实设置的 RTL 功耗估计 .....	340
19.5 结论 .....	343
19.6 致谢 .....	343

参考文献 .....	343
------------	-----

## 第 20 章 Synopsys 低功耗设计流程


20.1 引言 .....	346
20.2 时钟门控 .....	346
20.3 寄存器级的自动时钟门控 .....	348
20.4 操作数隔离 .....	352
20.5 逻辑优化 .....	353
20.6 泄漏控制——阈值管理 .....	356
20.7 电压缩放 .....	357
20.8 建模基础 .....	359
20.9 分析流程 .....	363
20.10 结论 .....	364
参考文献 .....	364

## 第 21 章 Magma 低功耗流程

21.1 引言 .....	366
21.2 功耗 .....	367
21.3 功耗分析 .....	368
21.4 功耗优化 .....	370
21.5 供电轨分析 .....	374
21.6 电源网络综合 .....	378
21.7 结论 .....	379

## 第 22 章 功耗敏感设计的时序设计流程

22.1 引言 .....	380
22.2 设计流程概述 .....	380
22.3 用于功耗敏感设计的时序工具 .....	383
22.4 设计实例 .....	395
22.5 结论 .....	396
参考文献 .....	397



# 第1部分

## 概述

- 第1章 低功耗电子技术的发展历史 Christian Piguet
- 第2章 深亚微米下体硅技术与SOI技术的进展 Marc Belleville, Olivier Faynot
- 第3章 CMOS纳米技术中的漏电流 Antoni Ferré, Joan Figueras
- 第4章 微电子学、纳电子学及电子学的未来 Jing Wang, Mark Lundstrom
- 第5章 片上光互连的高级研究 Ian O' Connor, Frédéric Gaffiot

# 第 1 章

## 低功耗电子技术的发展历史

### 1.1 引言

在 1990—1992 年间,功耗问题引起了业界的广泛重视。在这之前,只有某些市场定位需要低功耗集成电路,但是现在,从开发拥有更长电池寿命的便携式设备,到开发要避免加入冷却装置和易产生复杂可靠性问题的高端电子设备,所有电路都要面临低功耗的问题。

国际半导体技术路线图(ITRS)预测,现在世界范围内已有微处理器功耗达到 100W,而到 2016 年这个数字可能会增加到 300W。1986 年的 10 年预测数据示意图(图 1.1)也表明,随着晶体管数目的增加,频率和处理量都会依照摩尔定律增长;但 20 世纪 80 年代我们没有任何针对功耗的预测数据,而今我们只需通过一个简单的计算便可得出 40W 功耗这个结论。可以想象,如果那时预测出了 40W 这个数字,那么微处理器功耗的增加,早已引起重视。




图 1.1 1986 年的 10 年预测数据示意

简单来说,在微电子发展的早期,也就是从 1940 年发明计算机和 1947 年发明晶体管一直到 20 世纪 90 年代初期,功耗一直都不是我们关注的问题。但是在过去的 10 年间,许多针对减少功耗来改进电路的意见被重新发现和重新使用<sup>[1]</sup>。本

章先介绍早期计算机的历史<sup>[2,3,4]</sup>,然后介绍晶体管和集成电路的发展。除了主流微电子技术的发展外,一些低功耗应用也早在1990—1992年(功耗剧增前)就被提出来了。

本章绝不是一个冗长的低功耗的历史,而是对或著名或被忽略的事件做一个闪回式介绍,并提供一些关于低功耗的想法和解释。现在,关于技术的历史介绍引起了人们极大的兴趣,甚至有越来越多的公司试图用一个描述了“美好的过去”的文本来说明它们的成长历史。

## 1.2 早期的计算机

第一个有计算机架构形态的机器是由Charles Babbage(1791—1871)设计的,这是一台机械分析机<sup>[5]</sup>。尽管这台机器最终没有制造完成,但是可以估计,它需要相当大的功耗来维持运作。而第一台真正意义上的电子计算机是由电子管组成,因此相比其他电子机械式运作的机器,它的运算速度有了显著的提高。

### 1.2.1 早期计算机的功耗

ENIAC(1944)通常被认为是世界上的第一台电子计算机。它可以通过金属连线和改变执行单元间连接关系来手动编程。因此,它速度很快,达到了100kHz。这台计算机由Mauchly(1907—1980)和Eckert(1919—1995)发明,它共使用了18 000个电子管,重达20t,比起现在的计算机,它更像是个超级巨大的计算器,而它的功耗是惊人的150 000W。

但这还不是计算机达到过的最大功耗:1952年,由IBM为半自动地面防空警戒系统(SAGE)网络设计的旋风(Whirlwind,包括75 000个电子管,重275t)功耗达到了750 000W。

将晶体管引入计算机设计,尽管不是为了降低功耗,却起到了显著减少功耗的作用。一个晶体管的功耗比一个电子管小1000倍。在最初应用晶体管的计算机中,比如1957年由林肯实验室设计的18bit TX0,包括3500个晶体管,功耗为1000W;但是,巨大的中央处理器仍然消耗了大量功耗。例如,1964年提出的IBM 360 Model 91,功耗为1MW<sup>[9]</sup>;1965年Digital设计的12bit PDP 8微机,功耗为780W。

### 1.2.2 低功耗概念的重新使用

早期的计算机设计引入了许多概念和想法。目前,这些想法中的一部分被重新发现,并被应用于降低片上系统(SoC)的功耗。例如,早期计算机<sup>[6]</sup>中的指令格式基于单字指令,即可在一个周期或者一步中被读取。与普遍应用于复杂指令集计算机(CISC)微处理器的多字节指令格式相比,单字指令的效率更高。多字节指令需要存取存储器和更新程序计数器,而这些操作都消耗许多功耗。有趣的是,早期的计算机的指令集都类似于精简指令集计算机(RISC)。

另一个“低功耗”特征是Harvard架构,它的名字来自于Harvard Mark I,1939