



国家示范性高职院校建设项目成果
中国电子教育学会推荐教材
全国高职高专院校规划教材·精品与示范系列

省级精品课
配套教材

CPLD/FPGA技术应用

◎ 王 芳 主编

- EDA技术的特点与发展
- 数字系统设计方法
- EDA开发软件使用方法
- 可编程逻辑器件的分类及工作原理
- VHDL语言结构、标识符、数据对象等
- CPLD与FPGA开发技术
 - ◆ 译码器 ◆ 频率计 ◆ 数据选择器
 - ◆ 优先编码器 ◆ 全加器 ◆ 寄存器 ◆ 移位寄存器
 - ◆ 触发器 ◆ 计数器 ◆ 加法计数器等



YZLI0890113108

- ◆ 从最基本的应用实例出发，由实际问题入手引出相关知识开展教学
- ◆ 提供34个实例和6个操作测试，有助于更好地理解和掌握所学知识
- ◆ 提供免费的电子教学课件、习题参考答案和精品课链接网址，以方便教学



电子工业出版社

PUBLISHING HOUSE OF ELECTRONICS INDUSTRY

<http://www.phei.com.cn>

国家示范性高职院校建设项目成果
中国电子教育学会推荐教材
全国高职高专院校规划教材·精品与示范系列

省级精品课
配套教材

CPLD/FPGA 技术应用

王 芳 主编

王 燕 代红艳 参编



电子工业出版社

Publishing House of Electronics Industry

北京·BEIJING

内 容 简 介

本书按照最新的职业教育教学改革要求,结合国家示范院校建设项目成果,以及作者多年的校企合作经验编写。全书采用教、学、练一体化教学模式,以提高实际工程应用能力为目的,将 EDA 技术基本知识、VHDL 硬件描述语言、可编程逻辑器件、开发软件应用等相关知识贯穿于多个实际案例中,使读者通过本书的学习能初步了解和掌握 EDA 的基本内容及实用技术。

全书分为 6 个学习项目。学习项目 1 通过译码器的设计,简要介绍 EDA 技术的基本知识、原理图输入法及进行电路设计的基本流程;学习项目 2 通过频率计的设计,介绍可编程逻辑器件(CPLD 与 FPGA)的芯片结构、工作原理以及层次化电路原理图输入方法;学习项目 3 通过数据选择器的设计与应用,介绍 VHDL 硬件描述语言程序的基本结构与文本法电路设计软件使用流程;学习项目 4~6 通过全加器、寄存器、计数器等电路模块设计,分别介绍相关的 VHDL 语法及编程技巧等。

本书为高职高专院校电子信息类、计算机类、自动化类、机电类等专业的教材,也可作为应用型本科、成人教育、自学考试、电视大学、中职学校、培训班等相关课程的教材,同时也是电子工程技术人员的一本好参考书。

本书配有免费的电子教学课件、练习题参考答案和精品课链接网址,详见前言。

未经许可,不得以任何方式复制或抄袭本书之部分或全部内容。
版权所有,侵权必究。

图书在版编目(CIP)数据

CPLD/FPGA 技术应用/王芳主编. —北京:电子工业出版社, 2011.11
全国高职高专院校规划教材·精品与示范系列
ISBN 978-7-121-14763-0

I. ①C… II. ①王… III. ①可编程序逻辑器件—系统设计—高等职业教育—教材 IV. ①TP332.1

中国版本图书馆 CIP 数据核字(2011)第 203715 号

策划编辑:陈健德(E-mail: chenjd@phei.com.cn)

责任编辑:刘 凡

印 刷:

北京市李史山胶印厂

装 订:

出版发行:电子工业出版社

北京市海淀区万寿路 173 信箱 邮编 100036

开 本: 787×1 092 1/16 印张: 10.75 字数: 275 千字

印 次: 2011 年 11 月第 1 次印刷

印 数: 3 000 册 定价: 21.00 元

凡所购买电子工业出版社图书有缺损问题,请向购买书店调换。若书店售缺,请与本社发行部联系,联系及邮购电话:(010) 88254888。

质量投诉请发邮件至 zlts@phei.com.cn, 盗版侵权举报请发邮件至 dbqq@phei.com.cn。

服务热线:(010) 88258888。

职业教育 继往开来 (序)

自我国经济在 21 世纪快速发展以来, 各行各业都取得了前所未有的进步。随着我国工业生产规模的扩大和经济发展水平的提高, 教育行业受到了各方面的重视。尤其对高等职业教育来说, 近几年在教育部和财政部实施的国家示范性院校建设政策鼓舞下, 高职院校以服务为宗旨、以就业为导向, 开展工学结合与校企合作, 进行了较大范围的专业建设和课程改革, 涌现出一批示范专业和精品课程。高职教育在为区域经济建设服务的前提下, 逐步加大校内生产性实训比例, 引入企业参与教学过程和质量评价。在这种开放式人才培养模式下, 教学以育人为目标, 以掌握知识和技能为根本, 克服了以学科体系进行教学的缺点和不足, 为学生的顶岗实习和顺利就业创造了条件。

中国电子教育学会立足于电子行业企事业单位, 为行业教育事业的改革和发展, 为实施“科教兴国”战略做了许多工作。电子工业出版社作为职业教育教材出版大社, 具有优秀的编辑人才队伍和丰富的职业教育教材出版经验, 有义务和能力与广大的高职院校密切合作, 参与创新职业教育的新方法, 出版反映最新教学改革成果的新教材。中国电子教育学会经常与电子工业出版社开展交流与合作, 在职业教育新的教学模式下, 将共同为培养符合当今社会需要的、合格的职业技能人才而提供优质服务。

近期由电子工业出版社组织策划和编辑出版的“全国高职高专院校规划教材·精品与示范系列”, 具有以下几个突出特点, 特向全国的职业教育院校进行推荐。

(1) 本系列教材的课程研究专家和作者主要来自于教育部和各省市评审通过的多所示范院校。他们对教育部倡导的职业教育教学改革精神理解得透彻准确, 并且具有多年的职业教育教学经验及工学结合、校企合作经验, 能够准确地对职业教育相关专业的知识点和技能点进行横向与纵向设计, 能够把握创新型教材的出版方向。

(2) 本系列教材的编写以多所示范院校的课程改革成果为基础, 体现重点突出、实用为主、够用为度的原则, 采用项目驱动的教学方式。学习任务主要以本行业工作岗位群中的典型实例提炼后进行设置, 项目实例较多, 应用范围较广, 图片数量较大, 还引入了一些经验性的公式、表格等, 文字叙述浅显易懂。增强了教学过程的互动性与趣味性, 对全国许多职业教育院校具有较大的适用性, 同时对企业技术人员具有可参考性。

(3) 根据职业教育的特点, 本系列教材在全国独创性地提出“职业导航、教学导航、知识分布网络、知识梳理与总结”及“封面重点知识”等内容, 有利于老师选择合适的教材并有重点地开展教学过程, 也有利于学生了解该教材相关的职业特点和对教材内容进行高效率的学习与总结。

(4) 根据每门课程的内容特点, 为方便教学过程对教材配备相应的电子教学课件、习题答案与指导、教学素材资源、程序源代码、教学网站支持等立体化教学资源。

职业教育要不断进行改革, 创新型教材建设是一项长期而艰巨的任务。为了使职业教育能够更好地为区域经济和企业服务, 我们殷切希望高职高专院校的各位职教专家和老师提出建议, 共同努力, 为我国的职业教育发展尽自己的责任与义务!



随着电子技术的不断发展与进步,电子系统的设计方法发生了很大的变化。基于 EDA 技术的设计方法正在成为电子系统设计的主流,EDA 技术已成为电子行业许多职业岗位必需的一门重要技术。高职高专院校多个专业的学生必须要学习和掌握这门课程的基本知识与技能。

本书按照最新的职业教育教学改革要求,结合国家示范院校建设项目成果,本着“理论够用、突出应用”的宗旨,在作者多年校企合作经验的基础上进行编写。在编写过程中,着重总结近年来不同院校、不同专业 EDA 技术课程的教学经验,力求在内容、结构、理论教学与实践教学等方面,充分体现高职教育的特点和内容先进性。与同类书相比,本书具有以下特点。

1. 教、学、做相结合,将理论与实践融于一体

EDA 技术及其应用是一门应用性很强的课程,我们在多年的教学过程中,一直采用教、学、做相结合的教学模式,效果良好。这种经验充分反映在本书内容章节的安排上,可以看出在整个课程中将理论与实验融于一体。书中每个章节从最基本的应用实例出发,由实际问题入手引出相关知识和理论。此外,本书还在各个章节安排了针对性较强的实验与实践项目,保证理论与实践教学同步进行。

2. 理论以够用为度,着眼于应用技能培养

考虑到高等职业教育的特点,本书在编写时按照贴近目标,保证基础,面向更新,联系实际,突出应用,以“必需、够用”为度的原则,突出重点,注重培养学生的操作技能和分析问题、解决问题的能力。书中对 EDA 技术的基本理论、EDA 工具 Quartus II 的使用方法、VHDL 知识、CPLD 与 FPGA 开发技术等内容进行了必要的阐述,没有安排一些烦琐的器件工作原理分析等内容。同时,本书十分注重 EDA 技术在实际中的应用,列举了大量应用实例,介绍利用 CPLD/FPGA 器件设计制作数字系统的步骤和方法,使学生能借助基本内容,举一反三,灵活应用。

3. 内容安排合理,注重 VHDL 语言的快速掌握

一般来说,EDA 技术的学习难点在于 VHDL 语言。对此,本书基于高职教育的特点,在内容安排上放弃流行的计算机语言的教学模式,而以电子线路设计为基点,从实例的介绍中引出 VHDL 语句语法内容,通过一些简单、直观、典型的实例,将 VHDL 中最核心、最基本的内容解释清楚,使学生能在很短的时间内有效地把握 VHDL 的主干内容,而不必花大量的时间去“系统地”学习语法。


本书由王芳主编和统稿,王燕、代红艳参与编写。其中,王燕编写学习项目 1~2;王芳编写学习项目 3~6;代红艳负责各项目逻辑功能分析部分。杭州康芯电子有限公司为本书内容的设计与编写提出了很多宝贵的意见。

现代电子设计技术是发展的,相应的教学内容和教学方法也应不断改进,其中一定有许多问题值得深入探讨。我们真诚地欢迎读者对书中的错误与有失偏颇之处给予批评指正。

为了方便教师教学及学生学习,本书配有免费的电子教学课件、习题参考答案,请有需要的教师及学生登录华信教育资源网(<http://www.hxedu.com.cn>)免费注册后再进行下载,有问题时请在网站留言板留言或与电子工业出版社联系(E-mail:hxedu@phei.com.cn)。读者也可通过该精品课链接网址(http://jp.zime.edu.cn:8080/2010/cpld/3jxnr/3_1.htm)浏览和参考更多的教学资源。

编者





学习项目 1 译码器设计应用	(1)
教学导航 1	(1)
1.1 EDA 技术的特点与发展趋势	(2)
1.1.1 EDA 技术的发展历史	(2)
1.1.2 EDA 技术的特点	(3)
1.1.3 EDA 技术的发展趋势	(4)
1.2 译码器逻辑功能分析	(6)
1.2.1 译码器的逻辑功能	(6)
1.2.2 译码器的扩展及应用	(11)
1.3 译码器原理图输入设计	(12)
1.3.1 EDA 开发软件——Quartus II	(13)
1.3.2 编辑文件	(14)
1.3.3 创建工程	(16)
1.3.4 编译	(21)
1.3.5 仿真	(22)
1.3.6 引脚设置与下载	(27)
操作测试 1 原理图方式输入电路的功能分析	(30)
习题 1	(31)
学习项目 2 频率计设计应用	(32)
教学导航 2	(32)
2.1 可编程逻辑器件基础	(33)
2.1.1 可编程逻辑器件的特点及分类	(33)
2.1.2 PLD 中阵列的表示方法	(34)
2.1.3 CPLD 的结构和工作原理	(35)
2.1.4 FPGA 的结构和工作原理	(40)
2.1.5 CLPD/FPGA 产品系列	(44)
2.2 频率计逻辑功能分析	(46)
2.2.1 测频控制电路	(47)
2.2.2 有时钟使能的 2 位十进制计数器	(48)
2.2.3 锁存、译码显示电路	(49)
2.3 频率计原理图输入设计	(50)

2.3.1	2 位十进制计数器	(50)
2.3.2	频率计顶层电路设计	(54)
2.3.3	引脚设置与下载	(57)
操作测试 2 用原理图输入法设计 8 位全加器		(58)
习题 2		(60)
学习项目 3 数据选择器设计应用		(61)
教学导航 3		(61)
3.1	VHDL 语言的特点与结构	(62)
3.1.1	VHDL 语言的特点	(62)
3.1.2	VHDL 程序的基本结构	(63)
3.2	数据选择器逻辑功能分析	(64)
3.2.1	数据选择器的逻辑功能	(64)
3.2.2	数据选择器的扩展及其应用	(66)
3.3	数据选择器 VHDL 设计	(68)
3.3.1	2 选 1 数据选择器的 VHDL 描述	(68)
3.3.2	2 选 1 数据选择器的语言现象说明	(71)
3.4	数据选择器文本输入设计	(76)
3.4.1	编辑文件	(77)
3.4.2	创建工程	(78)
3.4.3	编译	(81)
3.4.4	仿真	(81)
3.4.5	应用 RTL 电路观察器	(83)
3.4.6	硬件测试	(84)
操作测试 3 优先编码器的 VHDL 设计		(85)
习题 3		(86)
学习项目 4 全加器设计应用		(88)
教学导航 4		(88)
4.1	VHDL 数据结构	(89)
4.1.1	VHDL 语言的标识符和数据对象	(89)
4.1.2	数据类型、表达式	(92)
4.2	全加器逻辑功能分析	(98)
4.2.1	全加器的逻辑功能	(98)
4.2.2	全加器的扩展及应用	(100)
4.3	半加器的 VHDL 语言设计	(101)
4.3.1	半加器与或门描述	(102)
4.3.2	半加器与或门的语言现象说明	(103)
4.4	全加器 VHDL 语言设计	(107)
4.4.1	全加器描述	(107)

4.4.2 全加器的语言现象说明	(108)
操作测试 4 全减器的 VHDL 设计	(110)
习题 4	(112)
学习项目 5 寄存器设计应用	(113)
教学导航 5	(113)
5.1 寄存器逻辑功能分析	(114)
5.1.1 基本寄存器的逻辑功能	(114)
5.1.2 寄存器的扩展及应用	(117)
5.2 寄存器 VHDL 语言设计	(119)
5.2.1 D 触发器的 VHDL 描述	(120)
5.2.2 D 触发器的语言现象说明	(121)
5.2.3 实现时序电路的不同表述	(124)
5.2.4 异步时序电路设计	(127)
5.3 移位寄存器 VHDL 语言设计	(128)
5.3.1 移位寄存器的描述	(128)
5.3.2 移位寄存器的语言现象说明	(129)
操作测试 5 JK 触发器的 VHDL 设计	(135)
习题 5	(136)
学习项目 6 计数器设计应用	(138)
教学导航 6	(138)
6.1 计数器逻辑功能分析	(139)
6.1.1 各种类型计数器的逻辑功能	(139)
6.1.2 计数器的扩展及应用	(145)
6.2 4 位二进制加法计数器设计	(148)
6.2.1 4 位二进制加法计数器的语言现象说明	(148)
6.2.2 整数类型	(149)
6.2.3 计数器设计的其他表述方法	(149)
6.3 一般加法计数器设计	(152)
6.3.1 十进制加法计数器设计	(152)
6.3.2 六十进制加法计数器设计	(155)
6.3.3 可作计数器使用的移位寄存器设计	(157)
操作测试 6 任意进制计数器的 VHDL 设计	(159)
习题 6	(160)
附录 A GW48CK/PK2/PK3/PK4 系统万能接插口与结构图信号/芯片引脚对照表 ...	(161)
参考文献	(164)

学习项目 1 译码器设计应用

教学导航 1

理论知识	EDA 技术发展历史、特点、发展趋势		
技能	熟悉 Quartus II 开发环境搭建的基本方法，学生应能够独立创建工程，掌握目标芯片的配置方法；熟悉原理图输入、编译、仿真的方法；熟悉硬件测试方法；最终完成译码器应用项目		
活动设计	(1) EDA 技术现状介绍 (2) 开发工具介绍 (3) 译码器应用分析 (4) Quartus II 原理图输入设计导向 (5) 活动评测及小结		
教学过程	教学内容	教学方法	建议学时
(1) 相关背景知识	(1) EDA 技术的发展历史 (2) EDA 技术的特点 (3) EDA 开发工具	讲授法 案例教学法	2
(2) 译码器应用分析	(1) 逻辑功能分析 (2) 产品应用分析	小组讨论法 问题引导法	1
(3) 制定设计方案，实现译码器	(1) 编辑文件 (2) 创建工程 (3) 目标芯片配置 (4) 编译 (5) 仿真 (6) 硬件测试	练习法 现场分析法	5
(4) 应用水平测试	(1) 总结项目实施过程中的问题和解决方法 (2) 完成项目测试题，进行项目实施评价	问题引导法	2



1.1 EDA 技术的特点与发展趋势

随着数字集成技术的飞速发展,数字系统的规模和技术复杂度也在急剧增长,人工设计数字系统变得十分困难,必须依靠 EDA (Electronic Design Automation, 电子设计自动化) 技术。用 EDA 技术设计数字系统的实质是一种自顶向下的分层设计方法。在每一层次上,都有描述、划分、综合和验证四种类型的工作。描述是把系统设计输入 EDA 软件的过程,它可以采用图形输入、硬件描述语言或二者混合使用的方法输入。整个设计过程只有该部分由设计者完成,划分、综合和验证则由 EDA 软件平台自动完成。这样做极大地简化了设计工作,提高了效率。因此,EDA 技术设计数字系统的方法得到了越来越广泛的应用。

1.1.1 EDA 技术的发展历史

正因为 EDA 技术丰富的内容以及与电子技术各学科领域的相关性,其发展历史同大规模集成电路设计技术、计算机辅助工程、可编程逻辑器件以及电子设计技术和工艺的发展是同步的。根据过去近 30 年的电子技术的发展历程,可大致将 EDA 技术的发展分为三个阶段。

20 世纪 70 年代,在集成电路制作方面,MOS 工艺已得到广泛的应用。可编程逻辑技术及其器件已经问世,计算机作为一种运算工具已在科研领域得到广泛应用。而在后期,CAD 的概念已见雏形。在这一阶段人们开始利用计算机取代手工劳动,辅助进行集成电路版图编辑、PCB 布局布线等工作。

20 世纪 80 年代,集成电路设计进入了 CMOS (互补场效应管) 时代。复杂可编程逻辑器件已进入商业应用,相应的辅助设计软件也已投入使用。而在 80 年代末,出现了 FPGA; CAE 和 CAD 技术的应用更为广泛,它们在 PCB 设计方面的原理图输入、自动布局布线与 PCB 分析,以及逻辑设计、逻辑仿真、布尔方程综合和化简等方面发挥了重要的作用。特别是各种硬件描述语言的出现、应用和标准化方面的重大进步,为电子设计自动化必须解决的电子线路建模、标准文档及仿真测试奠定了基础。

进入 20 世纪 90 年代,随着硬件描述语言的标准化得到进一步的确立,计算机辅助工程、辅助分析和辅助设计在电子技术领域获得更加广泛的应用。与此同时,电子技术在通信、计算机及家电产品生产中的市场需求和技术需求,极大地推动了全新的电子设计自动化技术的应用和发展。特别是集成电路设计工艺步入超深亚微米阶段、百万门以上的大规模可编程逻辑器件的陆续面世,以及基于计算机技术的面向用户的低成本大规模 ASIC 设计技术的应用,都促进了 EDA 技术的形成。更为重要的是,各 EDA 公司致力于推出兼容各种硬件实现方案和支持标准硬件描述语言的 EDA 工具软件,这些都有效地将 EDA 技术推向成熟和实用。

EDA 技术在进入 21 世纪后,得到了更大的发展,突出表现在以下几个方面:

(1) 在 FPGA 上实现 DSP (数字信号处理) 应用成为可能,用纯数字逻辑进行 DSP 模块的设计,使得高速 DSP 实现成为现实,并有力地推动了软件无线电技术的实用化和发展。基于 FPGA 的 DSP 技术为高速数字信号处理算法提供了实现途径。



(2) 嵌入式处理器软核的成熟, 使得 SOPC (System On a Programmable Chip) 进入大规模应用阶段, 在一片 FPGA 中实现一个完备的嵌入式系统成为可能。

(3) 在仿真和设计两方面支持标准硬件描述语言的功能强大的 EDA 软件不断推出。

(4) EDA 技术使得电子领域各学科的界限更加模糊, 相互包容: 模拟与数字、软件与硬件、系统与器件、ASIC 与 FPGA、行为与结构等。

(5) 基于 EDA 的用于 ASIC 设计的标准单元已涵盖大规模电子系统及复杂 IP 核模块。

(6) 软硬 IP (Intellectual Property) 核在电子产业的产业领域内被广泛应用。

(7) SOC 高效低成本设计技术更加成熟。

(8) 系统级、行为验证级硬件描述语言的出现 (如 System C), 使复杂电子系统的设计和验证趋于简单。

1.1.2 EDA 技术的特点

在传统的数字电子系统或集成电路设计中, 手工设计占了较大的比例, 复杂电路的设计和调试工作十分困难。对于集成电路设计而言, 设计实现过程与具体生产工艺直接相关, 因此可移植性很差, 而且只有在设计出样机或生产出芯片后才能进行实测。另外, 如果某一过程存在错误, 查找和修改十分不便。与手工设计相比, EDA 技术则有如下特点。

1) 采用自顶向下设计方案

从电子系统设计的方案上看, EDA 技术最大的优势就是能将所有设计环节纳入统一的自顶向下设计方案中, 该设计方案有利于在早期发现结构设计中的错误, 提高设计的一次成功率。而在传统的电子设计技术中, 由于没有规范的设计工具和表达方式, 无法进行这种先进的设计流程。

2) 应用硬件描述语言 (HDL) 描述设计

使用硬件描述语言设计者可以在抽象层次上描述设计结构及其内部特征, 这是 EDA 技术的一个重要特征。硬件描述语言的突出优点是语言的公开可利用性、设计与工艺的无关性、宽范围的描述能力、便于组织大规模系统的设计、便于设计的复用和继承等。多数 HDL 语言也是文档型的语言, 可以方便地存储在硬盘、软盘等介质中, 也可以打印到纸张上, 极大地简化设计文档的管理工作。

3) 能够自动完成仿真和测试

EDA 软件设计公司与半导体器件生产厂商共同开发了一些功能库, 如逻辑综合时的综合库、版图综合时的版图库、测试综合时的测试库、逻辑模拟时的模拟库等。通过这些库的支持, 系统开发者能够完成自动设计。EDA 技术还可以在各个设计层次上, 利用计算机完成不同内容的仿真, 而且在系统级设计结束后, 就可以利用 EDA 软件对硬件系统进行完整的测试。

4) 开发技术的标准化和规范化

EDA 技术的设计语言是标准化的, 不会由于设计对象的不同而改变。EDA 技术使用的开发工具也是规范化的, 所以 EDA 软件平台可以支持任何标准化的设计语言, 其设计成果具有通用性、可移植性和可测试性, 为高效高质的系统开发提供了可靠保证。



5) 对工程技术人员的硬件知识和经验要求低

EDA 技术的标准化、硬件描述语言和开发平台对具体硬件的无关性,使设计者能将自己的才智和创造力集中在设计项目性能的提高和成本的降低上,而将具体的硬件实现工作交给 EDA 软件来完成。

1.1.3 EDA 技术的发展趋势

面对如今飞速发展的电子产品市场,设计师需要有更加实用、快捷的 EDA 工具,使用统一的集成化设计环境,改变传统设计思路,将精力集中到设计构思、方案比较和寻找优化设计等方面,需要以最快的速度,开发出性能优良、质量一流的电子产品,于是对 EDA 技术提出了更高的要求。未来的 EDA 技术将在仿真、时序分析、集成电路自动测试、高速印制电路板设计及开发操作平台的扩展等方面取得新的突破,向着功能强大、简单易学、使用方便的方向发展。

1) 可编程逻辑器件的发展趋势

可编程逻辑器件已经成为目前世界上最富吸引力的半导体器件,在现代电子系统设计中扮演着越来越重要的角色。过去的几年里,可编程器件市场的增长主要来自大容量的可编程逻辑器件 CPLD 和 FPGA,其未来的发展趋势如下。

(1) 高密度、高速度、宽频带:在电子系统的发展过程中,工程师的系统设计理念会受到其能够选择的电子器件的限制,而器件的发展又促进了设计方法的更新。随着电子系统复杂度的提高,高密度、高速度和宽频带的可编程逻辑产品已经成为主流器件,其规模也不断扩大,从最初的几百门到现在的上百万门,有些已具备了片上系统集成能力。这些高密度、大容量的可编程逻辑器件的出现,给现代电子系统(复杂系统)的设计与实现带来了巨大的帮助。设计方法和设计效率的飞跃,带来了器件的巨大需求,这种需求又促使器件生产工艺不断进步,而每次工艺改进,可编程逻辑器件的规模都将有很大扩展。

(2) 在系统可编程:在系统可编程是指程序(或算法)在置入用户系统后仍具有改变其内部功能的能力。采用在系统可编程技术,可以像对待软件那样通过编程来配置系统内硬件的功能,从而在电子系统中引入“软硬件”的全新概念。它不仅使电子系统的设计和产品性能的改进和扩充变得十分简便,还使新一代电子系统具有极强的灵活性和适应性,为许多复杂信号的处理和信息加工的实现提供了新的思路和方法。

(3) 可预测延时:在当前的数字系统中,由于数据处理量的激增,要求其具有大的数据吞吐量,加上多媒体技术的迅速发展,要求能够对图像进行实时处理,这就要求有高速的硬件系统。为了保证高速系统的稳定性,可编程逻辑器件的延时可预测性就变得十分重要。用户在进行系统重构的同时,担心的是延时特性会不会因为重新布线而改变,延时特性的改变将导致重构系统的不可靠,这对高速的数字系统而言将是非常可怕的。因此,为了适应未来复杂高速电子系统的要求,可编程逻辑器件的高速可预测延时是非常必要的。

(4) 混合可编程技术:可编程逻辑器件为电子产品的开发带来了极大的方便,它的广泛应用使得电子系统的构成和设计方法均发生了巨大的变化。但是有关可编程器件的研究和开发工作多数都集中在数字逻辑电路上,直到 1999 年 11 月, Lattice 公司推出了在系统可编程模拟电路,为 EDA 技术的应用开拓了更广阔的前景。它允许设计者使用开发软件在



计算机中设计、修改模拟电路,进行电路特性仿真,最后通过编程电缆将设计方案下载至芯片中。目前已有家公司开展了这方面的研究,并且推出了各自的模拟与数字混合型的可编程器件。相信在未来几年里,模拟电路及数模混合电路可编程技术将得到更大的发展。

(5) 低电压、低功耗:节能潮流在全世界的兴起,也为半导体工业提出了降低工作电压、降低功耗的发展方向。

2) 开发工具的发展趋势

面对当今飞速发展的电子产品市场,电子设计人员需要有更加实用、快捷的开发工具,使用统一的集成化设计环境,改变优先考虑具体物理实现方式的传统设计思路,将精力集中到设计构思、方案比较和寻找优化设计等方面,以最快的速度开发出性能优良、质量一流的电子产品。所以,开发工具的发展趋势如下。

(1) 具有混合信号处理能力:由于数字电路和模拟电路的不同特性,模拟集成电路 EDA 工具的发展远远落后于数字电路 EDA 开发工具。但是,由于物理量本身多以模拟形式存在,实现高性能复杂电子系统的设计必然离不开模拟信号。20 世纪 90 年代以来,EDA 工具厂商都比较重视数模混合信号设计工具的开发。美国 Cadence、Synopsys 等公司开发的 EDA 工具已经具有了数模混合设计能力,这些 EDA 开发工具能完成含有模数变换、数字信号处理、专用集成电路宏单元、数模变换和各种压控振荡器在内的混合系统设计。

(2) 高效的仿真工具:在整个电子系统设计过程中,仿真是花费时间最多的工作,也是占用 EAD 工具时间最多的一个环节。可以将电子系统设计的仿真过程分为两个阶段:设计前期的系统级仿真和设计过程中的电路级仿真。系统级仿真主要验证系统的功能,如验证设计的有效性等;电路级仿真主要验证系统的性能,决定怎样实现设计,如测试设计的精度、处理和保证设计要求等。要提高仿真的效率,一方面要建立合理的仿真算法;另一方面则要更好地解决系统级仿真中,系统模型的建模和电路级仿真中电路模型的建模技术。在未来的 EDA 技术中,仿真工具将有较大的发展空间。

(3) 理想的逻辑综合、优化工具:逻辑综合功能是将高层次系统行为设计自动翻译成门级逻辑的电路描述,做到了实际与工艺的独立。优化则是对于上述综合生成的电路网表,根据逻辑方程功能等效的原则,用更小、更快的综合结果替代一些复杂的逻辑电路单元,根据指定目标库映射成新的网表。随着电子系统的集成规模越来越大,几乎不可能直接面向电路图做设计,要将设计者的精力从烦琐的逻辑图设计和分析中转移到设计前期算法开发上。逻辑综合、优化工具就是要把设计者的算法完整高效地生成电路网表。

3) 系统描述方式的发展趋势

(1) 描述方式简便化。20 世纪 80 年代,电子设计开始采用新的综合工具,设计工作由逻辑图设计描述转向以各种硬件描述语言为主的编程方式。用硬件描述语言描述设计,更接近系统行为描述,且便于综合,更适合传递和修改设计信息,还可以建立独立于工艺的设计文件;不便之处是不太直观,要求设计师具有硬件语言编程能力,但是编程能力需要长时间的培养。

到了 20 世纪 90 年代,一些 EDA 公司相继推出了一批图形化的设计输入工具。这些输入工具允许设计师用他们最方便并且最熟悉的设计方式(如框图、状态图、真值表和逻辑方程)建立设计文件,然后由 EDA 工具自动生成综合所需的硬件描述语言文件。图形化的



描述方式具有简单直观、容易掌握的优点，是未来主要的发展趋势。

(2) 描述方式高效化和统一化。C/C++语言是软件工程师在开发商业软件时的标准语言，也是使用最广泛的一种高级语言。许多公司已经提出了不少方案，尝试在 C 语言的基础上设计下一代硬件描述语言。随着算法描述抽象层次的提高，使用 C/C++语言设计系统的优势将更加明显，设计者可以快速而简洁地构建功能函数，通过标准库和函数调用技术，创建更庞大、更复杂和更高速的系统。

但是，目前的 C/C++语言描述方式与硬件描述语言之间还有一段距离，还有待更多 EDA 软件厂家和可编程逻辑器件公司的支持。随着 EDA 技术的不断成熟，软件和硬件的概念将日益模糊，使用单一的高级语言直接设计整个系统将是一个统一化的发展趋势。

1.2 译码器逻辑功能分析

译码器是能够实现译码功能的电路。译码是编码的逆过程，在编码时，是将一系列高、低电平信号编成二进制代码。译码则是将每个二进制代码所对应的高、低电平信号翻译过来的过程。译码器的种类很多，常用的有二进制译码器、二-十进制译码器和显示译码器。

1.2.1 译码器的逻辑功能

1. 二进制译码器

二进制译码器输入、输出端数之间的关系为：当输入端数为 n 个，输出端数为 2^n 个。常见的中规模集成二进制译码器有 74LS139（双 2 线-4 线译码器）、74LS138（3 线-8 线译码器）、74LS154（4 线-16 线译码器）和 74LS137（带锁存的 3 线-8 线译码器）等。

1) 2 线-4 线译码器

2 线-4 线译码器的逻辑图如图 1-1 所示。




图 1-1 2 线-4 线译码器的逻辑图

由图 1-1 可以看出，该译码器有 2 个信号输入端 A_1 、 A_0 和 4 个信号输出端 $\bar{Y}_0$ 、 $\bar{Y}_1$ 、 $\bar{Y}_2$ 、 $\bar{Y}_3$ ，输入信号为 2 位二进制代码，输出信号为 4 个高、低电平信号，又称为 2 线-4 线译码器，其逻辑函数表达式为



$$\begin{cases} \bar{Y}_0 = \bar{A}_1 \bar{A}_0 \\ \bar{Y}_1 = \bar{A}_1 A_0 \\ \bar{Y}_2 = A_1 \bar{A}_0 \\ \bar{Y}_3 = A_1 A_0 \end{cases} \quad (1.1)$$

根据式 (1.1) 可以列出图 1-1 所示 2 线-4 线译码器的真值表, 见表 1-1。

表 1-1 2 线-4 线译码器的真值表

A_1	A_0	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$
0	0	0	1	1	1
0	1	1	0	1	1
1	0	1	1	0	1
1	1	1	1	1	0

由表 1-1 可知 2 线-4 线译码器的逻辑功能为: 将输入的 2 位二进制代码 00 译成 $\bar{Y}_0$ 的低电平, 其余为高电平; 将输入的 2 位二进制代码 01 译成 $\bar{Y}_1$ 的低电平, 其余为高电平; 以此类推……将输入的 2 位二进制代码 11 译成 $\bar{Y}_3$ 的低电平, 其余为高电平。

2) 3 线-8 线译码器 74LS138

当 中规模集成 3 位二进制译码器 74LS138 的逻辑图如图 1-2 所示。




图 1-2 中规模集成 3 位二进制译码器 74LS138 的逻辑图



由图 1-2 可以看出, 该译码器有 3 个控制端 S_1 、 $\bar{S}_2$ 、 $\bar{S}_3$, 3 个信号输入端 A_2 、 A_1 、 A_0 , 以及 8 个信号输出端 $\bar{Y}_0$ 、 $\bar{Y}_1$ 、 $\bar{Y}_2$ 、 $\bar{Y}_3$ 、 $\bar{Y}_4$ 、 $\bar{Y}_5$ 、 $\bar{Y}_6$ 、 $\bar{Y}_7$, 输入信号为 3 位二进制代码, 输出信号为 8 个高、低电平信号, 又称为中规模集成 3 线-8 线译码器。74LS138 的引脚排列和符号如图 1-3 所示。




图 1-3 74LS138 引脚排列和符号

下面分析中规模集成 3 位二进制译码器 74LS138 的逻辑功能。由图 1-2 可以看出, 当 $S_1=1$, $\bar{S}_2=\bar{S}_3=0$ 时, 门 G_s 输出一个高电平, 这个高电平分别被送到与非门 G_0 、 G_1 、 $\dots$ 、 G_7 的输入端, 不影响与非门 G_0 、 G_1 、 $\dots$ 、 G_7 的输出, 电路正常工作, 实现译码功能; 否则, 当 S_1 、 $\bar{S}_2$ 、 $\bar{S}_3$ 的取值处于其余 7 种状态时, 门 G_s 都输出低电平, 这些低电平被送到与非门 G_0 、 G_1 、 $\dots$ 、 G_7 的输入端, 将与非门 G_0 、 G_1 、 $\dots$ 、 G_7 的输出端全部封锁为高电平, 电路不能正常工作。

当 $S_1=1$, $\bar{S}_2=\bar{S}_3=0$, 即控制端有效时, 电路正常工作, 图 1-2 所示译码器的输出函数表达式为

$$\left\{ \begin{array}{l} \bar{Y}_0 = \bar{A}_2 \bar{A}_1 \bar{A}_0 \\ \bar{Y}_1 = \bar{A}_2 \bar{A}_1 A_0 \\ \bar{Y}_2 = \bar{A}_2 A_1 \bar{A}_0 \\ \bar{Y}_3 = \bar{A}_2 A_1 A_0 \\ \bar{Y}_4 = A_2 \bar{A}_1 \bar{A}_0 \\ \bar{Y}_5 = A_2 \bar{A}_1 A_0 \\ \bar{Y}_6 = A_2 A_1 \bar{A}_0 \\ \bar{Y}_7 = A_2 A_1 A_0 \end{array} \right. \quad (1.2)$$

根据上面的分析列出图 1-2 所示中规模集成 3 线-8 线译码器 74LS138 的真值表, 见表 1-2。



表 1-2 中规模集成 3 线-8 线译码器 74LS138 的真值表

S_1	$\bar{S}_2 + \bar{S}_3$	A_2	A_1	A_0	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$	$\bar{Y}_4$	$\bar{Y}_5$	$\bar{Y}_6$	$\bar{Y}_7$
0	×	×	×	×	1	1	1	1	1	1	1	1
1	1	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0

由表 1-2 可以看出:

(1) 当 $S_1=0$, $\bar{S}_2$ 、 $\bar{S}_3$ 为任意电平时, 无论输入信号 A_2 、 A_1 、 A_0 是 0 还是 1, 输出端都被封锁为高电平。

(2) 当 $S_1=1$, $\bar{S}_2$ 、 $\bar{S}_3$ 至少一端输入为 1 时, 无论输入信号 A_2 、 A_1 、 A_0 是 0 还是 1, 输出端都被封锁为高电平。

(3) 当 $S_1=1$, $\bar{S}_2=\bar{S}_3=0$ 时, 控制端有效, 电路正常工作, 实现译码功能。将输入的 3 位二进制代码 000 译成 $\bar{Y}_0$ 的低电平, 其余为高电平; 将输入的 3 位二进制代码 001 译成 $\bar{Y}_1$ 的低电平, 其余为高电平; 以此类推……将输入的 3 位二进制代码 111 译成 $\bar{Y}_7$ 的低电平, 其余为高电平。

2. 显示译码器

在各种数字设备中, 往往需要将数字直观地显示出来, 最常用的七段字符显示器是半导体数码管和液晶显示器。用于驱动显示器的译码器称为显示译码器。七段显示译码器是用来驱动七段数码管的, 常用的七段显示译码器型号有 74LS46、74LS47、74LS48 及 74LS248 等。下面介绍 74LS248 的引脚排列、符号及逻辑功能。

74LS248 是一个 16 引脚的集成器件, 除电源、接地端外, 有 4 个输入端 A_3 、 A_2 、 A_1 、 A_0 , 7 个信号输出端 a、b、c、d、e、f、g 和附加控制端 $\overline{LT}$ 、 $\overline{RB\bar{I}}$ 、 $\overline{BI}/RBO$ 。74LS248 的引脚排列图和符号如图 1-4 所示。

74LS248 的逻辑功能如下所述。

(1) 灯测试输入端 $\overline{LT}$ 。当 $\overline{LT}=0$ 、 $\overline{BI}=1$ 时, 不论其他输入端为何种电平, 所有的输出端全部输出为“1”, 驱动数码管显示数字 8。所以 $\overline{LT}$ 端可以用来测试数码管是否发生故障。正常使用时, $\overline{LT}$ 应处于高电平或悬空。

(2) 消隐输入端 $\overline{BI}$ 。当 $\overline{BI}=0$ 时, 不论其他输入端为何种电平, 所有的输出端全部输出为“0”, 数码管不显示。

(3) 灭零输入端 $\overline{RB\bar{I}}$ 。当 $\overline{LT}=1$, $\overline{BI}=1$, $\overline{RB\bar{I}}=0$ 时, 若 $A_3A_2A_1A_0=0000$, 所有的输出端全部输出为“0”, 数码管不显示; 若 $A_3A_2A_1A_0 \neq 0000$, 显示译码器正常输出。