


国外电子与通信教材系列



纳米CMOS集成电路 ——从基本原理到专用芯片实现

Nanometer CMOS ICs
From Basics to ASICs



[荷兰] Harry Veendrick 著
周润德 译



电子工业出版社
PUBLISHING HOUSE OF ELECTRONICS INDUSTRY

<http://www.phei.com.cn>

国外电子与通信教材系列

纳米 CMOS 集成电路

——从基本原理到专用芯片实现

Nanometer CMOS ICs: From Basics to ASICs

[荷兰] Harry Veendrick 著

周润德 译

电子工业出版社
Publishing House of Electronics Industry
北京 · BEIJING

内 容 简 介

当今 CMOS 集成电路的特征尺寸已进入了纳米时代。本书全面介绍了纳米 CMOS 集成电路技术。包括纳米尺度下的器件物理、集成电路的制造工艺和设计方法；介绍了存储器、专用集成电路和片上系统；突出了漏电功耗问题和低功耗设计，讨论了工艺扰动和环境变化对集成电路可靠性和信号完整性的影响。书中还包括了有关纳米 CMOS 集成电路的测试、封装、成品率和失效分析，并在最后探讨了未来 CMOS 特征尺寸缩小的趋势和面临的挑战。

本书基于作者长期在 Philips 和 NXP Semiconductors 公司讲授 CMOS 集成电路内部课程时出版的三部专著的内容，并参考当今工业界最先进的水平对这些内容进行了全面修订和更新，这保证了本书内容与集成电路工业界的紧密联系。本书结构严谨，可读性强，书中附有大量的插图和照片，列出了许多有价值的参考文献，并提供了许多富有思考意义的练习题，因此本书是一本既适于教学、又适于自学的纳米 CMOS 集成电路技术的专业引论书。

本书可作为高等院校电子科学与技术（包括微电子与光电子）、电子与信息工程、精密仪器与机械制造、自动化、计算机科学与技术等专业本科高年级学生和研究生有关纳米集成电路设计与制造方面课程的教科书，也可作为从事这一领域及相关领域的工程技术人员的参考书。

Translation from the English language edition:

Nanometer CMOS ICs: From Basics to ASICs by Harry Veendrick Copyright © 2008 Springer, Heidelberg, New York, Tokyo

Mybusinessmedia, Deventer, The Netherlands

All Rights Reserved.

Authorized Simplified Chinese language edition by Publishing House of Electronics Industry. Copyright © 2011.

本书中文简体字版专有出版权由施普林格出版公司授予电子工业出版社。未经出版者预先书面许可，不得以任何方式复制或抄袭本书的任何部分。

版权贸易合同登记号 图字：01-2010-0514

图书在版编目(CIP)数据

纳米 CMOS 集成电路：从基本原理到专用芯片实现/(荷)维恩德里克(Veendrick,H.)著；周润德译。

北京：电子工业出版社，2011.1

(国外电子与通信教材系列)

书名原文：Nanometer CMOS ICs: From Basics to ASICs

ISBN 978-7-121-12697-0

I. ①纳… II. ①维… ②周… III. ①半导体材料—纳米材料—CMOS 电路—集成电路—高等学校—教材
IV. ①TN432

中国版本图书馆 CIP 数据核字(2010)第 259458 号

策划编辑：马 岚

责任编辑：周宏敏

印 刷：北京东光印刷厂

装 订：三河市皇庄路通装订厂

出版发行：电子工业出版社

北京市海淀区万寿路 173 信箱 邮编 100036

开 本：787×1092 1/16 印张：25.75 字数：672 千字 彩插：4

印 次：2011 年 1 月第 1 次印刷

定 价：59.00 元

凡所购买电子工业出版社图书有缺损问题，请向购买书店调换。若书店售缺，请与本社发行部联系，联系及邮购电话：(010)88254888。

质量投诉请发邮件至 zlts@ phei. com. cn，盗版侵权举报请发邮件至 dbqq@ phei. com. cn。

服务热线：(010)88258888。

序

2001年7月间，电子工业出版社的领导同志邀请各高校十几位通信领域方面的老师，商量引进国外教材问题。与会同志对出版社提出的计划十分赞同，大家认为，这对我国通信事业、特别是对高等院校通信学科的教学工作会很有好处。

教材建设是高校教学建设的主要内容之一。编写、出版一本好的教材，意味着开设了一门好的课程，甚至可能预示着一个崭新学科的诞生。20世纪40年代MIT林肯实验室出版的一套28本雷达丛书，对近代电子学科、特别是对雷达技术的推动作用，就是一个很好的例子。

我国领导部门对教材建设一直非常重视。20世纪80年代，在原教委教材编审委员会的领导下，汇集了高等院校几百位富有教学经验的专家，编写、出版了一大批教材；很多院校还根据学校的特点和需要，陆续编写了大量的讲义和参考书。这些教材对高校的教学工作发挥了极好的作用。近年来，随着教学改革不断深入和科学技术的飞速进步，有的教材内容已比较陈旧、落后，难以适应教学的要求，特别是在电子学和通信技术发展神速、可以讲是日新月异的今天，如何适应这种情况，更是一个必须认真考虑的问题。解决这个问题，除了依靠高校的老师和专家撰写新的符合要求的教科书外，引进和出版一些国外优秀电子与通信教材，尤其是有选择地引进一批英文原版教材，是会有好处的。

一年多来，电子工业出版社为此做了很多工作。他们成立了一个“国外电子与通信教材系列”项目组，选派了富有经验的业务骨干负责有关工作，收集了230余种通信教材和参考书的详细资料，调来了100余种原版教材样书，依靠由20余位专家组成的出版委员会，从中精选了40多种，内容丰富，覆盖了电路理论与应用、信号与系统、数字信号处理、微电子、通信系统、电磁场与微波等方面，既可作为通信专业本科生和研究生的教学用书，也可作为有关专业人员的参考材料。此外，这批教材，有的翻译为中文，还有部分教材直接影印出版，以供教师用英语直接授课。希望这些教材的引进和出版对高校通信教学和教材改革能起一定作用。

在这里，我还要感谢参加工作的各位教授、专家、老师与参加翻译、编辑和出版的同志们。各位专家认真负责、严谨细致、不辞辛劳、不怕琐碎和精益求精的态度，充分体现了中国教育工作者和出版工作者的良好美德。

随着我国经济建设的发展和科学技术的不断进步，对高校教学工作会不断提出新的要求和希望。我想，无论如何，要做好引进国外教材的工作，一定要联系我国的实际。教材和学术专著不同，既要注重科学性、学术性，也要重视可读性，要深入浅出，便于读者自学；引进的教材要适应高校教学改革的需要，针对目前一些教材内容较为陈旧的问题，有目的地引进一些先进的和正在发展中的交叉学科的参考书；要与国内出版的教材相配套，安排好出版英文原版教材和翻译教材的比例。我们努力使这套教材能尽量满足上述要求，希望它们能放在学生们的课桌上，发挥一定的作用。

最后，预祝“国外电子与通信教材系列”项目取得成功，为我国电子与通信教学和通信产业的发展培土施肥。也恳切希望读者能对这些书籍的不足之处、特别是翻译中存在的问题，提出意见和建议，以便再版时更正。



中国工程院院士、清华大学教授
“国外电子与通信教材系列”出版委员会主任

出版说明

进入21世纪以来，我国信息产业在生产和科研方面都大大加快了发展速度，并已成为国民经济发展的支柱产业之一。但是，与世界上其他信息产业发达的国家相比，我国在技术开发、教育培训等方面都还存在着较大的差距。特别是在加入WTO后的今天，我国信息产业面临着国外竞争对手的严峻挑战。

作为我国信息产业的专业科技出版社，我们始终关注着全球电子信息技术的发展方向，始终把引进国外优秀电子与通信信息技术教材和专业书籍放在我们工作的重要位置上。在2000年至2001年间，我社先后从世界著名出版公司引进出版了40余种教材，形成了一套“国外计算机科学教材系列”，在全国高校以及科研部门中受到了欢迎和好评，得到了计算机领域的广大教师与科研工作者的充分肯定。

引进和出版一些国外优秀电子与通信教材，尤其是有选择地引进一批英文原版教材，将有助于我国信息产业培养具有国际竞争能力的技术人才，也将有助于我国国内在电子与通信教学工作中掌握和跟踪国际发展水平。根据国内信息产业的现状、教育部《关于“十五”期间普通高等教育教材建设与改革的意见》的指示精神以及高等院校老师们反映的各种意见，我们决定引进“国外电子与通信教材系列”，并随后开展了大量准备工作。此次引进的国外电子与通信教材均来自国际著名出版商，其中影印教材约占一半。教材内容涉及的学科方向包括电路理论与应用、信号与系统、数字信号处理、微电子、通信系统、电磁场与微波等，其中既有本科专业课程教材，也有研究生课程教材，以适应不同院系、不同专业、不同层次的师生对教材的需求，广大师生可自由选择和自由组合使用。我们还将与国外出版商一起，陆续推出一些教材的教学支持资料，为授课教师提供帮助。

此外，“国外电子与通信教材系列”的引进和出版工作得到了教育部高等教育司的大力支持和帮助，其中的部分引进教材已通过“教育部高等学校电子信息科学与工程类专业教学指导委员会”的审核，并得到教育部高等教育司的批准，纳入了“教育部高等教育司推荐——国外优秀信息科学与技术系列教学用书”。

为做好该系列教材的翻译工作，我们聘请了清华大学、北京大学、北京邮电大学、南京邮电大学、东南大学、西安交通大学、天津大学、西安电子科技大学、电子科技大学、中山大学、哈尔滨工业大学、西南交通大学等著名高校的教授和骨干教师参与教材的翻译和审校工作。许多教授在国内电子与通信专业领域享有较高的声望，具有丰富的教学经验，他们的渊博学识从根本上保证了教材的翻译质量和专业学术方面的严格与准确。我们在此对他们的辛勤工作与贡献表示衷心的感谢。此外，对于编辑的选择，我们达到了专业对口；对于从英文原书中发现的错误，我们通过与作者联络、从网上下载勘误表等方式，逐一进行了修订；同时，我们对审校、排版、印制质量进行了严格把关。

今后，我们将进一步加强同各高校教师的密切关系，努力引进更多的国外优秀教材和教学参考书，为我国电子与通信教材达到世界先进水平而努力。由于我们对国内外电子与通信教育的发展仍存在一些认识上的不足，在选题、翻译、出版等方面的工作中还有许多需要改进的地方，恳请广大师生和读者提出批评及建议。

电子工业出版社

教材出版委员会

主任	吴佑寿	中国工程院院士、清华大学教授
副主任	林金桐 杨千里	北京邮电大学校长、教授、博士生导师 总参通信部副部长，中国电子学会会士、副理事长 中国通信学会常务理事、博士生导师
委员	林孝康 徐安士 樊昌信 程时昕 郁道银 阮秋琦 张晓林 郑宝玉 朱世华 彭启琮 毛军发 赵尔沅 钟允若 刘 彩 杜振民 王志功 张中兆 范平志	清华大学教授、博士生导师、电子工程系副主任、通信与微波研究所所长 教育部电子信息科学与工程类专业教学指导分委员会委员 清华大学深圳研究生院副院长 北京大学教授、博士生导师、电子学系主任 西安电子科技大学教授、博士生导师 中国通信学会理事、IEEE 会士 东南大学教授、博士生导师 天津大学副校长、教授、博士生导师 教育部电子信息科学与工程类专业教学指导分委员会委员 北京交通大学教授、博士生导师 计算机与信息技术学院院长、信息科学研究所所长 国务院学位委员会学科评议组成员 北京航空航天大学教授、博士生导师、电子信息工程学院院长 教育部电子信息科学与电气信息类基础课程教学指导分委员会副主任委员 中国电子学会常务理事 南京邮电大学副校长、教授、博士生导师 教育部电子信息科学与工程类专业教学指导分委员会副主任委员 西安交通大学副校长、教授、博士生导师 教育部电子信息科学与工程类专业教学指导分委员会副主任委员 电子科技大学教授、博士生导师 上海交通大学教授、博士生导师、电子信息与电气工程学院副院长 教育部电子信息与电气学科教学指导委员会委员 北京邮电大学教授、《中国邮电高校学报(英文版)》编委会主任 原邮电科学研究院副院长、总工程师 中国通信学会副理事长兼秘书长，教授级高工 信息产业部通信科技委副主任 电子工业出版社原副社长 东南大学教授、博士生导师、射频与光电集成电路研究所所长 教育部高等学校电子电气基础课程教学指导分委员会主任委员 哈尔滨工业大学教授、博士生导师、电子与信息技术研究院院长 西南交通大学教授、博士生导师、信息科学与技术学院院长

译 者 序

当今 CMOS 集成电路的特征尺寸已进入了纳米时代。

本书全面介绍了纳米 CMOS 集成电路技术。包括纳米尺度下的器件物理、集成电路的制造工艺和设计方法；介绍了存储器 专用集成电路和系统芯片；突出了漏电功耗问题和低功耗设计，讨论了工艺扰动和环境变化对集成电路可靠性和信号完整性的影响。书中还包括了有关纳米 CMOS 集成电路的测试、封装、成品率和失效分析，并在最后探讨了未来 CMOS 特征尺寸缩小的趋势和所面临的挑战。

本书基于作者长期在 Philips 和 NXP Semiconductors 公司讲授 CMOS 集成电路内部课程时出版的三部专著的内容，并参考当今工业界最先进的水平进行了全面修订和更新，这保证了本书内容与集成电路工业界的紧密联系。作者尽了相当大的努力来提高本书的可读性，因而只包括了最重要的公式。大量的插图与照片将有助于加强对书中内容的阐述。书中主要列出了数字电路的设计与应用例子，这反映了现代 CMOS 集成电路中 90% 以上是数字电路的事实，但书中介绍的内容将同样使模拟电路设计者对纳米 CMOS 电路的物理原理、制造和工作过程有一个基本的了解。本书每一章的内容都经过了精心的选择和非常合乎逻辑顺序的组织，从而使读者能逐渐累积起从基本原理到专用芯片的知识。读者在每一章中所获得的知识对于理解后续各章所介绍的内容是必不可少的。每一章末都列出了许多有价值的参考文献，并提供了许多富有思考意义的练习题，因此本书是一本既适于教学，又适于自学的纳米 CMOS 集成电路技术的专业引论书。

本书可作为高等院校电子科学与技术(包括微电子与光电子)、电子与信息工程、精密仪器与机械制造、自动化、计算机科学与技术等专业本科高年级学生和研究生有关纳米集成电路设计与制造方面课程的教科书，也可作为从事这一领域及相关领域的工程技术人员的参考书。

本书由清华大学周润德教授组织翻译，参加翻译工作的人员还有金申美、周晔、王硕。他们帮助翻译了本书的部分章节，完成了文字输入和文稿整理，并对全部译稿进行了仔细校对。本书在翻译过程中得到了电子工业出版社的热心指导和大力支持，得到了清华大学微电子学研究所领导和多位教师的关心，特别是得到了钱佩信教授、贾松良教授、王燕教授、李树国副教授、潘立阳副教授、严利人副教授等多位老师的帮助与指正。我的学生在完成译稿过程中给予了我很大的支持，在此一并深表谢意。

最后，本书虽经仔细校对，但由于译者水平有限，文中定有不当或欠妥之处，望读者批评指正。

译 者

2010 年 3 月于清华园

序

CMOS 特征尺寸的缩小目前已进入到了几十纳米的时代。这使有可能设计包含 100 亿个以上晶体管的片上系统。但是纳米尺度的器件物理也带来了太多新的挑战，这些挑战向上一直渗透到系统级。

因此片上系统设计本质上是一项团队合作，它要求在系统设计师、软件工程师、芯片架构设计师、专利模块(IP)供应商以及工艺与器件工程师之间密切沟通。而要做到这一点，如果没有对纳米 CMOS 本身、它的术语、它的前景以及可能存在的问题有共同的理解，那几乎是不可能的。这正是本书所要向读者介绍的内容。

本书对介绍深亚微米 CMOS 系统的前一版本做了大幅扩充与修订。因此除了出色涵盖 MOS 器件、电路与系统的各个基本方面外，它还向读者展现了由 CMOS 特征尺寸缩小至几十纳米尺度所带来的复杂情形。本书的新特点是注重了日益增加的漏电功耗问题及降低这一功耗的方法、由应变引起的迁移率提高以及 45 nm 以下的光刻工艺。采用高折射系数液体和超紫外线的浸没式和两次曝光成像光刻，以及可用于亚 32 nm 的其他光刻方法连同它们对电路版图的影响，在本书中都进行了广泛的讨论。本书中有关设计的部分现在也从达到原子尺度后将引起器件的扰动性加大、软错及可靠性下降的角度，广泛涵盖了用来改善稳定性、成品率及制造过程的设计技术。本书中有关封装的部分着重介绍了迅速兴起的三维集成技术。最后作者交流了他对到 2015 年接近 CMOS 技术路线终了时进一步缩小尺寸的一些看法。

本书的独特之处在于它非常全面地涵盖了纳米尺度 CMOS 下一个工作稳定及可测试系统从工艺技术到设计和封装的全过程。

本书反映了作者自己在这一领域的研究工作，但也反映了作者近 30 年来为 NXP 和 Philips 公司的系统设计师及工艺工程师们交互式讲授 CMOS 设计的经历。这为双方提供了事情的来龙去脉和正确观察事物相互关系的能力。

我非常热情地将这本书推荐给所有从事未来硅片上系统的设计与制造的工程师们，以及希望了解能使电子系统工作的基本原理的工科大学生们。

Hugo De Man
比利时鲁汶大学资深教授
IMEC 高级会员

前　　言

集成电路(IC)是一块其上有许许多多互相连接的电子元件的半导体材料。这些互相连接的“芯片”元件实现特定的功能。所用的半导体材料通常是硅，但也可以是其他材料，如砷化镓。

集成电路在最现代的电子产品中非常重要。第一块集成电路由 Jack Kilby 于 1959 年发明。这一器件与其发明者的照片显示在图 P-1(又见彩插图 P-1)中。图 P-2 显示了集成电路的复杂度在此之后的发展情形。它显示了最先进的集成电路中所包含的元件数目以及这些集成电路首次公布的年份。图中表现出的集成电路复杂度每两年翻倍的规律是由 Intel 公司的摩尔(Moore)先生于 1964 年预见的，他的这一规律对于预见一块芯片上逻辑晶体管的数目至今仍然正确。但由于特征尺寸的缩小已接近极限，某些存储器的复杂度现在需要每三年才翻倍。这在图 P-2 中表现为复杂度增长的曲线慢慢趋向饱和。




图 P-1 第一块集成电路的诞生:1958 年 Jack Kilby 用实验表明除了晶体管外，电阻和电容也可以用半导体工艺实现。Kilby 是德州仪器公司的工作人员，于 1959 年提交了名为“小型化电子电路”(Miniaturized Electronic Circuits) 的专利申请。他的申请得到了授权。许多日本公司在 1990 年对此的认可意味着德州仪器公司仍然从 Kilby 的专利中获益(来源:Texas Instruments/Koning & Hartman)

图 P-3 列出了各类集成电路相对的半导体市场收益。CMOS 集成电路约占整个半导体市场的 75%。今天的数字集成电路可以在一块 1 cm^2 的单片上包含几亿个甚至超过十亿个晶体管。它们可以进一步分为三类:逻辑、微处理器及存储器。约 10% 的 CMOS 集成电路为模拟电路。

图 P-4 ~ 图 P-7 显示了集成电路工艺的进展情形。图 P-4(又见彩插图 P-4)为一个分立的 BC107 晶体管。图 P-5 的数字滤波器含有几千个晶体管，而图 P-6 的 DAB 芯片含有 600 万以上的晶体管。图 7.25 (见 7.6 节)中的 Intel Pentium4 Xeon 双核处理器含有 13 亿个晶体管。

图 P-7 显示了一块采用 63 nm 工艺、8 Gb 多电平(每单元含多位数据)的 NAND-flash 存储器芯片。




图 P-2 每块集成电路上元件数目的增长情况




图 P-3 各类集成电路相对的半导体市场收益(来源:IC Insights)

图 P-8 形象地显示了不同半导体元件例如一个硅原子、一个晶体管及一块集成电路的尺寸对比。单个 MOS 晶体管的尺寸将逼近一个病毒的大小。

本书探究与 CMOS 集成电路相关的各个方面。所介绍的主要内容包括相关的基本物理原理，同时也说明工艺、设计和实现方面的内容并讨论有关应用，此外还将介绍用于集成电路设计的 CAD 工具，它们当前和所期望的进展也将得到关注。

本书的内容基于一门面向工业界的课程“集成电路技术引论”(An introduction to IC techniques) 中的 CMOS 部分。这门课程已讲授了近三十年，先在 Philips 公司讲授，目前在 NXP Semiconductors 公司讲授。对该课程教材的不断修订和扩充保证了本书与集成电路工业界的紧密联系。本书讨论的层次使它成为一本非常适合于设计师、工艺师、CAD 开发人员、测试工程师、失效分析工程师、可靠性工程师、专业销售人员和集成电路使用者的引论书。本书也非常适合于学习相关工程类课程的研究生与本科生。




图 P-4 单个 BC107 双极型晶体管
(来源:NXP Semiconductors)




图 P-5 含几千个晶体管的数字滤波器
(来源:NXP Semiconductors)




图 P-6 数字音频广播(DAB)芯片,含有 600 万个以上的晶体管(来源:NXP Semiconductors)




图 P-7 8 Gb 容量 63 nm 工艺 MLC NAND 快闪存储器芯片的版图(来源:Samsung)




图 P-8 不同半导体元件(例如原子、晶体管、集成电路)的尺寸对比

作者尽了相当大的努力来提高本书的可读性，因而只包括了最重要的公式。大量的插图与照片应当有助于加强书中的解释。本书中设计与应用的例子主要是数字的，这反映了所有现代 CMOS 集成电路中 90% 以上是数字电路的事实。但书中介绍的内容将同样使模拟电路设计者对纳米 CMOS 电路的物理原理、制造和工作有一个基本的了解。书中各章的内容总结如下。出于教学目的，前四章分别从讨论 nMOS 的物理原理、nMOS 晶体管的工作、nMOS 电路的行为、nMOS 的制造工艺等开始。由于 pMOS 晶体管的工作与 nMOS 晶体管完全互补，因此很容易理解互补 MOS(CMOS) 电路的工作与制造。书中每一章的主要内容都经过非常有组织及合乎逻辑顺序的选择，从而能逐渐累积起从基本原理到专用芯片的知识。在每一章中获得的知识对于理解后续各章所介绍的内容是必不可少的。每一章末都列出了参考文献并附有练习题。这些练习题总结了本章的重点，并且也是一个完整学习过程的重要组成部分。

第 1 章详细讨论了 MOS 晶体管的基本原理和它的物理基础。通过推导 MOS 器件简单的电流 - 电压公式并说明它们的特性，可以显示出工艺参数与电路性能之间的关系。

晶体管尺寸的不断缩小加大了由简单 MOS 公式所预见到的性能与实际晶体管行为之间的差别。第 2 章解释了温度及不断缩小的几何尺寸对这一行为的影响。这些效应除了影响晶体管和电路的性能以外，还会减少器件寿命和降低可靠性。

第 3 章考察了制造 CMOS 集成电路的各种工艺。在总结了现有可用做原始材料的各种衬底(圆片)之后，该章说明了最重要的相关光刻和工艺步骤。接着该章讨论了用来制造现代超大规模集成电路的先进的纳米 CMOS 工艺。

CMOS 电路的设计放在第 4 章。对 nMOS 电路性能特点的介绍为解释 CMOS 设计和画版图的过程提供了极为有用的基础知识。

MOS 工艺及它们的派生工艺用来制造第 5 章所讨论的特殊器件。电荷耦合器件(CCD)、CMOS 成像器以及 MOS 功率管就属于这类特殊器件。第 5 章最后介绍了 BiCMOS 电路工作的基本概念。

独立式存储器现在约占半导体市场总收益的 25%。但与此同时，在逻辑与微处理器集成电路中，嵌入式存储器占晶体管总数的近 80%。因此在今天全世界生产的全部晶体管中，约 90% 都落在独立式或嵌入式的存储器中。这一比例预期在今后也将处于这一水平或会进一步提高。为此第 6 章考察大部分已有的存储器类型。该章解释了不同类型存储器的基本结构和工作原理。另外还清楚地说明了它们各自的特点与应用领域之间的关系。

集成电路工艺的发展使现在已能很容易地把整个系统集成在单个芯片上，这些片上系统包含几亿个乃至十亿个以上的晶体管。第 7 章介绍了用于这些超大规模集成电路的各种设计与实现技术。这些技术的优缺点及相关的 CAD 工具将在该章考察。各种现代工艺已用来实现单独的一类超大规模集成电路，这类集成电路是由应用者而不是由制造者来定义的。这些专用集成电路(ASIC)也将在该章考察。该章还将讨论使用这些电路的目的和原因。

由于功耗的持续增大，已经达到了廉价塑料封装所能承受的最大限度。因此，所有的 CMOS 设计者都必须具有“低功耗的观念”。第 8 章全面概述了针对 CMOS 工艺以及针对不同设计层次的低功耗和低漏电方案。

超大规模集成电路日益加大的设计复杂度，连同越来越高的工作频率，使它对物理效应愈加敏感。这些效应决定了纳米 CMOS 集成电路的可靠性与信号完整性。第 9 章讨论了这些效应以及可采用的设计方法以将可靠性与信号完整性保持在一个足够高的水平上。

最后，测试、成品率、封装、调试以及失效分析是决定集成电路最终成本的重要因素。第 10 章概述了当前最高水平的支持测试、调试和失效分析的技术。同时该章相当详细地总结了现有的封装工艺，并探讨了它们未来的趋势。与集成电路生产相关的要素也在本章中考察，这些要素包括质量和可靠性。

与逐渐发展的各代工艺相关的晶体管尺寸的持续减小是最后一章(即第 11 章)的主要内容。这一尺寸缩小对晶体管的行为和集成电路的性能产生了各种影响。由此加剧的物理效应及对可靠性与信号完整性的相关影响是该章关注的重点。该章还介绍了进一步微型化可能带来的结果及可能遇到的困难。这对正朝着纳米器件疾驰的集成电路工业所面临的挑战提出了一些深思。

本书中不是所有的数据都是从作者的头脑中萌发出来的。许许多多参考书和论文的贡献使本书所介绍的内容处于当前的最高技术水平。作者做了相当大的努力使所列出的参考文献完整无误，但也为可能存在的不完善而在此致歉。

致谢

我希望向为完成本书而做出贡献的所有人致谢，虽然不可能列出所有这些人的名字。我高度评价我从事专业工作的环境:Philips 研究所，它的半导体研究部门现已成为 NXP Semiconductors 公司的一部分。这一实验室为我创造了与许多国际上享有盛誉的同事们一起工作的机会，这些同事在他们所从事的半导体领域都是具有真知灼见的真正专家。他们自始至终为我提供了收益颇丰的讨论以及相关文稿与手稿的审阅。我想在这里特别指出的是，我的同事 Marcel Pelgrom 和 Maarten Vertregt 在全书讨论 MOS 晶体管的现状及变化趋势方面，以及 Roger Cuppens 和 Roelof Salters 在讨论非挥发性存储器和随机存取存储器方面都分别给予了我极大的帮助。

我特别感谢 Andries Scholten 和 Ronald van Langevelde 帮助审阅了第 2 章以及对这一章中有关漏电机理的讨论，感谢 Casper Juffermans 和 Johannes van Wingerden 对第 3 章光刻工艺部分的建议以及 ASM Lithography 公司的 Ewoud Vreugdenhil 对该部分内容的审核。我也衷心感谢 Robert Lander 仔细审阅了 CMOS 工艺技术部分和 CMOS 器件未来发展趋势部分，感谢 Gerben Doornbos 提供了在制造当今最高水平 CMOS 器件中所采用的正确尺寸及掺杂浓度。我很感谢 Octavio Santana 通过多次电路仿真得到了第 4 章中反相器链各级尺寸渐变比率(锥形系数)的表格。我要感谢所有审阅第 5 章有关基于 MOS 管工作的特殊电路和器件的人:Harvest Imaging 公司的 Albert Theuwissen 审阅了 CCD 和图像传感器部分，Johan Donkers 和 Erwin Hijzen 审阅了 BICMOS 部分，以及 Jan Sonsky 审阅了有关高电压的部分。我同时要感谢他们非常乐意为我提供许多宝贵的照片资料。我要感谢 Toby Doorn 和 Ewoud Vreugdenhil 帮助审阅了存储器这一章(第 6 章)。我很感谢 Paul Wielage 所做的有关存储器成品率降低的统计仿真工作。感谢 Ad Peeters 提供了在低功耗一章(第 8 章)中有关异步设计部分的信息及对这部分内容的审核。在讨论集成电路稳定性的第 9 章中，可靠性问题是该章的一个重要部分。在这一方面我要感谢 Andrea Scarpa 帮助审阅了热载流子和 NBTI 的内容，感谢 Theo Smedes 帮助审阅了 ESD 和闩锁效应，感谢 Yuang Li 帮助审阅了电迁移部分。我同样要高度评价 Bram Kruseman、Henk Thoonen 和 Frank Zachariasse 的工作，他们分别审阅了有关测试、封装和失效分析部分。我也为他们提供给我许多插图和照片而表示感谢，这些插图和照片支持和丰富了第 10 章中有关这些内容的讨论。最后我希望感

谢 Chris Wyland 和 John Janssen，是他们分别对集成电路封装的电学和热学特性进行了评论及补充。

我非常感谢所有学习这门课程的人，是他们对授课方面的反馈以及他们的指正和有建设性的意见促成了本书的高质量和完整性。

同时，总的来说我要感谢 Philips 研究所和 NXP Semiconductors 公司所给予我的合作。感谢我的儿子 Bram 帮助完成封面设计及第 4 章中的版图，感谢 Ron Salfras 修改了大部分英文稿。

我特别要表达对我女儿 Kim 和 Henny Alblas 的感谢，她们花费了许多时间创作了秀丽多彩的图片，这些图片非常有助于本书的质量和内容的清晰。

最后，我感谢 Harold Benten 和 Dré van den Elshout 非常认真的编辑和排版工作。他们的努力确保了本书的出版质量不会不为读者所注意。

当然最深切的感激与谢意必须再次赋予我的家庭，特别是我的夫人，以及她多年来特别的宽容、耐心和理解。2007 年是特别忙碌的一年。所丢失的时间不可能再次重获，但我希望在这之后能回报给她更多的空余时间。

Harry J. M. Veendrick

2008 年 2 月于 Eindhoven

主要符号

α	沟道缩短因子	ϵ_0	绝对介电常数
A	面积; 尺寸比 10.3.1	ϵ_{ox}	氧化物的相对介电常数
a	活动因子	ϵ_r	相对介电常数
β	MOS 晶体管的增益因子	ϵ_{Si}	硅的相对介电常数
β_{\square}	正方形沟道 MOS 晶体管的增益因子	E	电场强度
β_n	nMOS 晶体管的增益因子	E_c	导带能级
β_p	pMOS 晶体管的增益因子	E_f	费米能级
β_{total}	晶体管组合的等效增益因子	E_i	本征(费米)能级
C	电容	E_{ox}	氧化层上的电场
C_b	位线电容	E_v	价带能级
C_d	耗尽层电容	E_x	横向电场强度
C_{db}	漏-衬底电容	$E_{x, \text{sat}}$	临界横向电场强度
C_g	栅电容	E_z	纵向电场强度
C_{gb}	栅-衬底电容	ϕ	电势
C_{gd}	栅-漏电容	ϕ_f	费米势
C_{gs}	栅-源电容	ϕ_s	相对于衬底内部的硅表面势
C_{gdo}	与电压无关的栅-漏电容	ϕ_{MS}	栅和衬底之间的接触电势
C_{gso}	与电压无关的栅-源电容	F	特征尺寸(等于半节距, 用于独立式存储器)
C_{par}	寄生电容	f	时钟频率
C_{\min}	最小电容	f_{\max}	最大时钟频率
C_{ox}	氧化层电容	γ	体现源-漏电压与阈值电压扰动之间关系的系数
C_s	硅表面和内部之间的电容; 尺寸缩小后的电容	g_m	跨导
C_{sb}	源-衬底(源-体)电容	I	电流
C_t	总电容	I_b	衬底电流
CD	关键尺寸	I_{ds}	漏-源电流
ΔL	设计的沟道长度与有效沟道长度之差	I_{ds0}	当栅-衬底电压为 0 V 时的特征亚阈值电流
ΔV_T	阈值电压扰动	$I_{ds, D}$	驱动管的漏-源电流
D_0	均匀分布缺陷(灰尘颗粒)的缺陷密度	$I_{ds, L}$	负载管的漏-源电流
D_l	阈值电压对于沟道长度的相关系数	$I_{ds, \text{sat}}$	饱和晶体管的漏-源电流
D_w	阈值电压对于沟道宽度的相关系数	$I_{ds, \text{sub}}$	亚阈值漏-源电流
ϵ	介电常数	I_{\max}	最大电流

I_{on}	导通电流	s_{subthr}	亚阈值斜率
I_R	流过电阻上的电流	τ	延时
$i(t)$	与时间有关的电流	τ_f	下降时间
j	电流密度	τ_r	上升时间
k	玻尔兹曼常数	τ_R	电介质弛豫时间
K	K 系数, 表示源-衬底电压与阈值电压之间的关系	T	时钟周期
λ	光波长	T_{min}	最小时钟周期
L	晶体管的有效沟道长度; 电感	Temp	温度
ΔL_{CLM}	沟长调制引起的沟长缩短	Temp _A	环境温度
L_{eff}	有效沟道长度	Temp _C	封装外壳温度
L_{ref}	参照晶体管的有效沟道长度	Temp _J	结温度
M	成品率模型参数	T_{lf}	晶体管寿命时间
μ_0	衬底载流子迁移率	t	时间
μ_n	沟道电子迁移率	t_{cond}	导体厚度
μ_p	沟道空穴迁移率	t_d	耗尽层厚度
N_A	衬底掺杂浓度	$t_{dielectric}$	电介质厚度
N. A.	数值孔径	t_{ox}	栅氧厚度
ρ	电荷密度	t_{is}	绝缘体厚度
P	功耗	U	计算能力
P_{dyn}	动态功耗	v	载流子速度
P_{stat}	静态功耗	v_{sat}	载流子饱和速度
p	电压降低因子	V	电压
Q	电荷(量)	V_B	击穿电压
q	基本电荷, 电子电荷	V_p	降低后的电压
Q_d	耗尽层电荷	V_0	耗尽层电压
Q_g	栅电荷	V_{bb}	衬底电压
Q_m	反型层中总的可动电荷	V_{dd}	电源电压
Q_n	沟道中单位面积可动电荷	V_c	硅表面的电势
Q_{ox}	氧化层电荷	V_{ds}	漏-源电压
Q_s	半导体中总的电荷	$V_{ds, sat}$	饱和晶体管的漏-源电压
R	电阻	V_E	厄尔利电压
R_{JA}	结至空气的热阻	V_{fb}	平带电压
R_{JC}	结至封装外壳的热阻	V_g	栅电压
R_L	负载电阻	V_{gg}	额外的供电电压
R_{out}	输出电阻或沟道电阻	V_{gs}	栅-源电压
R_{TH}	热阻	$V_{gs, L}$	负载管的栅-源电压
r	锥形系数	V_H	高电平
s	按比例缩小因子	V_{in}	输入电压
		V_j	结电压

V_L	低电平	V_{xL}	负载晶体管的与工艺有关的阈值电压项
V_{PT}	晶体管的穿通电压	V_{xD}	驱动晶体管的与工艺有关的阈值电压项
V_{sb}	源-衬底(背偏置)电压	W	晶体管的沟道宽度
V_{ss}	接地电压	W_n	nMOS 晶体管的沟道宽度
V_{ws}	阱-源电压	W_p	pMOS 晶体管的沟道宽度
V_T	阈值电压	W_{ref}	参照晶体管的沟道宽度
$V_{T,D}$	驱动管的阈值电压	$\frac{W}{L}$	晶体管尺寸比
V_{Tdep}	耗尽型晶体管的阈值电压	$\left(\frac{W}{L}\right)_n$	nMOS 晶体管尺寸比
V_{Tenh}	增强型晶体管的阈值电压	$\left(\frac{W}{L}\right)_p$	pMOS 晶体管尺寸比
$V_{T,L}$	负载管的阈值电压	x	到指定参考位置的距离
V_{Tn}	nMOS 晶体管的阈值电压	Y	成品率
V_{Tp}	pMOS 晶体管的阈值电压	Z_i	输入阻抗
V_{Tpar}	寄生晶体管的阈值电压		
V_{out}	输出电压		
$V(x)$	位置 x 处的电势		
V_x	与工艺有关的阈值电压项		