

可逆逻辑电路综合 及可测性设计技术

胡 靖 ◇ 著



黑龙江大学出版社

HEILONGJIANG UNIVERSITY PRESS


014037521

TN402

63

可逆逻辑电路综合 及可测性设计技术

胡 靖 ◇ 著



北航

C1725734



黑龙江大学出版社
HEILONGJIANG UNIVERSITY PRESS

TN402

63

014031251

图书在版编目(CIP)数据

可逆逻辑电路综合及可测性设计技术 / 胡靖著. --
哈尔滨 : 黑龙江大学出版社, 2014. 1
ISBN 978 - 7 - 81129 - 502 - 3

I. ①可… II. ①胡… III. ①集成电路 - 电路设计 - 研究 IV. ①TN402

中国版本图书馆 CIP 数据核字(2012)第 133052 号

可逆逻辑电路综合及可测性设计技术
KENI LUOJI DIANLU ZONGHE JI KECEXING SHEJI JISHU
胡 靖 著

责任编辑 李 丽 肖嘉慧
出版发行 黑龙江大学出版社
地 址 哈尔滨市南岗区学府路 74 号
印 刷 哈尔滨市石桥印务有限公司
开 本 880 × 1230 1/32
印 张 10.5
字 数 227 千
版 次 2014 年 1 月第 1 版
印 次 2014 年 1 月第 1 次印刷
书 号 ISBN 978 - 7 - 81129 - 502 - 3
定 价 24.00 元

本书如有印装错误请与本社联系更换。

版权所有 侵权必究

前 言

随着集成电路工艺进入超深亚微米和纳米时代,不断增大的电路规模、不断增加的功耗和日益凸现的物理效应等问题,都已经成为集成电路自动化所面临的新挑战。快速发展的集成电路低功耗设计自动化需要多学科的交叉研究,并且存在着大量的组合优化和统计分析等问题,已成为该领域备受关注的研究热点和前沿。工艺参数变动对电路性能(如速度和功耗)的影响越来越大,迫使低功耗设计辅助工具软件必须考虑工艺参数变动对低功耗设计的影响。集成电路低功耗设计算法需要更为高效的电路时延和功耗分析算法,所以提高电路时延和功耗统计分析的效率,不仅是电路时延和功耗统计分析领域的研究方向,也是电路低功耗设计统计方法研究进一步发展的关键。针对可逆电路对低功耗设计的潜在优势,本书以可逆电路为背景,对结合物理因素的逻辑综合优化方法和性能分析方法进行了深入的研究,旨在探讨低功耗设计中以物理因素为中心的逻辑综合优化方法和性能分析方法。

本书深入分析了可逆电路的工作特点、综合优化及其性能分析问题,提出了相应的综合优化方法并实现了该算法。本书研究了可逆电路的面积和时延问题,采用矩阵模型和符号代数

作为理论基础,提出了一种符号综合方法;深入研究了可逆电路的时延分析问题,针对串扰对电路的时延带来的影响,探讨了串扰时延的计算方法,进一步在考虑面积、时延、串扰等约束下利用成本函数来指导综合过程;深入分析和研究了性能分析问题,针对工艺参数变动对电路性能(如速度和功耗)的影响日益显著的问题,提出了更加精确的电路时延和漏功耗分析方法;针对分析的复杂度和精确度问题,提出了面向性能参数的约简方法;探讨了时空参数下的分析问题,并且取得了以下创新性的成果。

本书将可逆电路映射到一个矩阵上,从而能够方便地从中提炼出成本函数所必需的相关因子以及电路中任意点的输入输出值;将缩减所用门数量作为首要目标的同时,将减少垃圾线数作为次要目标;将可逆逻辑综合问题当作多输出逻辑综合问题来处理,通过划分确保每个分区中的必要输出为单输出,利用符号代数方法找出每个划分的候选门;通过附加额外的约束条件,将 PPRM 中的布尔运算映射为布尔多项式的运算,提出了一种以 Gröbner 基为数学基础的分解策略来获得候选门,既解决了计算的复杂性问题,又改善了电路的性能。

本书在电路综合过程中考虑了串扰因素,通过信号波形间的距离,考虑了波形间的形状,分析了波形之间的相关性,定义了波形相似性的概念,建立了串扰以及串扰时延的计算方法,提出了基于串扰优化的交换线间排列的优化方法。这一点通常被其他可逆电路综合方法所忽视。在成本函数中,本书提出了权值确定算法,能根据不同的优化目标找到适宜的结果。

在解决低功耗问题时,不能单纯地依靠低功耗器件的选用,还必须与其他一些方法相结合来设计系统。本书将海森矩阵的

概念引入到二次时延模型中,建立了改进的二次时延模型,纠正了现有二次模型分析中的方差分析错误,为后续的研究工作打下基础。本书提出了电路漏功耗的对数用改进的二次模型拟合方法,直接用工艺参数变动变量表达,并论证了这一拟合的正确性和合理性,简化了分析过程。

本书建立了一个层次化性能分析模型,根据电路的时延和漏功耗的对数的统一表达形式,提出了一种新颖的基于 CH (Correlation - Hessian Matrix) 的面向性能的参数约简方法,保留部分重要参数,减小计算规模。利用 CH 矩阵做约简方法既考虑了工艺参数之间的依赖关系,又考虑了它们与高层次之间的关系,从而提高了性能预算的精确度。在探索时空参数变化下的参数模型时,笔者尝试将工艺参数扩展到时空参数进行讨论。

本书利用可逆电路建立了 LFSR 测试向量发生器,以实现可逆电路的内建自测试技术。

本书深入研究了可逆电路的综合优化问题以及工艺参数变化带来的性能分析等新问题,具有很强的针对性和代表性,可以作为其他以低功耗设计为中心的集成电路自动化设计方法的借鉴。本书内容仍有不足之处,希望各位读者给予指正。

胡靖

2012 年 3 月

目 录

第1章 概述	1
1.1 集成电路技术的发展和研究目标	3
1.1.1 集成电路发展带来的挑战	3
1.1.2 研究意义和研究目标	5
1.2 国内外的研究现状	8
1.2.1 低功耗电路结构	8
1.2.2 低功耗性能分析	12
1.3 本书的研究内容	17
第2章 集成电路低功耗设计概述	21
2.1 集成电路功耗的组成	23
2.2 集成电路低功耗设计方法	28
2.2.1 集成电路的功耗分析	28
2.2.2 低功耗设计方法	32
2.2.3 不同层次的低功耗设计技术	38
2.3 本章小结	40

第3章 可逆逻辑电路.....	41
3.1 引言.....	43
3.2 可逆.....	45
3.3 可逆逻辑门	46
3.3.1 NOT 逻辑门	46
3.3.2 CNOT 逻辑门	47
3.3.3 (2 - bit) Toffoli 逻辑门	47
3.3.4 (m - bit) Toffoli 逻辑门	49
3.3.5 交换门	50
3.3.6 控制交换门	51
3.4 本章小结.....	52
第4章 可逆电路的符号综合方法	53
4.1 引言.....	55
4.2 不可逆逻辑的可逆化.....	56
4.3 模板匹配法.....	60
4.4 符号综合方法	65
4.4.1 数学模型	67
4.4.2 符号代数方法	73
4.4.3 缩减时延	77
4.4.4 成本函数	79
4.4.5 减少垃圾线	79
4.4.6 算法描述	80

4.4.7 实验结果	81
4.5 本章小结	84
第5章 考虑串扰的可逆电路综合	85
5.1 引言	87
5.2 串扰时延模型	88
5.2.1 串扰计算	88
5.2.2 串扰时延模型	91
5.3 交换线间排列	92
5.4 成本函数 CF 的确定	93
5.5 综合算法	94
5.6 实验结果	96
5.7 本章小结	106
第6章 工艺参数变动下可逆电路的时延和 漏功耗分析	109
6.1 引言	111
6.2 工艺参数变动下的时延分析	115
6.2.1 加法 ADD 操作	118
6.2.2 取最大值 MAX 操作	118
6.3 工艺参数变动下的漏功耗分析	124
6.4 实验结果	128
6.5 本章小结	131

第7章 工艺参数变动下可逆电路的层次化	
性能分析	133
7.1 引言	135
7.2 层次模型	137
7.3 物理级和逻辑级的详细分析	138
7.4 层次化性能分析	139
7.4.1 层次化方差分析	139
7.4.2 CH(相关系数 - 海森矩阵) 参数约简方法	141
7.5 探索时空参数下的高次模型拟合	143
7.5.1 时空参数分析	144
7.5.2 空间参数分析	145
7.6 实验结果	150
7.7 本章小结	153
第8章 可逆电路的测试综合方法	155
8.1 引言	157
8.2 经典电路的测试技术	158
8.2.1 故障类型及建模	158
8.2.2 故障模拟	161
8.2.3 自动测试向量生成方法	164
8.2.4 扫描设计	170

8.3 可逆逻辑电路的可测性设计方法	182
8.3.1 可测性可逆逻辑的基本概念	183
8.3.2 构造可逆电路可测性实现的分析算法 ...	186
8.3.3 实验结果	200
8.4 内建自测试	203
8.4.1 伪随机序列生成电路	205
8.4.2 LFSR 序列与反馈多项式的关系	206
8.4.3 LFSR 序列特性	209
8.4.4 伪随机序列电路的设计	211
8.5 本章小结	213
结语	215
 附录	219
附录 1 术语表	221
附录 2 Gröbner 基	225
附录 3 典型的可逆电路综合算法	232
附录 4 实验所用到的部分可逆电路 ^[106]	255
 参考文献	281
 后记	320

第1章

概述

1.1 集成电路技术的发展和研究目标

随着计算机技术在超大规模集成电路(VLSI)设计中的广泛应用,传统设计方法已完全由计算机辅助设计(CAD)所取代,进而形成了新的集成电路产业,为人类的进步和社会的发展作出了巨大的贡献。

各种高端芯片已经应用于航空航天、通信、计算机、工业控制及家用电器等各个领域,并发挥着极其重要的作用。随着制造工艺的不断进步,集成电路逐步进入纳米阶段,集成电路的设计规模也由超大规模集成电路、甚大规模集成电路(ULSI)向极大规模集成电路(GLSI)发展。集成电路技术不断地向着高集成度、超小型化、高性能、高可靠性的方向发展。

1.1.1 集成电路发展带来的挑战

近40年,集成电路产业几乎严格按照摩尔定律的指数规律在发展。如今的0.1微米工艺甚至纳米工艺已经允许专业人员设计出包含几亿个晶体管的芯片,可以实现在一块芯片内集成一个系统。预计今后的几十年,集成电路的发展仍将遵循这一定律。

随着工艺的进步,芯片的工作频率不断提高,芯片的功耗也不断增加,因此,高功耗对集成电路设计的约束也越来越大。^[1-4]目前,在高端芯片设计中,功耗约束仅次于时延约束,而对于便携设备,功耗约束已成为芯片设计的首要约束。^[4]高功

耗给集成电路的设计带来了诸多不利的影响。^[5]对于集成电路的供电网络,由于工艺不断进步,集成电路的供电电压不断降低,然而功耗却不断增大,随之带来的是集成电路的供电网络所提供的工作电流急速增大,这就大大提高了集成电路的供电网络的设计难度。^[6-9]对于集成电路的封装及散热设备,由于功耗的不断增大,集成电路的发热量也越来越大,并对封装材料的散热性要求提高,从而提高了封装成本。^[10]

目前,封装成本在集成电路制造成本中占有较大的比重。集成电路的时延是目前高端芯片设计中注重功耗约束的主要原因。^[11]功耗越大,电路额定供电电压就越难保证。当工作电压降低时,逻辑门的驱动能力就会下降,电路时延就会增加,从而电路的时延故障就会增加。对于集成电路的测试,功耗越大,芯片的工作温度就越难控制。随着工作温度的不断升高,一些制造所产生的物理缺陷就会凸现,造成逻辑故障,这都将加大集成电路的测试难度。综上所述,集成电路必须进行低功耗设计。

随着半导体工艺进入纳米工艺时代,面向制造的设计(Design for Manufacturing, DFM)或可制造型设计已成为一大热门的研究领域。如何削弱和利用工艺参数变化(Process Variation, PV)对集成电路设计的影响是其中的一个主要研究方向。^[4,12]

高端芯片以高性能、高集成度等优点深受人们的青睐,已成为集成电路发展的路标,促使下一代集成电路向着高性能、高频率、高复杂度、高集成度的方向发展,但这也面临着诸多的挑战。^[5,13-15]从大的方面来看,高昂的投入、环境保护、设计与测试复杂性的大幅增加等,构成了一些宏观的挑战。^[5,15]从小的方面来看,功耗控制、温度控制、信号完整性控制、工艺参数变化控制

等,则构成了众多具体的挑战,需要从电子、计算机、数学、物理、化学等学科进行研究,特别是需要进行多学科交叉研究。^[4,5,13-15]

因此,下一代集成电路的研究工作具有非常巨大的应用价值和理论意义。

1.1.2 研究意义和研究目标

多年来,理论物理学家一直在研究有关计算物理学极限的一些基本问题——进行一个基本的计算步骤所消耗的最低能量是多少,这个物理学分支被称为“计算物理学”(Computation Physics)。

在20世纪60年代,Landauer发现,在计算过程中由于信息的损失会产生热量。^[16]换句话说,信息损失意味着增加它的次序,让它少一些随机性。在物理学中,用熵(Entropy)来测量一个物理系统的混乱程度,将熵理论应用于集成电路设计中,把逻辑电路的信号看作一个随机信号集合,电路系统的熵就为系统的随机性或不确定性。

由热力学第二定律可知,在封闭系统(一个能量都不会传递出去或进来的系统)中熵值不会减小,所以,在计算过程中如果一个信息被清除,它的熵和它的混乱程度将减小,那么,既然综合是不会减小的,多余的熵将以一种热的形式散发到计算部件的周围环境中去。例如,计算机在计算过程中产生热量的部分原因就是现代计算机的不可逆形式。

例如,与门是一个不可逆的基本电路,它有两个输入信号线

和一个输出线。如果输出是 1,那么两个输入都是 1。但是如果输出是 0,就不能推断出两个输入是 00、01 还是 10。这就意味着,不是总能通过输出信息来推断输入信息的。与门的两个输入包含 2 bit 的信息,只有一个输出包含 1 bit 的信息,所以,与门在操作过程中将损失信息。

随着各种芯片的功能不断增强,除非每个操作的能量消耗至少要像功能提高一样迅速降低,否则消耗的总能量必然会增加到无法接受的地步。

一些物理计算学家一直在思考这样一个问题:如果摩尔定律一直扩展到分子级别,如果人们还继续采用传统的不可逆的、清除比特的信息处理技术,分子级别电路将会产生惊人的热量。如此高度密集的电路不但会因为过热而熔化,甚至会发生爆炸。很明显,即使分子级别的电路会被制造出来,也必须放弃传统的不可逆形式,而转向可逆计算形式。摩尔定律继续有效,无疑成为了设计者们使用可逆计算模式的动力。

研究人员将注意力转向可逆计算机的研究上,尤其是便携式设备的研制人员对可逆计算更为感兴趣。集成电路实现可逆性,将使消耗的能量更少,这可以帮助设计者们解决诸多棘手的难题。因此,实现集成电路的可逆性势在必行。

由于低功耗设计贯穿于从系统体系结构级、算法行为级、逻辑电路级到器件工艺级在内的整个数字系统设计流程,因此,按不同的层次先后提出了一批低功耗设计技术。^[17~19]逻辑综合是集成电路设计中的重要环节,起着分水岭的作用。逻辑综合效果的好坏直接影响后端设计的质量,因此是设计者们十分关注的问题。