



高职高专电子类专业“十二五”规划教材

# 电子设计 自动化(EDA)技术

GAOZHIGAOZHUANDIANZILEIZHUANYESHIERWUGUTHUAJIAOCAI

编著 张平华 邹小金 徐红丽 曾荣周 雷道仲

主审 谭立新



中南大学出版社

[www.csupress.com.cn](http://www.csupress.com.cn)



高职高专电子类专业“十二五”规划教材

# 电子设计 自动化(EDA)技术

DIANZISHEJIZIDONGHUAJISHU

GAOZHIGAOZHUANDIANZILEIZHUANYESHIERWUGUIHUAJIJIAOCAI

编 著 张平华 邹小金 徐红丽

曾荣周 雷道仲

主 审 谭立新



中南大学出版社  
www.csupress.com.cn

---

图书在版编目(CIP)数据

电子设计自动化(EDA)技术/张平华等编著. —长沙:中南大学出版社,2013.7

ISBN 978-7-5487-0928-2

I. ①电... II. ①张... III. ①电子电路-电路设计-计算机辅助设计-高等职业教育-教材 IV. ①TN702

中国版本图书馆CIP数据核字(2013)第175588号

---

电子设计自动化(EDA)技术

张平华 邹小金 徐红丽 曾荣周 雷道仲 编著

- 
- 责任编辑 陈应征  
责任印制 周颖  
出版发行 中南大学出版社  
社址:长沙市麓山南路 邮编:410083  
发行科电话:0731-88876770 传真:0731-88710482  
印装 长沙市华中印刷厂
- 

- 开本 787×1092 1/16 印张 17.5 字数 434千字  
版次 2013年7月第1版 2013年7月第1次印刷  
书号 ISBN 978-7-5487-0928-2  
定价 35.00元
- 

图书出现印装问题,请与经销商调换

## 内容简介

《电子设计自动化(EDA)技术》以提高工程设计能力为目的,选择流行消费类电子产品为主要载体,通过“项目导向、任务驱动”编撰,深入浅出地对 EDA 技术及相关知识做了系统和完整的介绍。全书包括 7 个项目:三人表决器设计、四位加法器设计、数字电子钟设计、交通管理器设计、简易电子琴设计、步进电机控制器设计及数字温度计设计。每个项目从项目描述、知识准备、任务实现、考核评价、拓展提高 5 个方面编写。

本书的 CPLD/FPGA 开发软件选用国内应用广泛的 Altera 公司的 Quartus II,硬件描述语言选用目前世界上最常用的,并且在国内资料较多的 VHDL。所选取的七个项目,侧重点各有不同,实为培养学生掌握各种 EDA 开发方法。项目一旨在培养学生掌握基本的 EDA 概念、开发流程、EDA 开发软件的使用以及 VHDL 语言基础;项目二旨在培养学生掌握原理图设计和层次化电路设计方法;项目三旨在培养学生掌握 VHDL 语言要素与主要语句结构,具备基本的 VHDL 程序设计能力;项目四旨在培养学生掌握原理图、文本输入混合设计方法;项目五旨在培养学生利用 LPM 进行复杂 VHDL 程序设计的能力;项目六旨在培养学生掌握状态机设计方法;项目七旨在培养学生掌握单总线器件与 FPGA 的综合应用方法。

本书取材广泛、内容新颖、重点突出,可作为高等职业院校应用电子技术、电子信息工程、通信工程等信息类及相近专业的学生作为教材使用,也可作为相关专业技术人员的参考书。

## 前 言

EDA 是电子设计自动化(Electronic Design Automation)的缩写,是设计者以计算机为工具,在 EDA 软件平台上,用硬件描述语言完成设计文件,然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真,直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。

EDA 技术是计算机技术与电子设计技术相结合的一门崭新的技术,它给电子产品设计与开发带来了革命性的变化。随着 EDA 技术的发展,硬件电子电路的设计几乎都可以依靠计算机来完成,这样就大大缩短了硬件电子电路的设计周期,从而使制造商能迅速开发出品种多、批量小的产品,以满足市场的众多需求。现在,EDA 技术在通信、国防、航天、工业自动化、仪器仪表等领域的电子系统设计工作中的应用正以惊人的速度上升,它已成为广泛应用于各个电子信息领域的前沿技术之一。另外,利用 EDA 技术,能克服实验室元器件品种、规模、数量不足,仪器陈旧老化、实验电路板形式单调,不利于学生创新设计等缺点,对培养学生的应用开发、综合分析与设计能力和提高综合素质都具有重要的意义。可以说,在高职高专电子信息工程专业开设 EDA 技术教学具有重大意义。

现有高职院校专业教材几乎全都是按照知识体系编写,重理论、轻实践,重原理、轻应用或者根本与实践无关。学生学习了一个学期,竟然不知道这个知识在实践中有什么作用,为什么要学习,与今后的工作有什么联系,如何应用等。本书探索了回归工程教学的教材编写思路,要求是按照项目设计制作或者工作过程展开,将各科知识融入到项目或者产品的制作过程中,回归到人类认识自然的本原方式,典型工程案例的实践过程按照“任务驱动”的模式组织,通过“实践→归纳→推理→再实践”这一螺旋式上升的方法获取系统的科学知识和实践技能,回归到科学知识和实践技能获取的自然过程,并将企业的“6S”考核体系融入到教学考核评价中。选取七个典型的项目,编写教材,培养学生职业能力,是本书的主要探索,亦是本书的主要特色。教材每个项目主要包括以下几个部分:

①项目描述。介绍该项目的技术要求及其实现的主要技术关键,从知识、能力、态度等方面介绍各项目的教学目标。

②知识准备。实现项目设计制作所必需的知识,不求知识的完整性与全面性,以“必需够用”为度。

③任务实现。任务实现所需的材料准备、场地准备、技术资料的准备、实现的步骤、相关的技术要求、现场要求、工艺与技术文件的撰写等。

④考核评价。从学生作品的质量评价、技术评价、职业素养评价、完成过程评价的评价标准。

⑤拓展提高。让学生学会触类旁通、举一反三，学生知识的迁移，技能的强化，职业能力的拓展等。

张平华撰写了本书的项目三及项目七；邹小金撰写了本书的项目四及项目五；徐红丽撰写本书的项目一及项目二；曾荣周撰写了本书的项目六及附录，并协助进行了统稿工作。

本书在编著过程中，引用了诸多学者和专家的著作和论文中的研究成果，在这里向他们表示感谢。

由于EDA技术发展迅猛，加之作者水平有限，时间仓促，错误和疏漏之处在所难免，我们真诚地欢迎读者对书中的错误及有失偏颇之处给予批评指正，在此一并表示感谢！

编者

2013年4月

## 目 录

项目一 三人表决器设计 .....	(1)
(一)项目描述 .....	(1)
(二)知识准备 .....	(1)
1 EDA 技术及其发展 .....	(1)
2 可编程逻辑器件 .....	(3)
3 面向 CPLD/FPGA 的 EDA 设计流程 .....	(18)
4 基于 CPLD/FPGA 的常用 EDA 工具 .....	(21)
5 硬件描述语言 .....	(25)
(三)任务实现 .....	(35)
任务 1 Quartus II 软件安装 .....	(35)
任务 2 三人表决器设计 .....	(45)
(四)考核评价 .....	(67)
(五)拓展提高 .....	(68)
项目二 四位加法器设计 .....	(69)
(一)项目描述 .....	(69)
(二)知识准备 .....	(69)
1 四位加法器原理 .....	(69)
2 Quartus II 原理图输入设计方法 .....	(70)
(三)任务实现 .....	(72)
任务 1 利用原理图输入法设计 3-8 译码器 .....	(72)
任务 2 利用原理图输入法设计四位加法器 .....	(91)
(四)考核评价 .....	(98)
(五)拓展提高 .....	(99)
项目三 数字电子钟设计 .....	(100)
(一)项目描述 .....	(100)

(二)知识准备 .....	(100)
1 VHDL 语言要素 .....	(100)
2 VHDL 顺序语句 .....	(115)
3 VHDL 并行语句 .....	(129)
(三)任务实现 .....	(144)
任务1 数字电子钟设计方案分析 .....	(144)
任务2 数字电子钟的 VHDL 程序设计 .....	(145)
(四)考核评价 .....	(155)
(五)拓展提高 .....	(155)
<b>项目四 交通管理器设计 .....</b>	<b>(156)</b>
(一)项目描述 .....	(156)
(二)知识准备 .....	(156)
1 VHDL 与原理图混合设计方式 .....	(157)
(三)任务实现 .....	(161)
任务1 交通管理器设计方案分析 .....	(161)
任务2 交通管理器设计 .....	(162)
(四)考核评价 .....	(168)
(五)拓展提高 .....	(169)
<b>项目五 简易电子琴设计 .....</b>	<b>(170)</b>
(一)项目描述 .....	(170)
(二)知识准备 .....	(170)
1 子程序 .....	(170)
2 库、程序包及其配置 .....	(176)
3 VHDL 设计中 LPM 函数的应用 .....	(181)
(三)任务实现 .....	(192)
任务1 简易电子琴设计方案分析 .....	(192)
任务2 简易电子琴 VHDL 程序设计 .....	(195)
(四)考核评价 .....	(216)
(五)拓展提高 .....	(217)

---

<b>项目六 步进电机控制器设计</b> .....	(218)
(一)项目描述 .....	(218)
(二)知识准备 .....	(218)
1 有限状态机设计 .....	(218)
2 步进电机控制技术 .....	(227)
(三)任务实现 .....	(231)
任务1 步进电机控制器设计方案分析 .....	(231)
任务2 步进电机控制器设计 .....	(232)
(四)考核评价 .....	(234)
(五)拓展提高 .....	(235)
<b>项目七 数字温度计设计</b> .....	(236)
(一)项目描述 .....	(236)
(二)知识准备 .....	(236)
1 温度传感器 .....	(236)
2 单总线器件 .....	(236)
(三)任务实现 .....	(243)
任务1 数字温度计设计方案分析 .....	(243)
任务2 数字温度计设计 .....	(244)
(四)考核评价 .....	(253)
(五)拓展提高 .....	(254)
<b>附录 本书所使用开发板功能简介</b> .....	(255)
1 开发板硬件介绍 .....	(255)
1.1 硬件资源图示 .....	(255)
1.2 核心板资源 .....	(255)
2 开发板硬件原理图 .....	(256)
2.1 核心板管脚示意图 .....	(256)
2.2 接口板原理图 .....	(258)
3 开发板管脚映射表 .....	(267)
<b>参考文献</b> .....	(272)

# 项目一 三人表决器设计

## (一)项目描述

三人表决器完成的逻辑功能：当同意人数为多数时(两人或两人以上)，表决结果为通过；当不同意人数为多数时(两人或两人以上)，表决结果为不通过。

电路功能描述如下：三个人分别用拨码开关 KD1、KD2、KD3 来表示自己的意愿，如果对某决议同意，对应的拨码开关拨到高电平(上方)，不同意就把对应的拨码开关拨到低电平(下方)。表决结果用 LED(高电平亮)显示，如果决议通过那么实验板上 PL2 亮；如果不通过那么实验板上 PL1 亮；如果对某项决议有任意 2~3 人同意，那么此决议通过，PL2 亮；如果对某项决议只有一人或没人同意，那么此决议不通过，PL1 亮。

本项目利用 VHDL 语言，在 PLD(可编程逻辑器件 Programmable Logic Device)开发平台上设计一个三人表决器，并用 FPGA(Field Programmable Gate Array)器件为载体最终实现硬件电路。通过三人表决器设计项目训练及相关知识学习，达到如下目标：

- (1)了解 EDA 技术及其发展；
- (2)了解 PLD 的发展概况及结构特点；
- (3)掌握学习开发板的硬件组成；
- (4)掌握 EDA 的开发流程；
- (5)掌握 Quartus II 软件的文本输入设计方法；
- (6)能使用 Quartus II 软件对设计电路进行功能仿真；
- (7)掌握 VHDL 语言的基本结构；
- (8)能利用学习开发板对设计电路进行下载与调试；
- (9)能按照现场管理要求(整理、整顿、清扫、清洁、素养、安全、环保、节能)安全文明生产；
- (10)会查找相关资料；
- (11)会撰写项目报告并进行答辩；
- (12)具有团队合作精神，具有一定的组织协调能力。

## (二)知识准备

### 1 EDA 技术及其发展

#### 1.1 EDA 技术概念

EDA 是电子设计自动化 Electronic Design Automation 的缩写，是 20 世纪 90 年代初从 CAD(计算机辅助设计)、CAM(计算机辅助制造)、CAT(计算机辅助测试)和 CAE(计算机

辅助工程)的概念发展而来的。

一般而言,EDA技术的概念有狭义和广义之分。

狭义的EDA技术,就是以计算机为工作平台,以EDA软件工具为开发环境、以硬件描述语言为系统逻辑描述的主要表达方式、以ASIC(Application Specific Integrated Circuit)为实现载体的电子产品自动化设计过程。狭义的EDA技术或称为IES/ASIC自动设计技术,即通过使用有关的开发软件,自动完成电子系统设计的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真,直至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作,最终形成集成电子系统或专用集成芯片。本书讨论的对象专指狭义的EDA技术。

典型的EDA工具中必须包含两个特殊的软件包,即综合器和适配器。综合器的功能就是将设计者在EDA平台上完成的针对某个系统项目的HDL、原理图或状态图形描述,针对给定的硬件系统组件,进行编译、优化、转换和综合,最终获得我们欲实现功能的描述文件。综合器在工作前,必须给定所要实现的硬件结构参数,它的功能就是将软件描述与给定的硬件结构用一定的方式联系起来。也就是说,综合器是软件描述与硬件实现间的一座桥梁。综合过程就是将电路的高级语言描述转换成低级的、可与目标器件FPGA/CPLD相映射的网表文件。

适配器的功能是将由综合器产生的网表文件配置到指定的目标器件中,产生最终的下载文件,如JED文件。适配器所选定的目标器件(FPGA/CPLD芯片)必须属于在综合器中已指定的目标器件系列。

硬件描述语言HDL(Hardware Description Language)是相对于一般的计算机软件语言,如:C语言、PASCAL语言而言的。HDL语言是用于设计硬件电子系统的计算机语言,它能描述电子系统的逻辑功能、电路结构和连接方式。设计者可利用HDL程序来描述所希望的电路系统,规定器件结构特征和电路的行为方式;然后利用综合器和适配器将此程序编译成能控制FPGA和CPLD内部结构,并实现相应逻辑功能的门级或更底层的结构网表文件或下载文件。目前,就FPGA/CPLD开发来说,比较常用和流行的HDL主要有ABEL-HDL、AHDL、Verilog HDL和VHDL。

广义的EDA技术,除了狭义的EDA所包含的技术外,还包括计算机辅助分析CAA技术(如PSpice、EWB、MATLAB等),印制电路板计算机辅助设计PCB-CAD技术(如Protel、OrCAD等)。在广义的EDA技术中,CAA技术和PCB-CAD技术不具备逻辑综合和逻辑适配的功能,因此它并不能称为真正意义上的EDA技术。

EDA技术的三个层次:

- (1) EWB、PSpice、Protel的学习作为EDA的最初级内容。
- (2) 利用VHDL完成对CPLD/FPGA的开发等作为中级内容。
- (3) ASIC的设计作为最高级内容。

## 1.2 EDA技术的主要特征

EDA技术主要有以下特征:

(1) 高层次综合与优化的理论与方法取得了很大的进展,其结果大大缩短了复杂的ASIC的设计周期,同时提高了设计质量。

(2) 采用硬件描述语言来描述10万门以上的设计,形成了国际通用的VHDL等硬件描

述语言。它们均支持不同层次的描述,使得复杂 IC 的描述规范化,便于传递、交流、保存与修改,并可建立独立的工艺设计文档,便于设计重用。

(3) 开放式的设计环境(各厂家均适合)。

(4) “自顶向下”的算法。

(5) 丰富的元器件模型库。

(6) 建立并行设计工程框架结构的集成化设计环境,以适应当今 ASIC 的特点:规模大而复杂,数字与模拟电路并存,硬件与软件并存,产品上市更新快。

### 1.3 EDA 技术发展历程

EDA 技术是伴随着计算机、集成电路、电子系统的设计发展起来的,至今已有 30 多年的历程,大致可以分为 3 个发展阶段:

第一阶段为 20 世纪 70 年代的 CAD(计算机辅助设计)阶段:这一阶段的主要特征是利用计算机辅助进行电路原理图编辑、PCB 布线,使得设计师从传统高度重复繁杂的绘图劳动中解脱出来。

第二阶段为 20 世纪 80 年代的 CAED(计算机辅助工程设计)阶段:这一阶段的主要特征是以逻辑模拟、定时分析、故障仿真、自动布局布线为核心,重点解决电路设计的功能检测等问题,使设计能在产品制作之前预知产品的功能与性能。

第三阶段为 20 世纪 90 年代的 EDA(电子设计自动化)阶段:这一阶段的主要特征是以高级描述语言、系统仿真和综合技术为特点,采用自上而下的设计理念,将设计前期的许多高层次设计由 EDA 工具来完成。

## 2 可编程逻辑器件

数字电路由早期的电子管、晶体管、中小规模集成电路,发展到超大规模集成电路以及许多具有特定功能的专用集成电路 ASIC。在 20 世纪 80 年代初,随着微电子技术的高速发展,特别是 ASIC 的市场需求,出现了一系列生命力强、应用广泛、发展迅猛的新型集成电路,即可编程逻辑器件 PLD(Programmable Logic Devices)。它们是一种由用户根据自己要求来构造逻辑功能的数字集成电路,一般可利用计算机辅助设计,即用原理图、状态机、布尔方程、硬件描述语言 HDL 等方法来表示设计思想,经一系列编译或转换程序,生成相应的目标文件,再由编程器或下载电缆将设计文件配置到目标文件中,这时可编程器件就可作为满足用户要求的专用集成电路使用了。PLD 适宜于小批量生产的系统,或在系统开发研制过程中采用。因此在计算机硬件、自动化控制、智能化仪表、数字电路系统等领域中得到了广泛的应用。它的应用和发展不仅简化了电路设计,降低了成本,提高了系统的可靠性和保密性,而且给数字设计方法带来了重大变化。其中应用最广泛的是现场可编程门阵列 FPGA(Field Programmable Gate Array)和复杂可编程逻辑器件 CPLD(Complex Programmable Logic Devices)。

### 2.1 可编程逻辑器件概述

#### 2.1.1 可编程逻辑器件的历史演变

最早的可编程逻辑器件出现在 20 世纪 70 年代初,主要是可编程只读存储器 PROM(Programmable Read Only Memory)和可编程逻辑阵列 PLA(Programmable Logic Array),也称为现场可编程逻辑阵列 FPLA(Field Programmable Logic Array);70 年代末出现了可编程阵

列逻辑 PAL(Programmable Array Logic) 器件。

20 世纪 80 年代初,美国 Lattice 半导体公司推出通用阵列逻辑 GAL(Generic Array Logic) 器件,具有可擦除、可重复编程和可加密等特点。

20 世纪 80 年代中期,美国 Xilinx 公司率先推出了现场可编程门阵列(FPGA)器件。

20 世纪 90 年代初,Lattice 公司推出了在系统可编程大规模集成电路 ISPLSIC(In-System Programming Large-Scale Integrated Circuits)。

20 世纪 90 年代末,Lattice 公司推出了模拟可编程逻辑器件 ispPAC(In-System Programming Ability Analog Circuits),它可实现三种功能:信号调理、信号处理及信号转换。

### 2.1.2 可编程逻辑器件的基本结构与分类

#### 1) 可编程逻辑器件的基本结构

可编程逻辑器件的基本结构是由“与”阵列和“或”阵列、输入缓冲电路和输出电路组成,组成框图如图 1-1 所示。其中“与”阵列和“或”阵列是核心,“与”阵列用来产生乘积项,“或”阵列用来产生乘积项之和形式的函数。输入缓冲电路可以产生输入变量的原变量和反变量,输出结构可以是组合输出、时序输出或是可编程输出,输出信号还可以通过内部通道反馈到输入端。




图 1-1 PLD 基本结构框图

#### 2) 可编程逻辑器件的分类

可编程器件按集成度来区分可分为,简单 PLD(SPLD)和复杂 PLD(CPLD),如图 1-2 所示。




图 1-2 PLD 发展结构示意图

#### (1) 简单可编程逻辑器件 SPLD(Simple Programmable Logic Devices)

简单可编程逻辑器件是编程器件的早期产品,包括可编程只读存储器 PROM(Programmable Read Only Memory)、可编程逻辑阵列 PLA(Programmable Logic Array)、可编程阵列逻辑 PAL(Programmable Array Logic)和通用阵列逻辑 GAL(Generic Array Logic)。SPLD 的典型结构是由“与”门阵列、“或”门阵列组成,能够以“积之和”的形式实现布尔逻辑函数。因为任意一个组合逻辑都可以用“与-或”表达式来描述,所以 SPLD 能够完成大

量的组合逻辑功能，并且具有较高的速度和较好的性能。

最早的可编程逻辑器件是熔丝编程的只读存储器 PROM。当“与”阵列固定(在结构图中常用“·”表示)，“或”阵列可编程时(在结构图中常用“×”表示)，称之为可编程只读存储器(PROM)，其结构如图 1-3 所示。这种可编程逻辑器件一般用作存储器，其输入为存储器的地址，输出为存储单元的内容。由于“与”阵列采用全译码器，随着输入的增多，阵列规模按输入的  $2^n$  增长。当输入的数目太大时，器件功耗增加，而巨大的阵列开关时间也会导致其速度缓慢。但 PROM 价格低，易于编程，同时没有布局、布线问题，性能完全可以预测。此外，它不可擦除、不可重写的局限性也由于 EPROM、E<sup>2</sup>PROM 的出现得到解决，所以还是具有一定的应用价值。




图 1-3 PROM 基本结构

当“与”阵列和“或”阵列都可编程时，称之为可编程逻辑阵列(PLA)，其结构如图 1-4 所示。由于“与”阵列可编程，使得 PROM 中由于输入增加而导致规模增加的问题




图 1-4 PLA 阵列结构

不复存在,从而有效地提高了芯片的利用率。PLA 用于含有复杂的随机逻辑“置换的”场合是较为理想的,PLA 器件既有现场可编程的,也有掩膜可编程的,虽然利用率高,但运行速度较慢,仅适用于小规模逻辑,同时相对高的价格也妨碍了它被广泛使用。

随后出现了可编程阵列逻辑 PAL。当“或”阵列固定,“与”阵列可编程时,称之为可编程阵列逻辑 PAL,其结构如图 1-5 所示,其“或”门的输出可以通过触发器有选择地被置为寄存状态。“与”阵列的可编程特性使输入项可以增多,而固定的“或”阵列又使器件得到简化。在这种结构中,每个输出都是若干乘积项之和,其中乘积项的数目是固定的。PAL 的这种基本门阵列结构对于大多数逻辑函数是很有效的,因为大多数逻辑函数都可以方便地化简为若干个乘积项之和,即“与-或”表达式,同时这种结构也提供了较高的性能和速度,所以一度成为 PLD 发展史上的主流。PAL 有几种固定的输出结构,不同的输出结构对应不同的型号,设计时可以根据实际需要进行选择。PAL 器件是现场可编程的,它的实现工艺有反熔丝技术、EPROM 技术和 E<sup>2</sup>PROM 技术,但由于市场上类型和结构较多,反而给用户带来了使用的不方便和修改不方便,目前已被淘汰。




图 1-5 PAL 阵列结构

在 PAL 的基础上,随后发展出了一种通用阵列逻辑 GAL。它采用 E<sup>2</sup>PROM 工艺,彻底解决了熔丝型可编程器件的一次可编程问题,实现了电可擦除、电可改写、可重复编程、可设置加密的功能。GAL 的输出可由用户来定义,它的每个输出端都集成着一个可编程的输出逻辑宏单元 OLMC(Output Logic Macro Cell)。如图 1-6 所示,GAL 16V8 的逻辑框图中,在 12~19 号引脚内就各有一个 OLMC。

GAL 22V10 的 OLMC 内部结构如图 1-7 所示。从图中可以看出,OLMC 中除了包含“或”门阵列和 D 触发器之外,还有两个多路选择器(MUX);其中 4 选 1 MUX 用来选择输出方式和输出极性,2 选 1 MUX 用来选择反馈信号。这些选择器的状态都是可编程控制的,通过编程改变其连线可以使 OLMC 配置成多种不同的输出结构,完全包含了 PAL 的几种输出结构。普通 GAL 器件只有少数几种基本型号就可以取代数十种 PAL 器件,因而 GAL 是名副其实的通用可编程逻辑器件。由于 GAL 的设计具有很强的灵活性,所以至今仍被许多人使用。GAL 的缺点是规模较小,对于较为复杂的逻辑电路显得力不从心。




图 1-6 GAL 16V8 逻辑框图




图 1-7 GAL 22V10 的 OLMC 结构框图

## (2) 复杂可编程逻辑器件 CPLD(Complex Programmable Logic Devices)

CPLD 出现在 20 世纪 80 年代末期,其结构区别于早期的简单 PLD,最基本的特点在于:简单 PLD 是逻辑门编程,而复杂 PLD 为逻辑板块编程,即以逻辑宏单元为基础,加上内部的与或阵列和外围的输入/输出模块,不但实现了除简单逻辑控制之外的时序控制,又扩大了在整个系统中的应用范围和扩展性。

## (3) 现场可编程门阵列 FPGA(Field Programmable Gate Array)

FPGA 是一种可由用户自行定义配置的高密度专用集成电路,它将定制的超大规模集成电路 VLSI(Very Large Scale Integrated Circuits)的单片逻辑集成优点和用户可编程逻辑器件的设计灵活、工艺实现方便、产品上市快捷的长处结合起来;器件采用逻辑单元阵列结构,静态随机存储工艺,设计灵活,集成度高,可重复编程,并可现场模拟调试验证。

### 2.1.3 PLD 相对于 MCU 的优势所在

#### 1) MCU 经常面临的难题

MCU 逻辑行为上的普适性,常会引导人们认为 MCU 是无所不能的,任何一个电子系统设计项目,MCU 成为毋庸置疑的主角。但不深入考察 MCU 的优势和弱点,事事都以 MCU 越俎代庖、勉为其难,将严重影响系统设计的最佳选择和性价比的提高。

#### (1) 运行速度

从理论上讲,MCU 几乎可以解决任何逻辑的实现,但 MCU 是通过内部的 CPU 逐条执行软件指令来完成各种运算和逻辑功能,无论多么高的工作时钟频率和多么好的指令时序方式,在排队式串行指令执行方式(DSP 处理器也不能逃避这种工作方式)面前,其工作速度和效率必将大打折扣。因此,MCU 在实时仿真、高速工控或高速数据采集等许多领域尤显力不从心,速度是 MCU 及其系统面临的最大挑战。

#### (2) 复位

复位工作方式是 MCU 的另一致命弱点,任何 MCU 工作初始都必须经历一个复位过程,否则将无法进行正常工作。MCU 的复位必须满足一定的电平条件和时间条件(长达毫秒级)。在工作电平有某种干扰性突变时,MCU 不可缺少的复位设置将成为系统不可工作的重要因素。而且这种产生于复位的不完全性,构成了系统不可靠工作的隐患,其出现方式极为随机和动态,一般难于检测。一些系统中出现的“假复位”和不可靠性复位带来的后果是十分严重的。尽管人们不断提出了种种改善复位的方法及可靠复位的电路,市场上也有层出不穷的 MCU 复位监控专用器件,但到目前为止,复位的可靠性问题仍然未能得到根本解决。

#### (3) 程序“跑飞”

在强干扰或某种偶然因素下,任何 MCU 的程序指针都极可能越出正常的程序流程跑飞,这已是不争的事实。事实证明,无论多么优秀的 MCU,无论多么良好的抗干扰措施,包括设置任何方式的内外硬件看门狗,在受强干扰特别是强电磁干扰情况下,MCU 都无法保证仍能正常工作而不进入不可挽回的“死机”状态。尤其是当程序指针跑飞与复位不可靠因素相交错时,情况将变得尤为复杂。

#### 2) CPLD/FPGA 的优势

基于 CPLD/FPGA 器件的开发应用可以从根本上解决 MCU 所遇上的问题。与 MCU 相比,CPLD/FPGA 在某些领域的优势是多方面的和根本性的。