



普通高等教育“十二五”规划教材



卓越工程师系列教材

数字电子与EDA技术 实验教程

秦进平 主 编

张 立 周宏威 副主编



中国电力出版社
CHINA ELECTRIC POWER PRESS

014059382



普通高等教育“十二五”规划教材
卓越工程师系列教材

TN702-43

115

数字电子与EDA技术 实验教程

主 编 秦进平
副主编 张 立 周宏威
编 写 刘海成 林 春 谢忠玉
主 审 阳昌汉



中国电力出版社
CHINA ELECTRIC POWER PRESS



北航

C1745807

TN702-43

115

01402385

普通高等教育“十二五”规划教材

数字电子与 EDA 技术实验教程

内 容 提 要

本书在数字电路的基础上,以 EDA 平台的原理图方式开展传统数字电子基础实验,而后以 EDA 平台的 HDL 方式逐步开展数字系统及实验,并结合 Spice 开展数模混合电路实验。即在电子系统设计中,突出现代设计方法设计;在传统设计中,有效地利用 EDA 工具加强教学。

本书具有容量大,课程整合度大,工程背景强和重应用等特点,可作为普通高等教育电子信息工程、测控技术与仪器、计算机科学与技术、电气工程及其自动化、自动化、电子科学与技术和通信工程等专业的数字电子技术与 EDA 技术相关课程的实验教材,也可供相关工程技术人员参考。

图书在版编目(CIP)数据

数字电子与 EDA 技术实验教程/秦进平主编. —北京:中国电力出版社,2014.7

普通高等教育“十二五”规划教材

ISBN 978-7-5123-5845-4

I. ①数… II. ①秦… III. ①数字电路—电路设计—计算机辅助设计—高等学校—教材 IV. ①TN702

中国版本图书馆 CIP 数据核字(2014)第 083185 号

中国电力出版社出版、发行

(北京市东城区北京站西街 19 号 100005 <http://www.cepp.sgcc.com.cn>)

汇鑫印务有限公司印刷

各地新华书店经售

*

2014 年 7 月第一版 2014 年 7 月北京第一次印刷
787 毫米×1092 毫米 16 开本 8.25 印张 195 千字
定价 18.00 元

敬告读者

本书封底贴有防伪标签,刮开涂层可查询真伪
本书如有印装质量问题,我社发行部负责退换

版权专有 翻印必究

前言

数字电子实验是学习电子技术的一个重要环节,对巩固和加深课堂教学内容,提高学生实际工作技能,培养严谨的工程师作风,以及为学习后续课程奠定基础具有重要作用。EDA技术作为数字电子技术课程的扩展和延续,具有极强的工程性。在传统数字电子技术实验基础上,开展基于EDA技术数字系统设计相关实验是信息类相关专业的需求和改革方向。

根据卓越工程师计划要求,数字电子实验应突出基础训练和设计性,强调综合应用能力、创新能力、计算机应用能力的培养,同时初步培养学生能够应用现代数字电路设计技术进行数字系统设计的能力。本书在内容的安排上遵循由浅到深,由易到难的规律,以数字电子基本理论和基本技能为主线,以培养学生分析问题、解决问题的能力为宗旨,强调电路的外部接口特性和优化设计。将可编程逻辑器件和EDA技术深度融合在课程中,从传统数字电路设计方法引领学生全面进入硬件描述语言(HDL)进行数字逻辑设计,将EDA技术和方法全面引入课程,并深度融合,引导学生基于现代数字技术理论,在EDA软硬件平台上实践数字电子技术基础知识,有效提高面向现代数字电子技术的工程意识和工程能力,以高起点适应相关后续课程。

本书由黑龙江工程学院秦进平教授编写第1章和第4章,第2章由黑龙江工程学院张立编写,第6章由东北林业大学周宏威编写,第3章由黑龙江工程学院刘海成编写、第5章由黑龙江东方学院林春编写。全书由秦进平教授主编并统稿。

限于编者水平,欠缺之处恳请批评指正。

目 录

前言

第1章 概述	1
1.1 数字集成电路的分类、特点及注意问题	1
1.2 集成电路外引线的识别	3
1.3 数字逻辑电路的测试及故障查找、排除	4
1.4 实验的基本过程	6
1.5 实验要求	8
1.6 实验箱(台)	9
第2章 数字电路基础实验	10
实验 2.1 晶体管开关特性、限幅器与钳位器	10
实验 2.2 集成逻辑门电路工作参数及测试	13
第3章 数字电路分析与设计传统实验	19
实验 3.1 Quartus II 的原理图设计环境	19
实验 3.2 译码器及数据选择器的综合应用	32
实验 3.3 触发器及应用	35
第4章 基于 EDA 环境和 Verilog HDL 的数字系统设计实验	39
实验 4.1 Quartus II 的 Verilog HDL 设计环境及组合逻辑电路描述	39
实验 4.2 串入并出、并入串出移位寄存器	42
实验 4.3 计数器及应用	45
实验 4.4 有限状态机设计及 A/D 转换器应用	47
实验 4.5 DDS 信号发生器设计及 D/A 转换器应用	51
第5章 数模混合电路仿真与设计实验	65
实验 5.1 基于 ORCAD/PSpice 的数模混合信号仿真	65
实验 5.2 555 定时器应用	84
第6章 选做实验或开放性实验	87
实验 6.1 交通灯控制器设计	87
实验 6.2 电子秒表设计	89
实验 6.3 电子密码锁设计	94
实验 6.4 PWM 发生器的设计	100

附录一	CMOS 和 TTL 逻辑门电路的技术参数	103
附录二	74 系列门电路速查表	104
附录三	可综合 Verilog HDL 语法速查表	115
附录四	常用逻辑符号对照表	118
附录五	Altera 公司 FPGA 的配置方法	119
参考文献		124

第1章 概述

数字电子与EDA技术是实践性很强的专业基础课,实验教学则是其重要的环节。实验教学可以使学生对数字集成电路从外形到功能有感性认识,并通过从简单到复杂的数字逻辑设计,以提高学生的逻辑设计、实现、验证以及排错能力,加深学生对课堂所学知识的理解。

1.1 数字集成电路的分类、特点及注意问题

现今,数字电路已几乎完全集成化。因此,充分掌握和正确使用数字集成电路,并构成数字逻辑系统,就成为数字电子技术的核心内容之一。集成电路按集成度可分为小规模、中规模、大规模和超大规模等。小规模集成电路(SSI)是在一块硅片上制成约1~10个门,通常为逻辑单元电路,如逻辑门、触发器等。中规模集成电路(MSI)的集成度约为10~100门/片,通常为逻辑功能电路,如译码器、数据选择器、计数器、寄存器等。大规模集成电路(LSI)的集成度约为100门/片以上,超大规模集成电路(VLSI)集成度约为1000门/片以上,通常是一个小的数字逻辑系统。现已制成规模更大的极大规模集成电路。

数字集成电路还可分为双极型电路和单极型电路两种。双极型电路中具有代表性的是TTL电路;单极型电路中具有代表性的是CMOS电路。必须正确了解集成电路参数的意义和数值,并按规定使用。特别是必须严格遵守极限参数的限定,因为即使瞬间超出极限,也会使器件遭受损坏。中小规模数字IC中最常用的是TTL电路和CMOS电路。常用的TTL器件有74LS和74F系列等。中小规模高速CMOS数字集成电路主要是74HC系列,与TTL兼容的高速CMOS电路是74HCT系列。TTL电路与CMOS电路各有优缺点,TTL速度高,CMOS电路功耗小、电源范围大、抗干扰能力强。

1. TTL器件的特点

- (1) 输入端一般有钳位二极管,减少了反射干扰的影响;
- (2) 输出电阻低,增强了带容性负载的能力;
- (3) 有较大的噪声容限。

2. TTL器件的工作条件

为了正常发挥器件的功能,应使TTL器件在推荐的条件下工作,对于74LS系列器件,主要有:

- (1) 电源电压应4.75~5.25V的范围内;
- (2) 环境温度在0~70℃之间;
- (3) 高电平输入电压 $V_{IH} > 2V$,低电平输入电压 $V_{IL} < 0.8V$;
- (4) 输出电流应小于最大推荐值;
- (5) 工作频率不能高,一般的门和触发器的最高工作频率约30MHz左右。

3. TTL 器件使用注意事项

(1) 电源电压应严格保持在 $5V \pm 10\%$ 的范围内, 过高易损坏器件, 过低则不能正常工作, 实验中一般采用稳定性好、内阻小的直流稳压电源。

使用时, 应特别注意电源与地线不能错接, 否则会因过大电流而造成器件损坏。

(2) 多余输入端最好不要悬空, 虽然悬空相当于高电平, 并不能影响与门(与非门)的逻辑功能, 但悬空时易受干扰, 为此, 与门、与非门多余输入端可直接接到 V_{CC} 上, 或通过一个公用电阻(几千欧)连到 V_{CC} 上。若前级驱动能力强, 则可将多余输入端与使用端并接; 不用的或门、或非门输入端直接接地, 与或非门不用的与门输入端至少有一个要直接接地, 带有扩展端的门电路, 其扩展端不允许直接接电源。若输入端通过电阻接地, 电阻值的大小将直接影响电路所处的状态, 当 $R \leq 680\Omega$ 时, 输入端相当于逻辑“0”; 当 $R \geq 4.7k\Omega$ 时, 输入端相当于逻辑“1”。对于不同系列的器件, 要求的阻值不同。

(3) 输出端不允许直接接电源或接地, 有时为了使后级电路获得较高的输出电平, 允许输出端通过电阻 R 接至 V_{CC} , 一般取 $R = 3 \sim 5.1k\Omega$; 不允许直接并联使用(集电极开路门和三态门除外)。

(4) 应考虑电路的负载能力(即扇出系数), 要留有余地, 以免影响电路的正常工作。扇出系数可通过查阅器件手册或计算获得。

(5) 在高频工作时, 应通过缩短引线、屏蔽干扰源等措施, 抑制电流的尖峰干扰。

4. CMOS 数字集成电路的特点

(1) 静态功耗低: 电源电压 $V_{DD} = 5V$ 的中规模电路的静态功耗小于 $100\mu W$, 从而有利于提高集成度和封装密度, 降低成本, 减小电源功耗。

(2) 电源电压范围宽: 4000 系列 CMOS 电路的电源电压范围为 $3 \sim 18V$, 从而使选择电源的余地大, 电源设计要求低。

(3) 输入阻抗高: 正常工作的 CMOS 集成电路, 其输入端保护二极管处于反偏状态, 直流输入阻抗可大于 $100M\Omega$, 在工作频率较高时, 应考虑输入电容的影响。

(4) 扇出能力强: 在低频工作时, 一个输出端可驱动 50 个以上的 CMOS 器件的输入端, 这主要因为 CMOS 器件的输入电阻高的缘故。

(5) 抗干扰能力强: CMOS 集成电路的电压噪声容限可达电源电压的 45%, 而且高电平和低电平的噪声容限值基本相等。

(6) 逻辑摆幅大: 空载时, 输出高电平 $V_{OH} > (V_{DD} - 0.05V)$, 输出低电平 $V_{OL} < (V_{SS} + 0.05V)$ 。

CMOS 集成电路还有较好的温度稳定性和较强的抗辐射能力。不足之处是, 一般 CMOS 器件的工作速度比 TTL 集成电路低, 功耗随工作频率的升高而显著增大。

CMOS 器件的输入端和 V_{SS} 之间接有保护二极管, 除了电平变换器等一些接口电路外, 输入端和正电源 V_{DD} 之间也接有保护二极管, 因此, 在正常运转和焊接 CMOS 器件时, 一般不会因感应电荷而损坏器件。但是, 在使用 CMOS 数字集成电路时, 输入信号的低电平不能低于 $(V_{SS} - 0.5V)$ 。

除某些接口电路外, 输入信号的高电平不得高于 $(V_{DD} + 0.5V)$, 否则可能引起保护二极管导通, 进而可能损坏输入级损坏。

5. CMOS 器件使用注意事项

(1) 电源连接和选择: V_{DD} 端接电源正极, V_{SS} 端接电源负极 (地)。绝对不许接错, 否则器件因电流过大而损坏。对于电源电压范围为 3~18V 系列器件, 如 CC4000 系列, 实验中 V_{DD} 通常接 +5V 电源。 V_{DD} 电压选取电源变化范围的中间值, 例如电源电压在 8~12V 之间变化, 则选择 $V_{DD}=10V$ 较恰当。CMOS 器件在不同的 V_{DD} 值下工作时, 其输出阻抗、工作速度和功耗等参数都有所变化, 设计中须考虑。

(2) 输入端处理: 多余输入端不能悬空。应按逻辑要求接 V_{DD} 或接 V_{SS} , 以免受干扰造成逻辑混乱, 甚至还会损坏器件。对于工作速度要求不高, 而要求增加带负载能力时, 可将输入端并联使用。

对于安装在印刷电路板上的 CMOS 器件, 为了避免输入端悬空, 在路板的输入端应接入限流电阻 R_P 和保护电阻 R , 当 $V_{DD}=+5V$ 时, R_P 取 $5.1k\Omega$, R 一般取 $100k\Omega\sim 1M\Omega$ 。

(3) 输出端处理: 输出端不允许直接接 V_{DD} 或 V_{SS} , 否则将导致器件损坏, 除三态 (TS) 器件外, 不允许两个不同芯片输出端并联使用, 但有时为了增加驱动能力, 同一芯片上的输出端可以并联。

(4) 对输入信号 V_I 的要求: V_I 的高电平 $V_{IH}<V_{DD}$, V_{IL} 的低电平 V_{IL} 小于电路系统允许的低电压; 当器件 V_{DD} 端未接通电源时, 不允许信号输入, 否则将使输入端保护电路中的二极管损坏。

1.2 集成电路外引线的识别

使用集成电路前, 必须认真检查并识别集成电路的引脚, 确认电源、地、输入、输出、控制等端的引脚号, 以免因接错而损坏器件。数字 IC 器件有多种封装形式, 为了教学实验方便, 实验中所用的 74 系列器件封装选用双列直插式, 双列直插式引脚排列的一般规律如下:

对于扁平化和双列直插型集成电路, 识别时, 将文字、符号标记正放 (一般集成电路上有一圆点或有一缺口, 将圆点或缺口置于左方), 由顶部俯视, 从左下脚起, 按逆时针方向数, 依次 1, 2, 3……如图 1-2-1 (a) 所示。在标准型 TTL 集成电路中, 电源端 V_{CC} 一般排列在左上端, 接地端 GND 一般排在右下端, 如 74LS00 为 14 脚芯片, 14 脚为 V_{CC} , 7 脚为 GND。74LS 系列器件的供电电压范围为 4.5~5.5V; 74HC 系列器件采用单一的 2~5.5V 作为供电电源。必须注意: 不能带电插、拔器件。插、拔器件只能在关断电源的情况下进行。




图 1-2-1 双列直插式 (DIP) 器件

若集成电路芯片引脚上的功能标号为 NC, 则表示该引脚为空脚, 与内部电路不连接。

双列直插器件有两列引脚。引脚之间的间距是 2.54mm。两列引脚之间的距离有宽 (15.24mm)、窄 (7.62mm) 两种。将器件插入实验台上的插座中去或者从插座中拔出时要小心, 不要将器件引脚弄弯或折断。

SoIC 也是数字 IC 常用的封装, 如图 1-2-2 所示。

当然, CPLD 和 FPGA 等多位 QFP 表贴封装, 如图 1-2-3 所示。




图 1-2-2 SoIC 封装




图 1-2-3 QFP 封装

1.3 数字逻辑电路的测试及故障查找、排除

设计好一个数字电路后, 要对其进行测试, 验证设计是否正确。测试过程中, 发现问题要分析原因, 找出故障所在, 并及时解决。

1.3.1 数字逻辑电路的测试

1. 组合逻辑电路的测试

组合逻辑电路测试的目的是验证其逻辑功能是否符合设计要求, 即验证其输出与输入的关系是否与真值表相符。数字电路测试大体上分为静态测试和动态测试两部分。

(1) 静态测试: 静态测试是在电路静止状态下测试输出与输入的关系。将输入端分别接到逻辑电平开关上, 用电平显示灯分别显示各输入和输出端的状态。按真值表将输入信号一组一组地依次送入被测电路, 测出相应的输出状态, 与真值表相比较, 借以判断此组合逻辑电路静态工作是否正常。

(2) 动态测试: 动态测试是测量组合逻辑电路的频率响应。在输入端加上周期性信号, 用示波器观察输入、输出波形。测出与真值表相符的最高输入脉冲频率。

2. 时序逻辑电路的测试

时序逻辑电路测试的目的是验证其状态的转换是否与状态图或时序图相符合。可用电平显示灯、数码管或示波器等观察输出状态的变化。常用的测试方法有两种, 一种是单拍工作方式: 以单脉冲源作为时钟脉冲, 逐拍进行观测, 来判断输出状态的转换是否与状态图相符。另一种是连续工作方式: 以连续脉冲源作为时钟脉冲, 用示波器观察波形, 来判断输出波形是否与时序图相符。

1.3.2 操作规范和常见故障检查方法

1. 操作规范

实验中操作的正确与否对实验结果影响很大, 因此, 实验者需要注意按以下规程进行:

(1) 搭接实验电路前,应对仪器设备进行必要的检查校准,用万用表进行测量导线是否导通,搭接简单电路对所用集成电路进行功能测试。

(2) 搭接电路时,应遵循正确的布线原则和操作步骤(即要按照先接线后通电,做完成后,先断电再拆线的步骤)。

(3) 掌握科学的调试方法,有效地分析并检查故障,以确保电路工作稳定可靠。

(4) 仔细观察实验现象,完整准确地记录实验数据并与理论值进行比较分析。

(5) 实验完毕,经指导教师同意后,可关断电源拆除连线,整理好放在实验箱内,并将实验台清理干净、摆放整洁。

2. 实验操作的布线原则和故障检查

在数字电路实验中,错误布线引起的故障通常占很大比例。布线错误不仅会引起电路故障,严重时甚至会损坏器件,因此,注意布线的合理性和科学性是十分必要的。正确的布线原则是便于检查、排除故障和更换器件,包括以下几点:

(1) 接插集成电路芯片时,先校准两排引脚,使之与实验底板上的插孔对应,轻轻用力将芯片插上,然后在确定引脚与插孔完全吻合后,再稍用力将其插紧。避免集成电路的引脚弯曲,折断或者接触不良。

(2) 不允许将集成电路芯片方向反插,一般 IC 的方向是缺口(或标记)朝左,引脚序号从左下方的第一个引脚开始,按逆时针方向依次递增至左上方的第一个引脚。

(3) 布线时,最好采用各种色线以区别不同用途,如电源线用红色、地线用黑色。

(4) 布线应有秩序地进行,随意乱接容易造成漏接错接。较好的方法是首先接好固定电平点,如电源线、地线、门电路闲置输入端、触发器异步置位复位端等,其次,再按信号源的顺序从输入到输出依次布线。

(5) 连线应避免过长、从集成器件上方跨接或过多的重叠交错,以利于布线、更换元器件以及故障检查和排除。

(6) 当实验电路的规模较大时,应注意集成元器件的合理布局,以便得到最佳布线。布线同时对单个集成器件进行功能测试。这是一种良好的习惯,实际上这样做不会增加布线工作量。

(7) 应当指出,布线和调试工作是不能截然分开的,往往需要交替进行,对元器件很多大型实验的,可将总电路按其功能划分为若干相对独立的部分,逐个布线、调试(分调),然后将各部分连接起来(联调)。

3. 故障检查

在数字电路实验中,出现问题是难免的。重要的是分析问题,找出问题出现的原因,从而解决它。一般地说,产生问题(故障)的原因有四个方面:器件故障、接线错误、设计错误和测试方法不正确。因此,上述四点应作为检查故障的主要线索,以下介绍几种常见的故障检查方法。

(1) 查线法。由于在实验中大部分故障都是由于布线错误引起的,因此,在故障发生时,复查电路连线为排除故障的有效方法。

应着重注意熟悉所用器件的功能及其引脚号,知道器件每个引脚的功能;器件的电源和地一定要接对、接好;检查连线和插孔接触是否良好;检查连线有无错接、多接、漏接;检查连线中无断线。最重要的是接线前要画出接线图,按图接线,不要凭记忆随想随接;接

线要规范、整齐,尽量走直线、短线,以免引起干扰。

(2) 观察法:观察法是用万用表等直接测量各集成块的 V_{CC} 端是否加上电源电压;输入信号、时钟脉冲等是否加到实验电路上,观察输出端有无反应。重复测试观察故障现象,然后对某一故障状态,用万用表测试各输入/输出端的直流电平,从而判断出是否为插座板、集成块引脚连接线等原因造成的故障。

(3) 信号注入法:在电路的每一级输入端加上特定信号,观察该级输出响应,从而确定该级是否有故障,必要时可以切断周围连线,避免相互影响。

(4) 信号寻迹法:在电路的输入端加上特定信号,按照信号流向逐级检查是否有响应和响应是否正确,必要时可多次输入不同信号。

(5) 替换法:对于多输入端器件,如有多余端则可调换另一输入端试用。必要时可更换器件,以检查器件功能不正常所引起的故障。

(6) 动态逐线跟踪检查法:对于时序电路,可输入时钟信号按信号流向依次检查各级波形,直到找出故障点为止。

(7) 断开反馈线检查法:对于含有反馈线的闭合电路,应该设法断开反馈线进行检查,或进行状态预置后再进行检查。

以上检查故障的方法是指在仪器正常工作的前提下进行的,如果实验时电路功能无法测出,则应首先检查供电情况。若电源电压已加上,便可把有关输出端直接接到 0—1 显示器上检查;若逻辑开关无输出,或单次 CP 无输出,则是开关接触不好或是内部电路损坏了,一般就是集成器件损坏。

当实验中发现结果与预期不一致时,千万不要慌乱。应仔细观测现象,冷静思考问题所在。首先检查仪器、仪表的使用是否正确。在正确使用仪器、仪表的前提下,按逻辑图和接线图逐级查找问题出现点。通常从发现问题的地方,逐级向前测试,直到找出故障的初始发生位置。

在故障的初始位置处,首先检查连线是否正确。前文已说过,实验故障绝大部分是由接线错误引起的,因此检查一定要认真、仔细。确认接线无误后,检查器件引脚是否全部正确插进插座。有无引脚折断、弯曲、错插问题。确认无上述问题后,取下器件测试,以检查器件好坏,或者直接换一个好器件。如果器件和接线都正确,则需考虑设计问题。

如果全面检测还是不成功,也有可能是测试方法不正确所引起的观测错误。例如,一个稳定的波形,如果用示波器观测,而示波器没有同步,则造成波形不稳的假象。因此,要学会正确使用所用仪器、仪表。在数字电路实验中,尤其要学会正确使用示波器。在对数字电路测试过程中,由于测试仪器、仪表加到被测电路上后,对被测电路相当于一个负载,因此测试过程中也有可能引起电路本身工作状态的改变,这点应引起足够重视。不过,在数字电路实验中,这种现象很少发生。

需要强调指出,实验经验对于故障检查是大有帮助的,但只要预习充分,掌握基本理论和实验原理,就不难用逻辑思维的方法较好地判断和排除故障。

1.4 实验的基本过程

实验的基本过程,应包括确定实验内容,选定最佳的实验方法和实验线路,拟出较好的

实验步骤,合理选择仪器设备和元器件,进行连接安装和调试,最后写出完整的实验报告。

在进行数字电路实验时,充分掌握和正确利用集成器件及其构成的数字电路独有的特点和规律,可以收到事半功倍的效果,对于完成每一个实验,应做好实验预习、实验记录和实验报告等环节。

1. 实验预习

认真预习是做好实验的关键,预习不仅关系到实验能否顺利进行,而且直接影响实验效果。预习应按本教材的实验预习要求进行,在每次实验前首先要认真复习有关实验的基本原理,掌握有关器件使用方法,对如何着手实验做到心中有数,在有条件的情况下利用仿真软件对所预习的实验内容进行验证,以保证所预习设计的内容正确,这样不但可拓宽设计思路,也可大大节省实际在实验室操作的时间和排错的时间,提高实验效率。通过预习还应做好实验前的准备,写出一份预习报告,内容包括:

(1) 绘出设计好的实验电路图,该图应该是逻辑图和连线图的混合,既便于连接线,又反映电路原理,并在图上标出器件型号、使用的引脚号及元件数值,必要时还须用文字说明;若逻辑设计采用硬件描述语言,则须给出源程序及必要的文字说明。

(2) 拟定实验方法和步骤。

(3) 拟好记录实验数据的表格和波形坐标,并记录预习的理论值。

(4) 列出元器件清单。

2. 实验记录

实验记录是实验过程中获得的第一手资料。测试过程中所测试的数据和波形必须和理论基本一致,所以记录必须清楚、合理、正确,若不正确,则要现场及时重复测试,找出原因。实验记录应包括如下内容:

(1) 实验任务、名称及内容。

(2) 实验数据和波形以及实验中出现的现象,从记录中应能初步判断实验的正确性。

(3) 记录波形时,应注意输入、输出波形的时间相位关系,在坐标中上下对齐。

(4) 实验中实际使用的仪器型号和编号以及元器件使用情况。

3. 实验报告

实验报告是培养学生科学实验的总结能力和分析思维能力的有效手段,也是一项重要的基本功训练,它能很好地巩固实验成果,加深对基本理论的认识和理解,从而进一步扩大知识面。实验报告是一份技术总结,要求文字简洁,内容清楚,图表工整。

根据课程特点,实验报告还包括预习报告。预习报告是教师考核学生在实验前准备工作的依据。实验报告是实验工作的全面总结,是教师考核学生实验成绩的主要依据。实验报告是学生分析、归纳、总结实验数据,讨论实验结果的书面记录。实验报告要用规定的实验报告纸书写。

报告内容应包括实验目的、实验内容和结果、实验使用仪器和元器件以及分析讨论等,其中实验内容和结果是报告的主要部分,它应包括实际完成的全部实验,并且要按实验任务逐个书写,每个实验任务应有如下内容。

(1) 实验课题的方框图、逻辑图(或测试电路)、状态图、真值表以及文字说明等,对于设计性课题,还应有整个设计过程和关键的设计技巧说明。

(2) 实验记录和经过整理的数据、表格、曲线和波形图。其中表格、曲线和波形图应充

分利用专用实验报告简易坐标格,并且三角板、曲线板等工具描绘,力求画得准确,不得随手示意画出。

(3) 实验结果分析、讨论及结论,对讨论的范围,没有严格要求,一般应对重要的实验现象、结论加以讨论,以便进一步加深理解。此外,对实验中的异常现象,可作一些简要说明,实验中有何收获,可谈一些心得体会。

1.5 实验要求

1. 实验前的要求

(1) 认真阅读实验指导书,明确实验目的要求,理解实验原理,熟悉实验电路及集成芯片,拟出实验方法和步骤,设计实验表格。

(2) 完成实验指导书中有关预习的内容。

(3) 初步估算(或分析)实验结果(包括各项参数和波形),写出预习报告。

(4) 对实验内容应提前设计并使用 EDA 软件仿真验证,将有关数据写入预习报告。

2. 实验中的要求

(1) 参加实验者要自觉遵守实验室规则。

(2) 严禁带电接线、拆线或改接线路。

(3) 根据实验内容,准备好实验所需的仪器设备和装置并安放适当。按实验方案,选择合适的集成芯片,连接实验电路和测试电路。

(4) 要认真记录实验条件和所得各项数据,波形。发生小故障时,应独立思考,耐心排除,并记下故障排除的过程和方法。

(5) 发生焦味、冒烟故障,应立即切断电源,保护现场,并报告指导老师和实验室工作人员,等待处理。

(6) 实验前应检查实验仪器编号与座位号是否相同,仪器设备不准随意搬动调换。非本次实验所用的仪器设备,未经老师允许不得动用。若损坏仪器设备,必须立即报告老师。实验做完后,应让指导老师检查签字,经老师同意后方可拆除线路,清理现场。

(7) 实验要严肃认真,保持安静、整洁的实验环境。

3. 实验后的要求

实验后要求学生认真写好实验报告(含预习内容),要求文理通顺、书写简洁、符号标准、图表规范、讨论深入、结论简明。实验报告(含预习内容)的内容如下。

(1) 实验目的。

(2) 列出实验的环境条件,使用的主要仪器设备的名称编号,集成芯片的型号、规格、功能或者使用的软件环境。

(3) 扼要记录实验操作步骤,认真整理和处理测试的数据,绘制实验电路图和测试的波形,并列出表格或用坐标纸画出曲线。

(4) 对测试结果进行理论分析,作出简明扼要的结论。分析产生误差的原因,提出减少实验误差的措施。

(5) 记录产生故障情况,说明排除故障的过程和方法。

(6) 写出实验的心得体会,以及改进实验的建议。

1.6 实验箱(台)

实验箱(台)是实验的基础平台,熟悉实验箱(台)是开展实验课程的前提和教学基础。因此,要根据学校实验平台的特点首先讲解实验箱(台)。鉴于各个学校的设备差异性较大,实验箱(台)要根据实际情况来讲解。



第2章 数字电路基础实验

实验2.1 晶体管开关特性、限幅器与钳位器

一、实验目的

(1) 观察晶体二极管、三极管的开关特性,了解外电路参数变化对晶体管开关特性的影响。

(2) 掌握限幅器和钳位器的基本工作原理。

(3) 掌握 OC 门电路的工作原理及测试方法。

二、实验原理、内容及步骤

1. 晶体二极管的开关特性及二极管反向恢复时间的观察

由于晶体二极管具有单向导电性,故其开关特性表现在正向导通与反向截止两种不同状态的转换过程。

晶体二极管的开关特性如图 2-1-1 所示,输入端输入方波激励信号 v_i ,由于二极管结电容的存在,因而有充电、放电和存储电荷的建立与消散的过程。因此当加在二极管上的电压突然由正向偏置 ($+V_1$) 变为反向偏置 ($-V_2$) 时,二极管并不立即截止,而是出现一个较大的反向电流 $-V_2/R$,并维持一段时间 t_s (称为存储时间) 后,电流才开始减小,再经 t_f (称为下降时间) 后,反向电流才等于静态特性上的反向电流 I_0 ,将 $t_{\pi}=t_s+t_f$ 叫做反

向恢复时间, t_{π} 与二极管的结构有关,PN 结面积小,结电容小,存储电荷就少, t_s 就短,同时也与正向导通电流和反向电流有关。

当管子选定后,减小正向导通电流和增大反向驱动电流,可加速电路的转换过程。

二极管开关特性实验电路如图 2-1-2 所示。在实验装置合适位置放置元件,按图接线,观察二极管反向恢复时间。其中, E 为偏置电压 ($0\sim 2V$ 可调)。




图 2-1-1 晶体二极管的开关特性




图 2-1-2 二极管开关特性实验电路

(1) 输入信号 v_i 为频率 $f=100\text{kHz}$ 、幅值 $V_m=3V$ 方波信号, E 调至 $0V$, 用双踪示波器观察和记录输入信号 v_i 和输出信号 v_o 的波形,并读出存储时间 t_s 和下降时间 t_f 的值。

(2) 改变偏置电压 E (由 0 到 $2V$), 观察输出波形 v_o 的 t_s 和 t_f 的变化规律,记录结果进行分析。

2. 晶体三极管的开关特性及观察

晶体三极管的开关特性是指它从截止到饱和导通，或从饱和导通到截止的转换过程，而且这种转换都需要一定的时间才能完成。

如果在图 2-1-3 所示电路的输入端，施加一个足够幅度（在 $-V_2$ 和 $+V_1$ 之间变化）的矩形脉冲电压 v_i 激励信号，就能使晶体管从截止状态进入饱和导通，再从饱和导通进入截止状态。可见晶体管 VT 的集电极电流 i_c 和输出电压 v_o 的波形已不是一个理想的矩形波，其起始部分和平顶部分都延迟了一段时间，上升沿和下降沿都变得缓慢。

如图 2-1-3 波形所示，从 v_i 开始跃升到 i_c 上升到 $0.1I_{CS}$ 所需时间定义为延迟时间 t_d ，而 i_c 从 $0.1I_{CS}$ 增长到 $0.9I_{CS}$ 的时间为上升时间 t_r ，从 v_i 开始跃降到 i_c 下降到 $0.9I_{CS}$ 的时间为存储时间 t_s ，而 i_c 从 $0.9I_{CS}$ 下降到 $0.1I_{CS}$ 的时间为下降时间 t_f ，通常称 $t_{on}=t_d+t_r$ 为三极管开关的“接通时间”， $t_{off}=t_s+t_f$ 称为“断开时间”，形成上述开关特性的主要原因乃是晶体管结电容之故。

改善晶体三极管开关特性的方法是采用加速电容 C_b 和在晶体管的集电极加二极管 VD 钳位，如图 2-1-4 所示。




图 2-1-3 晶极三极管的开关特性




图 2-1-4 改善三极管开关特性的电路

C_b 是一个近百皮法的小电容，当 v_i 正跃变期间，由于 C_b 的存在， R_{b1} 相当于被短路， v_i 几乎全部加到基极上，使 VT 迅速进入饱和， t_d 和 t_r 大大缩短。当 v_i 负跃变时， R_{b1} 再次被短路，使 VT 迅速截止，也大大缩短了 t_s 和 t_f ，可见 C_b 仅在瞬态过程中才起作用，稳态时相当于开路，对电路没有影响。 C_b 既加速了晶体管的接通过程又加速了断开过程，故称之为加速电容，这是一种经济有效的方法，在脉冲电路中得到广泛应用。

钳位二极管 VD 的作用是当管子 VT 由饱和进入截止时，随着电源对分布电容和负载电容的充电， v_o 逐渐上升。因为 $V_{CC} > E_C$ ，当 v_o 超过 E_C 后，二极管 VD 导通，使 v_o 的最高值被箝位在 E_C ，从而缩短 v_o 波形的上升边沿，而且上升边的起始部分又比较陡，所以大大缩短了输出波形的上升时间 t_r 。

在实验装置合适位置放置元件，然后按图 2-1-5 接线，观察三极管的开关特性。输入 v_i 为 100kHz 方波信号，晶体管选用 8550。

(1) 将 B 点接至负电源 $-E_b$ ，使 $-E_b$ 在 $0 \sim -4V$ 内变化。观察并记录输出信号 v_o 波形的 t_d 、 t_r 、 t_s 和 t_f 变化规律。