



普通高等教育“十一五”国家级规划教材


高等职业教育电子技术技能培养规划教材

Gaodeng Zhiye Jiaoyu Dianzi Jishu Jineng Peiyang Guihua Jiaocai

EDA 实用技术

(第2版)

宋嘉玉 主编



EDA Operative Technology
(2nd Edition)

优化原版内容

升级软件

增加工程实例



普通高等教育“十一五”国家级规划教材


高等职业教育电子技术技能培养规划教材

Gaodeng Zhiye Jiaoyu Dianzi Jishu Kineng Peiyang Guihua Jiaocai

EDA实用技术

(第2版)

宋嘉玉 主编



EDA Operative Technology
(2nd Edition)

人民邮电出版社

北京

图书在版编目 (C I P) 数据

EDA实用技术 / 宋嘉玉主编. -- 2版. -- 北京 : 人
民邮电出版社, 2012.1

普通高等教育“十一五”国家级规划教材 高等职业
教育电子技术技能培养规划教材

ISBN 978-7-115-25924-0

I. ①E… II. ①宋… III. ①电子电路—电路设计：
计算机辅助设计—高等职业教育—教材 IV. ①TN702

中国版本图书馆CIP数据核字(2011)第176059号

内 容 提 要

本书较全面地介绍了 EDA 的实用技术, 讲述通俗易懂, 将知识点与能力点有机结合起来, 注重对应用能力的培养。

本书主要内容包含可编程逻辑器件、Quartus II 设计软件的应用、硬件描述语言 (VHDL)、Multisim 9 设计软件的应用、Protel 99SE 电路原理图设计、Protel 99SE 电路板图设计、开发系统案例。

本书可作为高职高专院校电子类等专业的教材, 也可供相关专业技术人员阅读参考。

普通高等教育“十一五”国家级规划教材
高等职业教育电子技术技能培养规划教材

EDA 实用技术 (第 2 版)

◆ 主 编 宋嘉玉

责任编辑 赵慧君

◆ 人民邮电出版社出版发行 北京市崇文区夕照寺街 14 号

邮编 100061 电子邮件 315@ptpress.com.cn

网址 <http://www.ptpress.com.cn>

大厂聚鑫印刷有限责任公司印刷

◆ 开本: 787×1092 1/16

印张: 17 2012 年 1 月第 2 版

字数: 458 千字 2012 年 1 月河北第 1 次印刷

ISBN 978-7-115-25924-0

定价: 33.80 元

读者服务热线: (010)67170985 印装质量热线: (010)67129223

反盗版热线: (010)67171154

第 2 版前言

本书在第 1 版的基础上，经过多年高等职业教育教学改革与实践，体现“以就业为导向，以任务为引领，项目主导，体现岗位技能”的指导思想，坚持“以学生为中心、能力培养为本位”的职业教育思想，倡导以实际工作任务为导向、“做中学、学中做”的教学理念，结合目前新技术新器件的发展和使用情况，进行了适当的修订。修订后的教材，更加符合电子类专业的“工学结合、校企合作”人才培养模式，读者更容易掌握电子设计自动化的技术，提高就业能力。具体修订内容如下。

1. 提升开发平台

鉴于前一代 Max+plus II 开发环境 Altera 公司已经不再提供新的版本，因此采用 Altera 公司新一代的 FPGA/CPLD 开发环境 Quartus II。Quartus II 通过和 DSP Builder 工具与 Matlab/Simulink 相结合，可以方便地实现各种 DSP 应用系统；支持 Altera 的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体。

2. 升级开发软件

将仿真软件升级为 Multisim 9。升级软件元器件库的种类更多，仿真分析功能多至 24 种，虚拟仪器更齐全，提供了更为先进的设计理念和技术。Multisim 9 实现了与 LABVIEW 8 的完美结合，利用 Multisim 9 可以设计和制造虚拟仪器，有效地完成电子工程项目从最初的概念建模到最终的成品的全过程。

3. 增加工程实践案例

通过工程案例培养学生对所学知识技能的综合应用能力、工作能力，熟悉电子产品开发、设计的全过程。

本书由宋嘉玉、王蓉负责全书的修订与统稿，徐琼燕、杨亚琴参与了本书的修订。

限于编者水平，书中难免有错漏和不妥之处，恳请读者指正。

编 者

2011 年 7 月

目 录

第 1 章 绪论	1
1.1 EDA 技术及发展	1
1.2 硬件描述语言	2
1.3 EDA 技术的基本设计方法	2
1.4 常用的 EDA 设计工具	4
第 2 章 可编程逻辑器件	7
2.1 可编程逻辑器件	7
2.1.1 可编程逻辑器件的发展历程	7
2.1.2 PLD 的分类	8
2.2 复杂可编程逻辑器件	8
2.2.1 Altera 公司 MAX7000 系列	9
2.2.2 MAX7000 系列器件编程	10
2.3 现场可编程门阵列	12
2.3.1 Altera 公司 FLEX10K 系列	12
2.3.2 现场可编程门阵列 FPGA 的配置	13
2.3.3 Altera 公司其他 FPGA 产品简介	15
2.4 可编程逻辑器件的设计流程	15
本章小结	18
思考题与习题	18
第 3 章 Quartus II 设计软件的应用	19
3.1 概述	19
3.1.1 Quartus II 软件简介	19
3.1.2 Quartus II 软件的安装	19
3.1.3 Quartus II 软件的用户界面	20
3.1.4 Quartus II 的开发流程	20
3.2 Quartus II 的基本操作	21
3.2.1 Quartus II 原理图输入法	21
3.2.2 Quartus II 文本编辑输入法	28
3.3 设计项目的编译与仿真	29
3.3.1 项目的编译	29
3.3.2 项目功能仿真与时序分析	29
3.4 层次化设计输入法	35

3.5 器件的下载编程	37
本章小结	43
思考题与习题	43
第 4 章 硬件描述语言 VHDL	44
4.1 概述	44
4.2 VHDL 的基本结构	45
4.2.1 库 (Library)	45
4.2.2 实体 (ENTITY)	45
4.2.3 结构体 (ARCHITECTURE)	47
4.3 VHDL 的基本知识	47
4.3.1 标识符 (Identifiers)	47
4.3.2 关键字 (Keyword)	47
4.3.3 数据对象 (Data Objects)	48
4.3.4 数据类型 (Dtdt Types)	49
4.3.5 运算符	50
4.3.6 属性 (Attributes)	51
4.4 VHDL 语言的基本语句	51
4.4.1 顺序 (Sequential) 语句	51
4.4.2 并行 (Concurrent) 语句	56
4.5 VHDL 设计举例	62
4.5.1 组合逻辑电路的设计	62
4.5.2 时序逻辑电路的设计	65
4.6 VHDL 程序设计进阶	68
4.6.1 子程序、程序包及配置	68
4.6.2 VHDL 的结构描述方法	69
4.7 数字系统层次化设计实例	71
4.7.1 出租车计费器	72
4.7.2 数字秒表	77
4.7.3 智能函数发生器	83
4.8 其他硬件描述语言简介	89
4.8.1 Verilog HDL	89
4.8.2 ABEL-HDL	89
本章小结	90
思考题与习题	90



第5章 Multisim9设计软件的应用	92
5.1 Multisim9概述	92
5.1.1 Multisim9的特点	92
5.1.2 Multisim9的安装	93
5.2 Multisim9基本应用	100
5.2.1 Multisim9用户界面	100
5.2.2 绘制电路的基本操作方法	103
5.3 Multisim9元件与元件库	111
5.3.1 Multisim9元件库	111
5.3.2 Multisim9元件的基本操作	115
5.4 虚拟仪器	116
5.4.1 交流和直流测量类仪器	116
5.4.2 数字逻辑测试类仪器	121
5.4.3 射频测量类仪器	123
5.4.4 仿真Agilent仪器	124
5.5 Multisim9的基本分析方法	125
5.5.1 直流工作点分析	125
5.5.2 交流分析	127
5.5.3 瞬态分析	128
5.5.4 傅立叶分析	130
5.5.5 失真分析	131
5.5.6 噪声分析	132
5.5.7 直流扫描分析	134
5.5.8 参数扫描分析(Parameter Sweep Analysis)	135
5.6 Multisim9典型案例	137
5.6.1 交通信号灯控制系统的仿真分析	137
5.6.2 波形发生器的仿真分析	140
5.6.3 四路抢答器电路的仿真分析	143
本章小结	148
思考题与习题	148
第6章 Protel 99SE电路原理图设计	150
6.1 Protel 99SE概述	150
6.1.1 Protel 99SE的主要功能	150
6.1.2 Protel 99SE的基础知识	151
6.2 Protel 99SE的使用基础	152
6.2.1 进入Protel 99SE原理图设计环境	152
6.2.2 设计管理器的基本操作	154
6.2.3 设计环境设置	156
6.2.4 创建新元件	159
6.3 原理图设计	164
6.3.1 原理图设计的工具	164
6.3.2 层次原理图的设计	165
6.3.3 原理图设计实例	168
本章小结	176
思考题与习题	176
第7章 Protel 99SE电路板图设计	179
7.1 概述	179
7.2 印制板图设计知识基础	180
7.2.1 电路板设计基础	180
7.2.2 电路板设计环境设置	181
7.2.3 印制电路板库操作	186
7.2.4 PCB库文件中的库操作	191
7.2.5 PCB设计管理器	195
7.3 电路板设计步骤	196
7.3.1 网络表的调入与编辑	196
7.3.2 设计规则设置	197
7.3.3 元件的自动布局	200
7.3.4 自动布线	200
7.3.5 报表的生成与PCB文件的打印	202
本章小结	206
思考题与习题	206
第8章 开发系统案例	209
8.1 半整数分频器的设计	209
8.1.1 小数分频的原理	209
8.1.2 N-0.5分频器的设计	209
8.1.3 1.5分频器	211
8.1.4 下载验证	212
8.2 激光控制系统双面板的制作	212
8.2.1 绘制原理图	212
8.2.2 检查原理图生成网络表	218
8.2.3 自制封装	248
8.2.4 双面板的制作	251
8.3 频率计双面板的制作	254
参考文献	266

第1章 绪 论

本章要点

- 电子 EDA 技术的基本方法。
- 电子 EDA 技术的基本内容。

本章难点

- ASIC (Application Specific Integrated Circuits) 芯片设计内容。

1.1 EDA 技术及发展

人类社会已进入到高度发达的信息化社会，信息社会的发展离不开电子产品的进步。现代电子产品在性能提高、复杂度增大的同时，价格却一直呈下降趋势，而且产品更新换代的步伐也越来越快，实现这种进步的主要原因就是生产制造技术和电子设计技术的发展。前者以微细加工技术为代表，目前已进展到深亚微米阶段，可以在几平方厘米的芯片上集成数千万个晶体管；后者的核心就是 EDA 技术。EDA 是指以计算机为工作平台，融合了应用电子技术、计算机技术、智能化技术最新成果而研制成的电子 CAD 通用软件包，主要能辅助进行三方面的设计工作：IC 设计、电子电路设计以及 PCB 设计。没有 EDA 技术的支持，想要完成上述超大规模集成电路的设计制造是不可想象的，反过来，生产制造技术的不断进步又必将对 EDA 技术提出新的要求。EDA 代表了当今电子设计技术的最新发展方向，它的基本特征是：设计人员按照“自顶向下”的设计方法，对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成电路（ASIC）实现，然后采用硬件描述语言（VHDL）完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件。这样的设计方法被称为高层次的电子设计方法。EDA 技术打破了软硬件之间的设计界限，使硬件系统软件化。这已成为现代电子设计技术的发展势。

10 年前，电子设计的基本思路还是选择标准集成电路“自底向上”（Bottom-Up）地构造出一个新的系统，这样的设计方法就如同一砖一瓦地建造金字塔，不仅效率低、成本高而且还容易出错。高层次设计给我们提供了一种“自顶向下”（Top-Down）的全新的设计方法，这种设计方法首先从系统设计入手，在顶层进行功能方框图的划分和结构设计。在方框图一级进行仿真、纠错，并用硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证。然后用综合优化工具生成具体门电路的网表，其对应的物理实现级可以是印制电路板或专用集成电路。由于设计的主要 仿真和调试过程是在高层次上完成的，这不仅有利于早期发现结构设计上的错误，避免设计工作的浪费，而且也减少了逻辑功能仿真的工作量，提高了设计的一次成功率。

现代电子产品的复杂度日益加深，一个电子系统可能由数万个中小规模集成电路构成，这就带来了体积大、功耗大、可靠性差的问题，解决这一问题的有效方法就是采用 ASIC



(Application Specific Integrated Circuits) 芯片进行设计。ASIC 按照设计方法的不同可分为：全定制 ASIC，半定制 ASIC，可编程 ASIC（也称为可编程逻辑器件）。设计全定制 ASIC 芯片时，设计师要定义芯片上所有晶体管的几何图形和工艺规则，最后将设计结果交由 IC 厂家掩膜制造完成。优点是：芯片可以获得最优的性能，即面积利用率高、速度快、功耗低。缺点是：开发周期长，费用高，只适合大批量产品开发。半定制 ASIC 芯片的版图设计方法有所不同，分为门阵列设计法和标准单元设计法，这两种方法都是约束性的设计方法，其主要目的就是简化设计，以牺牲芯片性能为代价来缩短开发时间。可编程逻辑芯片与上述掩膜 ASIC 的不同之处在于：设计人员完成版图设计后，在实验室内就可以烧制出自己的芯片，无须 IC 厂家的参与，大大缩短了开发周期。可编程逻辑器件自七十年代以来，经历了 PAL、GAL、CPLD、FPGA 几个发展阶段，其中 CPLD/FPGA 属高密度可编程逻辑器件，目前集成度已高达 200 万门/片，它将掩膜 ASIC 集成度高的优点和可编程逻辑器件设计生产方便的特点结合在一起，特别适合于样品研制或小批量产品开发，使产品能以最快的速度上市，而当市场扩大时，它可以很容易的转由掩膜 ASIC 实现，因此开发风险也大为降低。上述 ASIC 芯片，尤其是 CPLD/FPGA 器件，已成为现代高层次电子设计方法的实现载体。

1.2 硬件描述语言

硬件描述语言 (HDL-Hardware Description Language) 是一种用于设计硬件电子系统的计算机语言，它用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式，与传统的门级描述方式相比，它更适合大规模系统的设计。例如一个 32 位的加法器，利用图形输入软件需要输入 500 至 1000 个门，而利用 VHDL 语言只需要书写一行 $A=B+C$ 即可，而且 VHDL 语言可读性强，易于修改和发现错误。早期的硬件描述语言，如 ABEL-HDL、AHDL，是由不同的 EDA 厂商开发的，互相不兼容，而且不支持多层次设计，层次间翻译工作要由人工完成。为了克服以上缺陷，1985 年美国国防部正式推出了 VHDL (Very High Speed IC Hardware Description Language) 语言，1987 年 IEEE 采纳 VHDL 为硬件描述语言标准 (IEEE STD-1076)。VHDL 是一种全方位的硬件描述语言，包括系统行为级、寄存器传输级和逻辑门级多个设计层次，支持结构、数据流、行为三种描述形式的混合描述，因此 VHDL 几乎覆盖了以往各种硬件描述语言的功能，整个自顶向下或自底向上的电路设计过程都可以用 VHDL 来完成。另外，VHDL 还具有以下优点：VHDL 的宽范围描述能力使它成为高层次设计的核心，将设计人员的工作重心提高到了系统功能的实现与调试，只需花较少的精力用于物理实现。VHDL 可以用简洁明确的代码描述来进行复杂控制逻辑的设计，灵活且方便，而且也便于设计结果的交流、保存和重用。VHDL 的设计不依赖于特定的器件，方便了工艺的转换。VHDL 是一个标准语言，为众多的 EDA 厂商支持，因此移植性好。

1.3 EDA 技术的基本设计方法

数字系统设计有多种方法，如模块设计法、自顶向下设计法和自底向上设计法等。

数字系统的设计一般采用自顶向下、由粗到细、逐步求精的方法。自顶向下是指将数字系统的整体逐步分解为各个子系统和模块，若子系统规模较大，则还需将子系统进一步分解



为更小的子系统和模块，层层分解，直至整个系统中各子系统关系合理，并便于逻辑电路级的设计和实现为止。采用该方法设计时，高层设计进行功能和接口描述，说明模块的功能和接口，模块功能的更详细的描述在下一设计层次说明，最底层的设计才涉及具体的寄存器和逻辑门电路等实现方式的描述。EDA 技术的每一次进步，都引起了设计层次上的一个飞跃。

1. 电路级设计

电子工程师接受系统设计任务后，首先确定设计方案，同时要选择能实现该方案的合适元器件，然后根据具体的元器件设计电路原理图。接着进行第一次仿真，包括数字电路的逻辑模拟、故障分析、模拟电路的交直流分析、瞬态分析。系统在进行仿真时，必须要有元件模型库的支持，计算机上模拟的输入/输出波形代替了实际电路调试中的信号源和示波器。这一次仿真主要是检验设计方案在功能方面的正确性。仿真通过后，根据原理图产生的电气连接网络表进行 PCB 板的自动布局布线。在制作 PCB 板之前还可以进行后分析，包括热分析、噪声及窜扰分析、电磁兼容分析、可靠性分析等，并且可以将分析后的结果参数反标回电路图，进行第二次仿真，也称为后仿真，这一次仿真主要是检验 PCB 板在实际工作环境中的可行性。由此可见，电路级的 EDA 技术使电子工程师在实际的电子系统产生之前，就可以全面地了解系统的功能特性和物理特性，从而将开发过程中出现的缺陷消灭在设计阶段，不仅缩短了开发时间，也降低了开发成本。

2. 系统级设计

进入 90 年代以来，电子信息类产品的开发出现了两个明显的特点：一是产品的复杂程度加深，二是产品的上市时限紧迫。然而电路级设计本质上是基于门级描述的单层次设计，设计的所有工作（包括设计输入，仿真和分析，设计修改等）都是在基本逻辑门这一层次上进行的，显然这种设计方法不能适应新的形势，为此引入了一种高层次的电子设计方法，也称为系统级的设计方法。设计人员无须通过门级原理图描述电路，而是针对设计目标进行功能描述，由于摆脱了电路细节的束缚，设计人员可以把精力集中于创造性的概念构思与方案上，一旦这些概念构思以高层次描述的形式输入计算机后，EDA 系统就能以规则驱动的方式自动完成整个设计。这样，新的概念得以迅速有效的成为产品，大大缩短了产品的研制周期。不仅如此，高层次设计只是定义系统的行为特性，可以不涉及实现工艺，在厂家综合库的支持下，利用综合优化工具可以将高层次描述转换成针对某种工艺优化的网表，工艺转化变得轻松容易。

高层次设计步骤如下。

第一步：按照“自顶向下”的设计方法进行系统划分。

第二步：输入 VHDL 代码，这是高层次设计中最为普遍的输入方式。此外，还可以采用图形输入方式（框图，状态图等），这种输入方式具有直观、容易理解的优点。

第三步：将以上的设计输入编译成标准的 VHDL 文件。对于大型设计，还要进行代码级的功能仿真，主要是检验系统功能设计的正确性，因为对于大型设计，综合、适配要花费数小时，在综合前对源代码仿真，就可以大大减少设计重复的次数和时间，一般情况下，可略去这一仿真步骤。



第四步：利用综合器对 VHDL 源代码进行综合优化处理，生成门级描述的网表文件，这是将高层次描述转化为硬件电路的关键步骤。综合优化是针对 ASIC 芯片供应商的某一产品系列进行的，所以综合的过程要在相应的厂家综合库支持下才能完成。综合后，可利用产生的网表文件进行适配前的时序仿真，仿真过程不涉及具体器件的硬件特性，较为粗略。一般设计，这一仿真步骤也可略去。

第五步：利用适配器将综合后的网表文件针对某一具体的目标器件进行逻辑映射操作，包括底层器件配置、逻辑分割、逻辑优化和布局布线。适配完成后，产生多项设计结果。

- ① 适配报告，包括芯片内部资源利用情况，设计的布尔方程描述情况等。
- ② 适配后的仿真模型。
- ③ 器件编程文件。

根据适配后的仿真模型，可以进行适配后的时序仿真，因为已经得到器件的实际硬件特性（如时延特性），所以仿真结果能比较精确地预期未来芯片的实际性能。如果仿真结果达不到设计要求，就需要修改 VHDL 源代码或选择不同速度品质的器件，直至满足设计要求。

第六步：将适配器产生的器件编程文件通过编程器或下载电缆载入到目标芯片 FPGA 或 CPLD 中。如果是大批量产品开发，通过更换相应的厂家综合库，可以很容易转由 ASIC 形式实现。

1.4 常用的 EDA 设计工具

1. PCB 设计工具——Protel

Protel 是 Protel Technology 公司开发的、功能强大的电路 EDA 软件，主要包括电路原理图的设计、网络表的生成及印制电路板的设计方法、设计工艺及操作等内容。Protel 是电子设计者的首选软件，它很早就在国内开始使用，在国内的普及率也最高。有些高校的电子专业还专门开设了课程来学习它，几乎所有的电子公司都要用到它，许多大公司在招聘电子设计人才时在其条件栏上常会写着要求会使用 Protel。

在 20 世纪 80 年代末期，美国 ACCEL Technologies INC 推出了第一个应用于电子设计软件包 TANGO，这个软件包开创了电子设计自动化（EDA）的先河。随着电子业的飞速发展，TANGO 日益显示出不适应发展的需求，这时 Protel Technology 公司以其强大的研发能力推出了 Protel For Dos 作为 TANGO 的升级版本，从此 Protel 开始日益发展。90 年代出现基于 Windows 的 Protel 版本以及后来的 Protel98/99/99SE/2004/DXP 等。

2005 年底，Protel 软件的原厂商 Altium 公司推出了 Protel 系列的最新高端版本 Altium Designer。Altium Designer 是完全一体化电子产品开发系统的一个新版本，也是业界第一款也是唯一一种完整的板级设计解决方案。Altium Designer 是业界首例将设计流程、集成化 PCB 设计、可编程器件（如 FPGA）设计和基于处理器设计的嵌入式软件开发功能整合在一起的产品，一种同时进行 PCB 和 FPGA 设计以及嵌入式设计的解决方案，具有将设计方案从概念转变为最终成品所需的全部功能。Altium Designer 拓宽了板级设计的传统界限，全面集成了 FPGA 设计功能和 SOPC 设计实现功能，从而允许工程师能将系统设计中的 FPGA 与 PCB



设计以及嵌入式设计集成在一起。

2. 电子电路设计与仿真工具——Multisim

本书介绍的 Multisim 是一个用于电路设计和仿真的 EDA 工具, 它是加拿大 Interactive Image Technologies 公司于 1988 年推出电子线路仿真与设计 EDA 软件 EWB 的升级版。EWB 以其强大的功能在我国得到广泛的推广应用。Multisim 9 与 EWB 相比在功能上有了较大的改进, 提供了标准的实际元件库、RF 库、功能强大品种齐全的仿真仪器和各种分析方法。

3. PLD 设计工具

Altera、Xilinx 和 Lattice 公司为最有代表性的 PLD 厂家。全球 PLD/FPGA 产品 60%以上是由 Altera 和 Xilinx 提供的。

① Altera 开发工具——MAX+plus II 和 Quartus II 是较成功的 PLD 开发平台。

② Xilinx 是 FPGA 的发明者。开发软件为 Foundation 和 ISE。

③ Lattice 是 ISP (In—System Programmability) 技术的发明者。与 Altera 和 Xilinx 相比, 其开发工具比 Altera 和 Xilinx 略逊一筹。Lattice 中小规模 PLD 比较有特色, 大规模 PLD 的竞争力还不够强 (Lattice 没有基于查找表技术的大规模 FPGA), 是第三大可编程逻辑器件供应商。

Altera 公司是全球最大的可编程逻辑器件供应商之一。主要产品有: MAX3000/7000, MAX II, FLEX6000, FLEX8000, APEX20K, ACEX1K, Cyclone, Stratix, Cyclone II, Stratix II 等。Altera 公司针对 FPGA/CPLD 器件推出了相应的设计软件, 目前主要是第三代的 MAX +plus II 和第四代的 Quartus II。作为 Altera 公司的最新一代集成设计环境, Quartus II 支持 Altera 公司目前流行的所有主流 FPGA/CPLD 的设计开发, 并引入了一系列的新特性, 如支持 RLT View, 综合效率更高, 可以进行功耗估算等。

EDA 工具繁多, 为便于读者选用合适的 EDA 软件, 现将部分软件介绍列入表 1.1 中。

表 1.1 部分 EDA 软件

EDA 工具	功 能
Protel	画电路图、印制电路板图
Multisim2001	模拟、数字及混合电路仿真、分析
Pspice	模拟、数字及混合电路仿真分析
MaxplusII	CPLD 设计、仿真、下载
MATLAB	矩阵运算、高级绘图、控制系统分析
DSCH	数字电路仿真、分析
Micowind	电子集成电路板图设计及模拟

EDA 技术涉及面广, 内容丰富, 从教学和实用的角度看, 究竟应掌握些什么内容呢?

编者认为, 主要应掌握如下四个方面的内容: ① 大规模可编程逻辑器件; ② 硬件描述语言; ③ 软件开发工具; ④ 实验开发系统。其中, 大规模可编程逻辑器件是利用 EDA 技术进行电子系统设计的载体, 硬件描述语言是利用 EDA 技术进行电子系统设计的主要表达



手段，软件开发工具是利用 EDA 技术进行电子系统设计的智能化的自动化设计工具，实验开发系统则是利用 EDA 技术进行电子系统设计的下载工具及硬件验证工具。

EDA 技术是电子设计领域的一场革命，目前正处于高速发展阶段，每年都有新的 EDA 工具问世，我国 EDA 技术的应用水平长期落后于发达国家，因此，广大电子工程人员应该尽早掌握这一先进技术，这不仅是提高设计效率的需要，更是我国电子工业在世界市场上生存、竞争与发展的需要。

本书将从 EDA 的基本概念入手，介绍 EDA 的发展历程，着重介绍 EDA 的设计方法、设计工具、设计流程、设计方法学等，并通过大量的设计实例，使读者能较快地掌握 EDA 的设计方法和设计技巧。

第1章 EDA概述

本章首先介绍了 EDA 的发展历史，回顾了 EDA 的产生背景、发展历程、主要里程碑事件、主要代表人物、主要设计方法、主要设计工具、主要设计流程等。然后简要介绍了 EDA 的设计方法、设计工具、设计流程、设计方法学等，并通过大量的设计实例，使读者能较快地掌握 EDA 的设计方法和设计技巧。

表 1.1 各类 EDA 工具及其应用领域

类别	工具	应用
概念设计	IDE	IDE
逻辑设计	逻辑综合器	逻辑综合器
物理设计	布局布线器	布局布线器
验证	仿真器	仿真器
测试	边界扫描器	边界扫描器
后端设计	时序分析器	时序分析器
设计管理	设计库管理器	设计库管理器

本书内容丰富且实用性很强，希望读者能够从中受益。同时，本书还提供了大量的设计工具、设计方法、设计流程、设计方法学等，使读者能够较快地掌握 EDA 的设计方法和设计技巧。通过大量的设计实例，使读者能较快地掌握 EDA 的设计方法和设计技巧。通过大量的设计实例，使读者能较快地掌握 EDA 的设计方法和设计技巧。

第2章 可编程逻辑器件

本章要点

- 可编程逻辑器件的基本结构、分类、特点。
- CPLD、FPGA 器件的基本原理、编程方式。
- 可编程逻辑器件设计流程。

本章难点

- CPLD、FPGA 器件各自的特点、区别。
- 编程实现的方式。

本章主要介绍了可编程器件（PLD）的基本原理、结构、分类以及可编程逻辑器件设计的一般流程，重点介绍了复杂可编程逻辑器件（CPLD）、现场可编程门阵列（FPGA）的编程和配置方法，介绍了 Altera 公司的相应典型器件，以及各器件的基本结构和工作原理。

2.1 可编程逻辑器件

可编程逻辑器件（Programmable Logic Device, PLD）是 20 世纪 70 年代发展起来的一种新的集成器件。它可由用户根据自己要求来构造逻辑功能的数字集成电路，用户利用计算机辅助设计，即用原理图或硬件描述语言（HDL）等方法来表示设计思想，经过编译和仿真，生成相应的目标文件，再由编程器或下载电缆将设计文件配置到目标器件中，可编程器件（PLD）变成能满足用户要求的专用集成电路，同时还可以利用 PLD 的可重复编程能力，随时修改器件的逻辑，通过软件来实现电路的逻辑功能，而无须改变硬件电路。与中小规模通用型集成电路相比，用 PLD 实现数字系统，有集成度高、保密性好、速度快、功耗小、可靠性高等优点，与大规模专用集成电路相比，用 PLD 实现数字系统，具有研制周期短、先期投资少、无风险、修改逻辑设计方便的优势。PLD 的这些优点使得 PLD 技术在 90 年代得到了飞速的发展，已成为电子设计领域中最具活力和发展前途的一项技术。

2.1.1 可编程逻辑器件的发展历程

可编程逻辑器件的发展过程大致如下。

- (1) 20 世纪 70 年代，熔丝编程的 PROM 和 PLA 器件是最早的可编程逻辑器件。
- (2) 70 年代末，对 PLA 进行了改进，AMD 公司推出 PAL 器件。
- (3) 80 年代初，Lattice 公司发明电可擦写的、比 PAL 使用更灵活的 GAL 器件。
- (4) 80 年代中期，Xilinx 公司提出现场可编程概念，同时生产出了世界上第一片 FPGA。
- (5) 80 年代末，Lattice 公司又推出在系统可编程技术，并且推出了一系列具备在系统可编程能力的 CPLD 器件。



(6) 进入 90 年代后，可编程逻辑集成电路技术进入飞速发展时期。器件的可用逻辑门数超过了百万门，并出现了内嵌复杂功能模块（如加法器、乘法器、RAM、CPU 核、DSP 核、PLL 等）的 SoPC（System on Programmable Chip）。

2.1.2 PLD 的分类

可编程逻辑器件的分类没有一个统一的标准。目前生产 PLD 的厂家主要有 Altera、Lattice、Xilinx、Actel 等公司。按其结构的复杂程度及性能的不同，可编程逻辑器件一般可分为四种：SPLD、CPLD、FPGA 及 ISP 器件。

1. 简单可编程逻辑器件

简单可编程逻辑器件（Simple Programmable Logic Device，SPLD）是可编程逻辑器件的早期产品。最早出现在 20 世纪 70 年代，主要是可编程只读存储器（PROM）、可编程逻辑阵列（PLA）、可编程阵列逻辑（PAL）及通用阵列逻辑（GAL）器件等。这些器件目前使用不多，这里不再介绍，读者可查阅有关资料。

2. 复杂可编程逻辑器件

复杂可编程逻辑器件（Complex Programmable Logic Device，CPLD）出现在 20 世纪 80 年代末期。其结构上不同于早期 SPLD 的逻辑门编程，而是采用基于乘积项技术和 E²PROM（或 Flash）工艺的逻辑块编程，不但能实现各种时序逻辑控制，更适合做复杂的组合逻辑电路。如 Altera 公司的 MAX 系列，Lattice 公司的大部分产品，Xilinx 公司的 XC9500 系列等。

3. 现场可编程门阵列

现场可编程门阵列（Field Programmable Gate Array，FPGA）是由美国 Xilinx（赛灵思）公司率先开发的一种通用型用户可编程器件。FPGA 与 SPLD 和 CPLD 的结构完全不同，它不包括与门和或门，目前应用最多的 FPGA 是采用对基于查找表技术和 SRAM 工艺的逻辑块编程来实现所需的逻辑功能的。同 CPLD 相比，它的逻辑块的密度更高、触发器更多、设计更灵活，多用于大规模电路的设计，尤其更适合做复杂的时序逻辑。但由于 FPGA 采用的是 SRAM 工艺，掉电后数据会丢失，因此实际应用时还须外挂一个 E²PROM 或 Flash Memory 来存储编程数据。典型的器件如 Altera 公司的所有 FLEX、ACEX、APEX、Cyclone（飓风）、Stratix 系列，Xilinx 的 Spartan、Virtex 系列等。

2.2 复杂可编程逻辑器件

复杂可编程器件（CPLD）基本结构与 PAL/GAL 相仿，是基于与或阵列的乘积项结构，但集成度要高得多。CPLD 大都是由 E²PROM 和 Flash 工艺制造的，可反复编程，一上电就可以工作，无须其他芯片配合。

Altera 公司是全球最大的 CPLD 和 FPGA 供应商之一，它的 PLD 器件和开发软件在国内应用非常广泛，本节将以 Altera 公司应用较为广泛的 MAX7000 系列器件为例来介绍复杂可编程器件（CPLD）。

2.2.1 Altera 公司 MAX7000 系列

1. 概述

MAX7000 系列是高密度、高性能的 CMOS CPLD，是在 Altera 公司的第二代 MAX 结构基础上构成，采用了 CMOS E²PROM 技术制造的，MAX7000 系列 CPLD 包括了从含有 32 个宏单元的 7032 到含有 512 个宏单元的 7512 一系列芯片。同时它又可分为 MAX7000，MAX7000E，MAX7000S，MAX7000A 四个品种。MAX7000E 是在 MAX7000 的基础上，加强了几方面的特性，如：附加全局时钟信号，附加输出使能控制，增加连线资源和快速的输入寄存器等。MAX7000S 则是在 MAX7000E 的基础上，增加了 ISP 在系统可编程技术、JTAG 边界扫描测试以及开漏输出选择等特性。而 MAX7000A 则在 MAX7000S 的基础上，增强了 ISP 性能，包括快速编程的 ISP 算法，确保全部编程的 ISP 工作位以及在系统编程期间 I/O 脚上的上拉电阻等。MAX7000 系列可以用于混合电压的系统中，其开发系统主要是 Altera 公司的 MAX+PLUSII 及 QuartusII 软件。

2. MAX7000 系列器件的结构

MAX7000CPLD 的总体结构及外引脚如图 2.1 所示。




图 2.1 MAX7000 内部结构及外引线图




图 2.1 MAX7000 内部结构及外引线图 (续)

外引线图 (b) 所示的是采用 PLCC (Plastic Leaded Chip Carrier) 塑料式引线芯片承载封装形式的 84 个引脚的 CPLD，它除了电源、地引线端子以及通用的 I/O 引脚外，还有 4 个专用编程控制端子 (TDI、TDO、TCK、TMS) 和 4 个专用输入端子 (INPUT/GCLK1、INPUT/GCLRn、INPUT/OE1、INPUT/OE2)。这 4 个专用输入端子分别是时钟、清零和输出使能等全局控制信号，这几个信号有专用连线与 CPLD 的宏单元相连，信号到每个宏单元的延时相同并且延时最短。通过软件设置这些专用的输入端子也可以用作通用的输入引脚来使用。

2.2.2 MAX7000 系列器件编程

大规模可编程逻辑器件出现以前，人们在设计数字系统时，把器件焊接在电路板上是设计的最后一个步骤。当设计存在问题并得到解决后，设计者往往不得不重新设计印制电路板。设计周期被无谓地延长了，设计效率也很低。CPLD 和 FPGA 的出现改变了这一切。现在，人们在逻辑设计时可以在未设计具体电路时，就把 CPLD 焊接在印制电路板上，然后在设计调试时可以一次又一次随心所欲地改变整个电路的硬件逻辑关系，而不必改变电路板的结构，这一切有赖于 CPLD 的在系统下载功能。

MAX7000 系列器件是基于电可擦除存储单元 EEPROM 或 Flash 技术进行编程的。CPLD 被编程后改变了电可擦除存储单元中的信息，掉电后可保持编程信息不丢失，但编写次数有限，编程的速度不快。



CPLD 的编程可以使用专用的编程设备，也可使用下载电缆，进行在系统编程（ISP）。在系统编程 ISP（In System Programming）就是当系统上电并正常工作时，通过下载电缆，如 Altera 公司的 Byteblaster（MV）并行下载电缆，连接 PC 的并行打印口和需要编程的 CPLD 拥有的 ISP 接口直接对其进行编程，器件在编程后立即进入正常工作状态。Byteblaster（MV）下载电缆与 Altera 器件的接口一般是 10 芯的接口，引脚对应关系如图 2.2 所示，10 芯连接信号如表 2.1 所示。




图 2.2 10 芯接口

表 2.1 10 芯接口各引脚信号名称

引脚	1	2	3	4	5	6	7	8	9	10
PS 模式	DCK	GND	CONF_DONE	V_{CC}	nCONFIG	—	nSTATUS	—	DATA0	GND
JATG 模式	TCK	GND	TDO	V_{CC}	TMS	—	—	—	TDI	GND

这种 CPLD 编程方式的出现，改变了传统的使用专用编程器编程方法的诸多不便。图 2.3 所示是 Altera CPLD 器件的 ISP 编程连接图，其中 Byteblaster（MV）与计算机并口相连。MV 即混合电压的意思。




图 2.3 CPLD 编程连接图

必须指出，Altera 的 MAX7000 系列 CPLD 是采用 IEEE1149.1 JTAG（Joint Test Action Group）接口方式对器件进行在系统编程的，在图 2.3 中与 Byteblaster 的 10 芯接口相连的是 TCK、TDO、TMS 和 TDI 这 4 条 JTAG 信号线。JTAG 接口本来是用来做边界扫描测试（Board Scan Test, BST）来测试电路板上集成电路芯片能力的，现在把它用做编程接口则可以省去专用的编程接口，减少系统的引出线。由于 JTAG 是工业标准的 IEEE1149.1 边界扫描测试的访问接口，用做编程功能有利于各可编程逻辑器件编程接口的统一。编程标准 IEEE1532，对 JTAG 编程方式进行标准化统一。