

微型计算机的 接口技术和应用

上册

戴明桢 编

南京航空学院

1985.12.

微型计算机的接口技术和应用

目前,微型计算机的应用已经深入到国民经济的各个领域,就其应用的范围来说,大致可以分成以下四个方面:

- (1) 科学计算;
- (2) 企业事业单位的管理;
- (3) 工业控制;
- (4) 智能化产品。

在前两个方面的应用中,一般采用微型计算机系统。所需要的接口主要用于人机交换信息,例如键盘接口、显示器接口、打印机接口以及软磁盘接口等,通常采用高级语言编制软件。而在后两个方面的应用中,除了人机之间交换信息以外,还需要在被控制对象和计算机之间交换信息。所需要的接口常常要按特定的被控对象或产品专门设计,较多地采用汇编语言或高级语言与汇编语言交叉应用。

接口技术是微型计算机推广应用中的一项很重要的工作。为了使得已经掌握了微型计算机基本原理的同志,尽快地掌握接口技术,把微机应用到生产实践、科学研究和技术改造等方面去,特编写了这本《微型计算机的接口技术和应用》教材。应当说明的是,教材中的一部分内容是根据编者近年来的教学、科研的心得体会编写的;而有些内容则引自国内外的文献资料和兄弟院校的教材或刊物。

本教材共分九章。第一章是概论。简要地回顾一下微型计算机系统的基本组成,着重说明微型机的输入/输出工作方式。第二章介绍CPU与各类存贮器的接口技术。第三章收集了几种典型的接口芯片

(包括通用的和专用的接口芯片)资料,以便对接口芯片有个基本的了解。第四章和第五章是本教材的重点。第四章中介绍常用的各种输入/输出设备及其接口方法。第五章专门介绍模拟通道接口技术,即A/D和D/A接口电路。在第六章中,简要地说明一下,总线接口技术。第七、八、九三章是有关微型机应用方面的章节。考虑到单片机的发展和日益广泛的应用,在第七章中以一定的篇幅介绍单片微型计算机。第八章是微型计算机的应用系统设计导论,也是本教材的一个重点。主要讲两个问题:一是TP801监控程序的分析;二是有关专用单板机的设计问题。最后,在第九章中适当介绍几个微型计算机应用的实例。

由于编者水平有限,加上编写时间仓促,教材中定有许多错误和不妥之处,请读者批评指正。

编者 1985 年 12 月

《微型计算机的接口技术和应用》

上册 目 录

第一章 概 论

§ 1. 1 微型计算机系统的组成	1—1
(一) 完整的微型计算机系统	1—1
(二) 微型计算机的硬件	1—1
(三) 微处理器的结构	1—3
(四) 微型计算机软件	1—12
(五) 微型计算机的接口	1—18
(六) TP801—Z80 单板微型计算机的硬件组成	1—20
§ 1. 2 微型计算机的输入和输出	1—23
(一) 输入和输出设备的特点	1—23
(二) 对输入/输出接口技术的要求	1—24
(三) 输入/输出的寻址方式	1—26
(四) 输入/输出的定时和协调	1—31
(五) 并行和串行输入/输出方式	1—35
(六) 输入/输出的控制方式	1—40

第二章 微处理器与半导体存储器的接口

§ 2. 1 存储器的地址选择方法	2—1
(一) 线性选址法	2—1
(二) 全译码选址法	2—3
(三) 局部译码选址法	2—4
§ 2. 2 微处理器与存储器的连接	2—8

(一) 连接方式·····	1-8
(二) 存储器芯片的选择·····	8
(三) 存储器与 CPU 连接举例	
—— TP801 单板机存储器译码和接口电路分析·····	19
§ 2.3 动态 RAM 与 CPU 的连接·····	27
(一) 动态 RAM 的刷新方式·····	27
(二) 动态 RAM 与 CPU 的连接·····	31
§ 2.4 内存容量大于 2 ⁿ 字节的扩展·····	42
§ 2.5 RAM 的电源掉电保护·····	46
第三章 通用的和专用的接口芯片	
§ 3.1 通用的接口芯片·····	3-1
(一) 8 位并行输入/输出接口电路 8212·····	3-1
(二) 4 位并行双向总线驱动器 8216/8226·····	3-9
§ 3.2 专用的可编程接口芯片·····	3-11
(一) 计数/定时电路 Z80-CTC·····	3-11
(二) 并行输入/输出接口电路 Z80-PIO·····	3-32
(三) 串行输入/输出接口电路 Z80-SIO·····	3-57
第四章 输入/输出设备及其接口技术	
§ 4.1 CPU 与简单开关的接口·····	4-1
§ 4.2 发光二极管 (LED) 显示器与 CPU 的接口·····	4-5
(一) 七段 LED 显示器·····	4-5
(二) 点阵式 LED 显示器·····	4-17
§ 4.3 键盘与 CPU 的接口·····	4-19
(一) 非编码式键盘·····	4-20

(二) 编码式键盘·····	4—38
§ 4. 4 盒式磁带录音机与 CPU 的接口·····	4—43
(一) 磁带记录的标准·····	4—43
(二) 转贮 (DUMP—内存向磁带机存贮信息) 的接口技术·····	4—46
(三) 输入 (LOAD—磁带机向计算机内存装入信息) 的接口技术·····	4—60
§ 4. 5 打印机与 CPU 的接口·····	4—73
(一) WDY—16 微型打印机·····	4—74
(二) WDY—16 打印机与 TP801 单板机 的接口方法·····	4—77
(三) 打印方式及使用举例·····	4—82
(四) WDYMP 控打程序分析·····	4—93
§ 4. 6 CRT 与 CPU 的接口·····	4—114
(一) CRT 显示器的工作原理·····	4—114
(二) CPU 与电视机显示器的接口·····	4—121
(三) 单片 CPU 控制器·····	4—128
§ 4. 7 软磁盘与 PU 的接口·····	4—130
(一) 软磁盘·····	4—131
(二) 软磁盘控制器·····	4—138
(三) 软磁盘驱动器·····	4—145
§ 4. 8 硬磁盘与 PU 的接口·····	4—153
(一) 硬磁盘·····	4—153
(二) 硬磁盘控制器·····	4—155

第一章 微型计算机系统的组成

§1.1 微型计算机系统的组成

(一)完整的微型计算机系统

微型计算机系统，由微型计算机的硬件和软件两大部分组成。所谓硬件，是指组成计算机的物质设备，例如运算器、控制器、存贮器、输入/输出设备等；而软件，指的是使用计算机和发挥计算机效率功能的各种各样的程序。一个完整的微型计算机系统的组成如图 1.1 - 1 所示。

(二)微型计算机的硬件

微型计算机的硬件，由微处理器 (CPU)、存贮器以及输入/输出 (I/O) 接口电路等部分组成。CPU 通过 I/O 接口电路与外部设备 (I/O 设备) 相连接。微型计算机内部通过三组总线——地址总线 (A . BUS)、数据总线 (D . BUS) 和控制总线 (C . BUS) 来连接。微型计算机的硬件组成框图如图 1.1 - 2 所示。由于大家对硬件比较熟悉，这里就不多作介绍了。




图 1.1 - 2 微型计算机的硬件组成框图




图 1.1-1 完整的微型计算机系统的组成

(三) 微处理器的结构

由于本教材所介绍的接口电路以及应用实例以 Z80 — CPU 为主，故先在这里简要地叙述一下 Z80 — CPU 的内部结构及其引脚的功能，以便于阅读后面的内容。附录(一)给出了常用的 8 位和 16 位微处理器性能一览表供读者查阅。

Z80 CPU 是一种八位的 40 条引脚单总线结构的微处理器。它的内部结构如图 1.1 — 3 所示。

(A) Z80 的内部结构

(1) CPU 内部寄存器组

Z — 80 的内部寄存器组也分成两种类型，一种是专用寄存器，另一种是通用寄存器。现分别把它们的功用说明如下。

1. 程序计数器 PC

是 16 位计数器，CPU 总是把 PC 中的内容作为地址，从内存中取出一条指令，加以译码和执行。所以，PC 中总是包含着下一条要执行的指令的 16 位地址。通常指令是顺序执行的。所以在一般情况下，当取出一条指令（更确切地说为一个指令字节）后，PC 就加 1，只有在执行转移指令或子程序调用时（或中断时），把要转向的地址赋给 PC。

2. 堆栈指针 SP (Stack Pointer)

堆栈是在外部（CPU 的外部）存储器中的一个按照后进先出（Last — in First — out）的原则组织的存储区域。堆栈指针包含着 16 位地址，它始终指向堆栈的顶部。利用 PUSH 和 POP 指令，可以把内部寄存器对的内容推入堆栈（推入到 SP 所指的单元）或把堆栈的内容（SP 所指的单元）弹出到内部寄存器中去。利用堆栈，可实现多级中断，子程序嵌套以及其他操作。




图 1.1 - 3 Z80 — CPU 的内部结构

3 . 两个变址寄存器 (Index Register) IX 和 IY

这是两个独立的 16 位的寄存器 , 通常它们各自包含着一个 16 位的基地址 , 由它加上指令中给定的偏移量以形成操作数的有效地址。这种寻址方式使许多类型的程序大大简化 , 特别在用到数据表格的场合。

4 . 中断页地址寄存器 I

这是一个 8 位的寄存器。当 CPU 用中断方式与外设交换信息时 , 若外设有中断请求 , 而 CPU 也允许和响应了中断 , 则程序就要转向中断服务程序。在 Z80 的方式 0 中断时 , 当 CPU 响应中断时 , 外设提供 RST00H — RST38H 指令中的任一条 , 程序就固定地转向 0000H — 0038H 八个入口地址的任一个。为了扩大中断功能 , Z-80 有中断方式 2。它允许有 128 个中断服务程序的入口 , 这些入口地址形成了一个表格 , 这个表格存放在内存的哪一页 (若以 256 个字节为一页 , 则 64K 内存就分为 256 页) , 就由 I 寄存器中的内容确定 (由用户预先给定) , 所以 , I 寄存器中的内容 , 是中断服务程序入口地址表的页地址。

5 . 存贮器刷新寄存器 R

为了增加半导体存贮器的集成度 , 在大容量的存贮器中广泛采用了 MOS 动态存贮器 , 它利用寄生电容来存贮信息 , 为了防止信息被泄漏走 , 所以要定期 (一般为 2ms) 对动态存贮器进行刷新 (Refresh) Z80 是利用取指周期的后两个 T 状态 (此时 CPU 对指令进行译码和执行内部操作 , 不使用存贮器) 来刷新的 , 每一个取指周期对一部分存贮器进行刷新 , 以保证在 2ms 内对整个 64K 内都刷新一遍。每次刷新的内存单元 (一次刷新内存中的一行 , 而不是一个单元) 的地址

由 R 寄存器 (7 位) 提供, 而在每刷新一行后, R 的内容自动加 1 (实质上 R 为一个计数器), 以指向下一行。

6. 累加器和状态标志寄存器

Z80 中有两个累加器和与它相连的状态标志 (Flag) 寄存器。在进行算术和逻辑操作时, 累加器 A 中的内容必为一个操作数, 且操作的结果放在累加器中。另外, 算术和逻辑操作的结果的一些特征例如操作结果是否为 0, 有没有进位等等都要寄存在标志寄存器中。

程序员可用简单的交换指令来选择两个累加器中的任一个 (在复位状态后是累加器 A 工作)。

7. 通用寄存器组

Z80 中有两组一样的通用寄存器, 每组都有 6 个 8 位的寄存器, 它们可以分别为 6 个 8 位寄存器使用, 也可以两个连起来形成 BC、DE、HL 三对 16 位的寄存器对。它们主要用于寄存参与运算的 8 位数据, 或操作数的 16 位地址。

在工作时, 只有一组寄存器参与操作, 但可以用一个简单的交换指令, 来选用另一组寄存器。

(2) 算术和逻辑单元 ALU

CPU 的 8 位算术和逻辑指令在 ALU 中执行。ALU 通过内部数据总线与内部寄存器和外部数据总线交换信息。ALU 所能完成的功能有:

加; 减; 逻辑“与”逻辑“或”; “异或”; 比较; 左或右的移位或循环; 加 1; 减 1; 位操作等。

(3) 指令寄存器和 CPU 控制

这部分相当于控制器的功能。从存储器中取出来的指令, 要输入到指令寄存器 IR 中, 然后由指令译码器译码, 通过定时和控制电路,

在规定的时刻发出例如寄存器传送, 存贮器读写, 执行加或减或各种逻辑运算等所需要的全部内部控制信息; 以及发出所需要的外部 (CPU 的外部) 控制信号。

(B) Z80 引脚及其功能

Z-80 用 40 条引脚, 如图 1.1-4 所示

其中有 16 条为地址总线 $A_{15} - A_0$; 有 8 条为双向数据总线 $D_7 - D_0$; 三条作为电源、地和时钟信号线, 另外 13 条为控制信号线。这些引线的功能如下:

$A_{15} - A_0$, 地址总线, 它是三态输出, 高电平有效。 $A_{15} - A_0$ 组成 16 位地址信息, 用于与内存 (最大到 64 K 字节) 以及 I/O 装置交换数据。I/O 寻址用地址总线中的低 8 位, 使用户可直接选择 256 个 I/O 端口。 A_0 是最低有效位。在刷新期间, 低 7 位由 R 寄存器提供, 包含一个有效的刷新地址。

$D_7 - D_0$, 三态输入/输出, 高电平有效。 $D_7 - D_0$ 组成了一个 8 位的双向数据总线。系统内的所有数据的传送 CPU $\leftrightarrow$ 存贮器或

1 - 8

CPU $\xrightarrow{\quad}$ 外设端口, 以及存贮器 $\xrightarrow{\quad}$ 外设都是通过这个数据总线传送的。

$\overline{M}_1$ 输出, 低电平有效。 $\overline{M}_1$ 指示现行的机器周期是取操作码周期。当操作码是两字节操作码时, 则每一取操作码周期, 都发出 $\overline{M}_1$




图 1 . 1 - 4 Z80 CPU 引脚图

信号, 这样的两个字节的操作码经常用 CBH, DDH, EDH 或 FDH 开始。 $\overline{M}_1$ 也与 $\overline{IORQ}$ 信号一起指示为一中断响应周期。

$\overline{MREQ}$ 三态输出, 低电平有效。这个存贮器请求 (Memory Request) 信号指示地址总线上保持有一个供存贮器读或写操作的有效地址。

$\overline{IORQ}$ 三态输出, 低电平有效。这个输入/输出请求 (Input/Output Request) 信号指示地址总线的低八位中保持有一个供 I/O 读或写的有效的 I/O 端口地址。当中断被响应时, 也产生一个 $\overline{IORQ}$ 信号, 它与 $\overline{M}_1$ 一起表示中断响应, 通知外设应把中断矢量放到数据总线上。在 M_1 期间可以发生中断响应操作, 而在 M_1 期间绝不发生 I/O 操作。

$\overline{RD}$ 三态输出, 低电平有效。这个读信号 (Read) 指示 CPU 要求从存贮器或一个 I/O 装置读入数据。所寻址的 I/O 装置或存贮器, 应用这个信号把它们的数据门打开 (即作为三态门的选通信号) 使数据进入数据总线。

$\overline{WR}$ 三态输出, 低电平有效。这个写 (Write) 信号指示 CPU 的数据总线上保持有有效的数据要存入 (写入) 所寻址的存贮器或 I/O 装置。

$\overline{RFSH}$ 输出, 低电平有效。这个刷新信号 (Refresh) 指示地址总线的低七位保持有动态存贮器的刷新地址。这个信号应与 $\overline{MREQ}$ 信号一起用于刷新动态存贮器。 A_7 是逻辑 0, 地址总线的高八位包含 I 寄存器内容。

$\overline{HALT}$ 输出, 低电平有效。 $\overline{HALT}$ 指示 CPU 已经执行了一条 $\overline{HALT}$ 软件指令, CPU 就进入了暂停状态。一直要到 CPU 或者接受到非屏蔽中断 (NMI — Non Maskable Interrupt) 或者接

受到屏蔽中断 (Maskable Interrupt) 操作才能重新开始。在暂停期间 CPU 执行 NOP (无操作) 指令, 以维持能进行存储器刷新。

$\overline{\text{WAIT}}^{\text{①}}$ 输入, 低电平有效。WAIT 告诉 CPU 所寻址的存储器或 I/O 装置, 尚未准备好数据传送。只要这个信号有效, CPU 继续插入等待周期。这个信号能使 CPU 与任何速度的存储器或 I/O 装置同步。

$\overline{\text{INT}}$ 输入, 低电平有效。这个中断请求 (Interrupt Request) 信号由 I/O 装置产生。在 CPU 内部的由软件控制的中断允许触发器 IFF 为开放中断状态; 且在没有总线请求情况下, 则在现行指令结束时响应中断。当 CPU 接受中断, 在下一个指令周期的开始, 送出一个中断响应信号 ($\overline{\text{M}}_1$ 周期有 $\overline{\text{IORQ}}$ 信号)。CPU 能用三种不同的方式响应中断。

$\overline{\text{NMI}}$ 输入, 负边沿触发。这个非屏蔽中断请求信号, 具有比 $\overline{\text{INT}}$ 更高的优先权, 它不受 IFF 控制且总是在现行指令的结束时被响应。NMI 自动地迫使 Z-80 CPU 转向 0066H 单元。PC 的内容自动地保存在堆栈中, 保证用户能返回到中断前的程序。注意: 继续等待周期会阻止现行指令的结束, 另外, 总线请求信号 $\overline{\text{BUSRQ}}$ 优先于 $\overline{\text{NMI}}$ 。

$\overline{\text{RESET}}$ 输入, 低电平有效。复位信号 $\overline{\text{RESET}}$ 迫使 PC 为 0 且初始化 CPU。CPU 的初始化包括:

- ① 清除中断允许触发器;
- ② 置 I 寄存器为 00H;

③ 置R寄存器为00H；

④ 置中断方式为0。

在复位期间，地址总线、数据总线处于高阻状态，且所有控制信号处于无效状态，不发生刷新。

BUSRQ 输入，低电平有效。这个总线请求信号（Bus Request）用于要求CPU把地址总线、数据总线、三态的输出控制信号处于高阻状态，使别的装置能控制这些总线。这主要用于存储器与快速外设之间直接传送信息（DMA）。当BUSRQ有效，CPU在现行的机器周期结束时立即响应，使这些总线处于高阻状态。

BUSAK^① 输出，低电平有效。这个总线响应（Bus Acknowledge）信号，告诉总线请求装置，CPU的地址总线、数据总线、三态的控制总线已处于高阻状态，外部装置现在可以用这些总线了。

ϕ 单相系统时钟。Z80时钟频率为2.5MHz，Z80A时钟频率为4.0MHz。

① 当Z80 CPU在WAIT状态与总线响应状态，不发生动态RAM的刷新，使用时要注意。