


IC 封装基础 与工程设计实例

(涵盖QFP/PBGA/FC-PBGA/SiP设计方法)

■ 毛忠宇 潘计划 袁正红 编著

- ◎ IC封装入门及进阶教材
- ◎ 基于工程实践的四类典型封装设计例子
- ◎ 开创读者与作者实时互动的论坛交流模式
- ◎ 图文并茂详细解说封装设计与加工步骤
- ◎ 免费提供高效封装设计辅助工具
- ◎ IC封装/SI/热/硬件/PCB工程师进阶必选



EDA 精品智汇馆

IC 封装基础与工程设计实例

毛忠宇 潘计划 袁正红 编著

電子工業出版社

Publishing House of Electronics Industry

北京·BEIJING

内 容 简 介

本书通过四种最有代表性的封装类设计实例（QFP、PBGA、FC-PBGA、SiP），详细介绍了封装设计过程及基板、封装加工、生产方面的知识。

本书还涵盖封装技术的概念、常用封装材料介绍及封装工艺流程、金属线框 QFP 的设计、Wirebond 介绍、PBGA 设计、基板工艺、封装工艺、8 个 Die 堆叠的 SiP 设计与制作过程、高速 SerDes 的 FC-PBGA 设计关键点、Flip Chip 设计过程中 Die 与 Package 的局部 Co-Design。

本书免费提供作者在日常封装设计过程中自行开发的多个高效率封装辅助软件小工具，并不定期地在 www.eda365.com 网站的“IC 封装设计与仿真”栏目中进行更新及添加。

本书适用于 SI 工程师、PCB 设计工程师、热设计、机械设计、封装设计工程师，基板制造及封装工程师，也可以作为高校电子封装专业学生的学习资料及专业教材，促进学生快速地从理论学习阶段转变到实际的项目设计。

未经许可，不得以任何方式复制或抄袭本书之部分或全部内容。

版权所有，侵权必究。


图书在版编目（CIP）数据

IC 封装基础与工程设计实例/毛忠宇，潘计划，袁正红编著. —北京：电子工业出版社，2014.7
(EDA 精品智汇馆)

ISBN 978-7-121-23415-6

I. ① I… II. ① 毛… ② 潘… ③ 袁… III. ① 集成电路-封装工艺 IV. ① TN405

中国版本图书馆 CIP 数据核字（2014）第 119634 号



策划编辑：王敬栋（wangjd@phei.com.cn）

责任编辑：谭丽莎

印 刷：三河市双峰印刷装订有限公司

装 订：三河市双峰印刷装订有限公司

出版发行：电子工业出版社

北京市海淀区万寿路 173 信箱 邮编：100036

开 本：787×1092 1/16 印张：21.25 字数：530 千字

版 次：2014 年 7 月第 1 版

印 次：2014 年 7 月第 1 次印刷

印 数：3000 册 定价：88.00 元

凡所购买电子工业出版社图书有缺损问题，请向购买书店调换。若书店售缺，请与本社发行部联系，联系及邮购电话：(010) 88254888。

质量投诉请发邮件至 zlt@phei.com.cn，盗版侵权举报请发邮件至 dbqq@phei.com.cn。

服务热线：(010) 88258888。

作者简介

毛忠宇

1995年毕业于电子科技大学微电子科学与工程系并获学士学位。

1995—1998年从事时钟及音乐类 IC 设计及 IC 测试。1998—2013年在深圳华为技术有限公司及海思半导体有限公司先后负责：高速 PCB 设计，SI/PI 仿真，PI 仿真流程及仿真平台建设，网络类、接人类 ASIC 封装项目，微波封装项目。

现任深圳市兴森快捷电路科技股份有限公司 CAD 事业部研发部经理，EDA365 论坛特邀版主。

潘计划

2006年毕业于哈尔滨工程大学，一直从事 IC 封装相关工作。

熟悉封装加工工艺、基板制造工艺及封装的设计仿真流程，参与开发过 Wi-Fi、Bluetooth、CMMB 等数十款 SiP 封装。

现就职于深圳市兴森快捷电路科技股份有限公司，任职封装设计部主管。

袁正红

2007年毕业于江西理工大学电子信息科学与技术专业。

一直从事封装设计工作，曾参与新封装厂筹建、组建封装设计部，任职主管。主导基于 Substrate 与 Leadframe 的多芯片 SiP 项目的设计与导入，产品多次领先行业水平。拥有 2 项封装产品设计专利，3 项审批中专利。

现就职于深圳市兴森快捷电路科技股份有限公司。



序

2014 甲午年，注定有很多不平凡的事儿会发生。特斯拉大战宝马，红包 + 各种“宝”挑战银行，诸如此类，多种传统行业突然发现自己被互联网企业包围甚至跨界颠覆了。互联网思维一时喧嚣其上，微创新颠覆了行业围墙。早就有人叫嚷 IT 不再重要，硬件不再重要。那还重要的是什么？是大数据，是云技术云云。可是，再怎么“云”，云也需要底层互连！

互连工程设计中，有这些层面：系统间互连、背板互连、板级互连，最底层的互连是芯片内的管间互连，属于芯片设计范畴，称为片上互连。片上互连到板级互连之间有一个桥梁，就是封装设计，对于高速、高密的芯片信号，封装设计已成为芯片是否可以成功应用的关键路径。

互联网思维的核心是创新，而且是专注、极致、个性化的。这个思维与封装设计有什么关系呢？芯片设计的竞争非常激烈，不仅拼比高速、高密、高性能、高度系统集成，同时还拼比成本和可靠性。当今一个复杂芯片的初始验证设计投入动辄在 2000 万元以上，这样的芯片只能成功不能失败。一个可信赖的封装设计是保证芯片最终成功的关键因素之一。在芯片设计阶段就要开始封装设计，能够让芯片或系统的开发失败风险降低。设计出一个好的芯片，不仅仅是片上设计的事情，它还需要系统、完善、与之匹配的封装设计，才能够保证芯片后面的成功。对于每款高速、高密集成的芯片，其封装设计都应是个性的且都是针对芯片进行各种优化的。

封装设计的性能可以用一个函数来表示：

$$\text{Packaging_Performance} = f(\text{Critical_HS_Speed}, \text{Timing}, \text{IO - Map}, \text{Power}, \text{Size}, \text{Thermal}, \text{Mechanical}, \text{EMC}, \text{ESD}, \text{Material}, \text{DFM}, \text{DFT}, \text{Cost})$$

对应参数含义：关键高速信号速率，时序，引脚分布，功耗，大小，散热，结构，电磁兼容，防静电，材料，加工方式（DFM），可测性（DFT），成本性。

这些变量是互相影响，甚至是相互矛盾的，找到一个最优解相当复杂，很难让每一个纬度都得到最优满足。因此，必须在有限的范围内专注，做到极致。

封装不仅是芯片的物理性安全防护，也是确立芯片工作环境的关键一步。芯片的应用手册有很多是来自于其封装设计的限制。

当开始设计某个重要的新的芯片时，或许想创新一个新型封装，但一个新型封装的成熟和验证需要时间，量产问题也需要解决，风险太大客户也可能无法等待。解决方案只能是从挑选一个比较成熟的封装形式开始，进行个性化设计和优化。

因此，把开发上市时间也一起考虑进来，封装设计实际上是一个超 12 纬度的非线性的复杂系统设计。封装设计工作完成的是芯片的成本性、可靠性、验证性设计，预防芯片设计中的缺陷并确立和优化芯片工作环境，对芯片开发成功有着举足轻重的作用。

封装设计不是简单的互连，而是成本、可靠性、可测试性等多种因素的优化折中，以使



芯片量产和应用失败的风险降到最低。封装设计考验的不是单纯的连接技术，它涉及多个交叉学科，是芯片成功投入应用的最关键的风险预防手段。封装设计是芯与芯的沟通连接手段，是芯片获得最佳的风险成本收益比的必由之路。这就是封装设计，它需要专注，需要极致。

显然，封装设计不能凭手工作业，它需要有同生产加工过程相衔接的专业化工具和其特有的方法。本书作者们基于实际封装设计经验，详尽介绍了几类主要封装设计的过程、方法和流程，同时孜孜以求，在工具应用的高效率方面授人以渔，给基础设计工具增加了更实用的开发工具。他们是中国封装设计界的先锋军。

在当今“软件吃掉硬件”的世界里，有一群工匠潜心于封装设计这门小众的“武功”，的确让我为之赞叹。

“2014 年要有中国芯”已经呼唤很多年而未达期望。中国芯的产业化，需要和其匹配的相关生态环境，这些基础环境必不可少，甚至更需领先一步。封装设计人才和能力就是其中的基础之一。封装设计需要系统性和整体性的提升和追赶，本书将燃起希望的亮光。

本书谈论的技术非常专业，领域跨度非常宽，涉及的设计细节非常深，是写给有志于硬件系统设计的“偏执狂们”的。在互连设计工程领域，包括封装设计，唯有偏执狂才能够成功。

封装设计使芯片或系统达到稳定可靠的应用，并兼顾其成本，每个环节都需要充分的人际沟通和理解折中，这是一个项目成败的关键风险控制过程。让芯不失联，高大上的云间互连才有根本的保证。

胡庆虎

2014 年 3 月于深圳



前 言

随着近期国家在芯片设计与制造方面大量的实质性财力投入，国内规模较大的 IC 设计公司的出现与整合，与之相关的封装基板及封测厂配套生产线也相继建成，封装设计已是其中的重要一环。

芯片信号速度的提升及性能的逐年提高，使得封装设计不再是芯片与基板的一个简单信号连接，而已成为芯片项目开发的一个重要组成部分，甚至成为芯片成败的关键。

SiP 的兴起，解决了不同 IC 工艺融合、缩短产品上市周期、增强功能方面的问题，封装的设计已成为一个重要的业务分支，它涉及的领域包括基板加工、封装电性能设计、封装测试、封装散热性能、封装机械加工、材料、封装装配和可靠性等方面。

本书的三位作者在不同公司从事封装设计较长时间，长期在一线从事具体的设计与仿真，对封装设计生产及加工有各自独特的经验及设计方法，本书把不同公司的设计方式、理念融合在一起，从不同视角、不同经验方面与读者无私共享封装设计内容。

本书总共分为 10 章，系统地介绍了 4 个最经典类型的封装。第 1、8、9、10 章由毛忠宇编写，第 2、3、7 章由袁正红编写，第 4、5、6 章由潘计划编写，最后由毛忠宇统一定稿。各章节的主要内容为：第 1 章常用封装简介；第 2 章 Wire Bonding 介绍；第 3 章 QFP 封装设计；第 4 章 WB - PBGA 封装设计；第 5 章 WB - PBGA 基板工艺；第 6 章 WB - PBGA 封装工艺；第 7 章 SiP 封装设计；第 8 章 FC - PBGA 封装设计；第 9 章封装链路无源测试；第 10 章封装设计自开发辅助工具。

本书卖点

- IC 封装入门及进阶教材
- 基于工程实践的四类典型封装设计例子
- 开创读者与作者实时互动的论坛交流模式
- 图文并茂详细解说封装设计与加工步骤
- 免费提供高效封装设计辅助工具
- IC 封装/SI/热/硬件/PCB 工程师进阶必选

本书从构思到初稿完成只用了 3 个多月的时间，虽然我们尽了很大努力使内容尽可能完善及详细，但受时间、知识与能力的限制，书中难免会有错误及考虑不周的地方，恳请各位专家及读者给予指正。

有机会通过本书分享 PCB/封装设计方面的知识，首先要感谢陈兰兵、胡庆虎、姜向忠三位前同事，是他们让我有机会进入这个行业并提供了让我发挥的空间。他们是国内大企业中引进 PCB 的仿真概念，建立、实施仿真平台及与外国 PCB 领域合作方面的开拓者，对国内 PCB 仿真设计行业有很大的贡献。他们在 15 年前的行为对国内 PCB 设计及仿真的影响在今天看来仍然是很有远见的。其次，要感谢我的妻子及女儿毛静潜，由于我在原公司工作期间经常加班，与家人在一起的时间较少，所以在此特别感谢她们的理解与支持。


毛忠宇
2014 年 3 月
深圳



目 录

第1章 常用封装简介	1
1.1 封装	1
1.2 封装级别的定义	1
1.3 封装发展趋势简介	1
1.4 常见封装类型介绍	3
1.4.1 TO (Transistor Outline Package)	4
1.4.2 DIP (Dual In-line Package)	4
1.4.3 SOP (Small Out-line Package) / SOJ (Small Out-line J-lead Package)	5
1.4.4 PLCC (Plastic Leaded Chip Carrier Package)	5
1.4.5 QFP (Quad Flat Package)	6
1.4.6 QFN (Quad Flat No-lead Package) /LCCC (Leadless Ceramic Chip Carrier Package) ...	9
1.4.7 Leadframe 的进化	10
1.4.8 PGA (Pin Grid Array Package)	10
1.4.9 LGA (Land Grid Array Package)	11
1.4.10 BGA (Ball Grid Array Package)	11
1.4.11 TBGA (Tape Ball Grid Array Package)	12
1.4.12 PBGA (Plastic Ball Grid Array Package)	13
1.4.13 CSP (Chip Scale Package) /FBGA (Fine Pitch BGA)	13
1.4.14 FC-PBGA (Flip Chip Plastic Ball Grid Array)	15
1.4.15 WLCSP (Wafer-Level Chip Scale Package)	16
1.4.16 MCM (Multi-Chip Module)	18
1.4.17 SiP (System in Package)	19
1.4.18 SoC (System on Chip)	20
1.4.19 PiP (Package in Package)	22
1.4.20 PoP (Package on Package)	23
1.4.21 TSV (Through Silicon Via)	26
1.5 封装介绍总结	27
第2章 Wire Bonding 介绍	28
2.1 Wire Bonding 的特点	28
2.2 Wire Bonding 的类型与操作过程	29
2.2.1 线弧结构	29
2.2.2 引线键合参数	29
2.2.3 线弧类型	30
2.2.4 键合步骤	30
2.2.5 Wire Bonding 的流程图	32

2.3	Wire Bonding 工艺适合的封装	33
2.3.1	QFN	33
2.3.2	功率器件	33
2.3.3	BGA	34
2.3.4	多芯片叠层键合	34
2.3.5	射频模块	34
2.3.6	多排线键合	34
2.3.7	芯片内侧键合	35
2.4	Wire Bonding 设备介绍	35
2.4.1	Wire Bonding 设备的硬件组成	35
2.4.2	金线键合设备	37
2.4.3	楔焊设备	37
2.4.4	铜线键合设备	38
第3章	QFP 封装设计	39
3.1	QFP 及 Leadframe 介绍	39
3.2	Leadframe 材料介绍	40
3.3	Leadframe 设计规范	41
3.4	QFP 设计方法	41
3.5	Wire Bonding 设计过程	48
3.6	QFP Molding 过程	52
3.7	QFP Punch 成型	54
3.8	常用 Molding 材料介绍	55
3.9	QFP Leadframe 生产加工流程	56
第4章	WB - PBGA 封装设计	60
4.1	新建 .mcm 设计文件	60
4.2	导入芯片文件	60
4.3	生成 BGA	65
4.4	编辑 BGA	68
4.5	设置叠层 (Cross - Section)	69
4.6	设置 Nets 颜色	70
4.7	定义差分对	71
4.8	标识电源网络	72
4.9	定义电源/地环	73
4.10	设置 Wirebond 导向线 (WB_GUIDE_LINE)	76
4.11	设置 Wirebond 参数	78
4.12	添加金线 (Wirebond Add)	82
4.13	编辑 Bonding Wire	84
4.14	BGA 附网络 (Assign nets)	86
4.15	网络交换 (Pins swap)	88
4.16	创建过孔	91



4.17	定义设计规则	91
4.18	基板布线 (Layout)	95
4.19	铺电源/地平面 (Power/Ground plane)	97
4.20	调整关键信号布线 (Diff)	99
4.21	添加 Molding Gate 和 Fiducial Mark	102
4.22	添加电镀线 (Plating Bar)	104
4.23	添加放气孔 (Degas Void)	107
4.24	创建阻焊开窗 (Creating Soldermask)	109
4.25	最终检查 (Check)	112
4.26	出制造文件 (Gerber)	113
4.27	制造文件检查 (Gerber Check)	116
4.28	基板加工文件	117
4.29	封装加工文件	118
第5章	WB - PBGA 基板工艺	120
5.1	基板分类	120
5.2	基板加工涉及的主要问题	120
5.3	基板结构	121
5.3.1	截面 (Cross section)	121
5.3.2	Top 层	121
5.3.3	Bottom 层	123
5.4	CAM 前处理	123
5.5	Substrate Fabricate Flow (基板加工流程)	124
5.5.1	Board Cut & Pre - Bake (发料、烘烤)	125
5.5.2	Inner layer Pattern (内层线路)	125
5.5.3	内层线路 AOI (自动光学检测)	128
5.5.4	Lamination (压合)	128
5.5.5	Drill (钻孔)	132
5.5.6	Cu Plating (镀铜)	133
5.5.7	Plug Hole (塞孔)	135
5.5.8	Via Cap Plating (孔帽镀铜)	136
5.5.9	Out Layer Pattern (外层线路)	137
5.5.10	外层线路 AOI (自动光学检测)	137
5.5.11	Solder Mask (绿油)	137
5.5.12	Ni/Au Plating (电镀镍金)	138
5.5.13	Routing (成型)	139
5.5.14	FIT (终检)	140
5.5.15	Packaging & Shipping (打包、发货)	142
第6章	WB - PBGA 封装工艺	143
6.1	Wafer Grinding (晶圆研磨)	143
6.1.1	Taping (贴膜)	143

6.1.2	Back Grinding (背面研磨)	144
6.1.3	Detaping (去膜)	145
6.2	Wafer Sawing (晶圆切割)	145
6.2.1	Wafer Mounting (晶圆贴片)	145
6.2.2	Die Singulation (芯片切单)	146
6.2.3	UV Illumination (紫外光照射)	146
6.3	Substrate Curing (基板预烘烤)	147
6.4	Die Attach (芯片贴装)	147
6.5	Epoxy Cure (银胶烘烤)	150
6.6	Plasma Clean (电浆清洗 Before WB)	150
6.7	Wire Bonding (绑定)	151
6.8	Plasma Clean (电浆清洗 Before Molding)	153
6.9	Molding (塑封)	153
6.10	Post Mold Cure (塑封后烘烤)	154
6.11	Marking (印字)	155
6.12	Ball Mount (置球)	156
6.13	Singulation (切单)	157
6.14	Inspection (检测)	158
6.15	Testing (测试)	158
6.16	Packaging & Shipping (包装出货)	159
第 7 章	SiP 封装设计	160
7.1	SiP 设计流程	160
7.2	基板设计规范 (Substrate Design Rule)	161
7.3	封装制造规范 (Assembly Rule)	163
7.4	多 Die 导入及操作	164
7.4.1	创建芯片	164
7.4.2	创建原理图	180
7.4.3	设置 SiP 环境及封装叠层	185
7.4.4	导入原理图数据	190
7.4.5	分配芯片层别及封装结构	194
7.4.6	芯片放置	198
7.5	Power/Gnd Ring	202
7.5.1	创建 Ring	202
7.5.2	分割 Ring	206
7.5.3	分配 Net	207
7.6	Wirebond Create and Edit	208
7.6.1	创建线型	208
7.6.2	添加金线与 Finger	213
7.6.3	创建 Guide	215
7.7	Design a Differential Pair	216
7.7.1	创建差分对	216

7.7.2	计算差分阻抗	218
7.7.3	设置约束	219
7.7.4	分配约束	220
7.7.5	添加 Bonding Wire	220
7.8	Power Split	222
7.8.1	创建整块的平面	222
7.8.2	分割 Shape	223
7.9	Plating Bar	225
7.9.1	添加电镀引线	225
7.9.2	添加电镀总线	225
7.9.3	Etch Back 设置	226
7.10	八层芯片叠层	228
7.11	Gerber File Export	228
7.11.1	建立钻孔文件	229
7.11.2	输出光绘	232
7.12	封装加工文件输出	237
7.13	SiP 加工流程及步骤说明	244
第 8 章	FC - PBGA 封装设计	253
8.1	FC - PBGA 封装的相关基础知识	253
8.1.1	FC - PBGA 封装外形	253
8.1.2	FC - PBGA 封装截面图	253
8.1.3	Wafer (晶圆)	254
8.1.4	Die 及 Scribe Lines	254
8.1.5	MPW (Multi Project Wafer) 及 Pilot	254
8.1.6	Bump (芯片上的焊球)	255
8.1.7	BGA Ball (BGA 封装上的焊球)	255
8.1.8	RDL (重新布线层)	256
8.1.9	NSMD 与 SMD 的定义	256
8.1.10	Flip Chip 到 PCB 链路的关键因素	257
8.2	封装选型	258
8.3	局部 Co - Design 设计	259
8.4	软件商推荐的 Co - Design 流程	260
8.5	实际工程设计中的 Co - Design 流程	262
8.6	Flip Chip 局部 Co - Design 实例	274
8.6.1	材料设置	275
8.6.2	Pad_Via 定义	277
8.6.3	Die 输入文件介绍	279
8.7	Die 与 BGA 的生成处理	279
8.7.1	Die 的导入与生成	279
8.7.2	BGA 的生成及修改	282
8.7.3	封装网络分配	286

8.7.4	通过 Excel 表格进行的 Net Assignment	288
8.7.5	BGA 中部分 Pin 网络整体右移四列的实例	290
8.7.6	规则定义	292
8.7.7	基板 Layout	299
8.8	光绘输出	303
第9章	封装链路无源测试	304
9.1	基板链路测试	304
9.2	测量仪器	304
9.3	测量实例	305
9.4	没有 SMA 头的测试	307
第10章	封装设计自开发辅助工具	309
10.1	软件免责声明	309
10.2	Excel 表格 PinMap 转入 APD	309
10.2.1	程序说明	309
10.2.2	软件操作	311
10.2.3	问题与解决方法	316
10.3	Excel PinMap 任意角度翻转及生成 PINNET 格式	316
10.3.1	程序说明	316
10.3.2	软件操作	316
10.3.3	问题与解决方法	321
10.4	把 PINNET 格式的文件转为 Excel PinMap 形式	321
10.4.1	程序说明	321
10.4.2	软件操作	322
10.4.3	问题与解决方法	323

第1章 常用封装简介

1.1 封装

芯片加工完成后，芯片在空气中与各种杂质接触从而对芯片上的电路产生腐蚀，进而使芯片的电气性能下降，甚至损坏。同时，没有保护的芯片很易被划伤且不方便操作，而经过封装处理后的裸芯片便于装配及运输，因此封装具有把芯片的信号引出到 PCB、散热及保护芯片等作用。

在应用层面上，封装是芯片与 PCB 之间信息传递的桥梁，封装的设计涉及材料、工艺、电性能、热性能及机械性能方面。因此，设计出一款高性价比的封装是一个比较有挑战性的工作。

1.2 封装级别的定义

封装可以定义成如下级别。

Level 0：指 Wafer/Die，即芯片制造、半导体制造。

Level 1：指包含了 Die 的封装。

Level 2：指子 PCB 或背板级。

Level 3：指组装后的系统级。

本书所涉及的封装主要是指 Level 1，即裸芯片被封装起来后的级别。

如图 1-1 所示是从 0 级别到第 4 级别的示意图。




图 1-1 封装级别的示意图

1.3 封装发展趋势简介

20 世纪 60、70 年代，芯片规模不大，功能引脚数不多，主要使用了 TO 封装。随着芯片规模的扩大，紧接着又开发出了 DIP 封装。芯片规模每年都在增大，为适应日益增长的引脚需

求, 在 20 世纪 80 年代出现了 SMT 技术, 此时出现了 PLCC、SOP 等封装形式。经过多年发展又出现了 QFP 封装, 其性价比及工艺的进一步改进一直持续至今, QFP 的引脚间距已从 1.27mm 发展到了目前的 0.3mm, 使得封装在同样的面积下可以容纳更多的引脚。但受到引脚框架加工精度等制造技术的限制, 0.3mm 已使 QFP 的引脚间距给后面的 PCB 组装带来了很大的挑战, 这时一种新的封装形式应运而生: BGA (Ball Grid Array, 焊球阵列)。

BGA 使用基板代替传统封装用的金属框架, 该封装的最大特点是使芯片引脚的 I/O 数大大增加。BGA 的出现解决了 QFP 面临的难题, 但是随着 IC 规划的进一步扩大, 引出 Pin 的进一步增加, 使得 BGA 的尺寸进一步加大, 焊球间距进一步缩小 (焊球间距已从 1.27mm, 1mm 发展到 0.8mm 及以下的缩小尺寸来满足芯片引脚的需要)。

除了用于计算机及通信系统中的 BGA 越做越大外, 消费类电子产品的 BGA 则朝着更小尺寸、更多功能、更轻、更薄、更高速率、更小时延及更高可靠性的方向发展。因此, 在原 BGA 封装的基础上产生了各种新型 BGA, 如 FBGA (Fine Pitch BGA、CSP、Chip Size/Scale Package) 等。FBGA (CSP) 与 BGA 的结构基本一样, 只是焊球直径和球中心距缩小了、封装厚度更薄了, 这样在相同封装尺寸下可容纳更多的 I/O 数, 使得组装密度进一步提高, 因此可以说 FBGA (CSP) 是缩小了的 BGA。随着手持设备的发展, 出现了更多形式的封装, 如 SiP, SOP, PiP, PoP, TSV 等。

1. 封装材料进展

金属、陶瓷→陶瓷、塑料→塑料。

2. 封装引脚形状进展

长引线直插→短引线或无引线贴装→球状凸点。

3. 封装装配方式进展

通孔插装→表面组装→直接安装。

注: 一些特殊用途的封装, 如微波/射频、光器件等不一定按这个趋势发展。

4. 不同时期的封装

DIP 封装 (20 世纪 70 年代) → SMT 工艺 (20 世纪 80 年代, LCCC, PLCC, SOP, QFP) → BGA 封装 (20 世纪 90 年代) → 面向未来的工艺 (CSP, MCM, SiP, TSV), 如表 1-1 所示。

表 1-1 封装发展时间表

封装类型	全称	盛行时期
DIP	Dual In-line Package	20 世纪 80 年代以前
SOP	Small Out-line Package	20 世纪 80 年代
QFP	Quad Flat Package	1995 ~ 1997 年
TAB	Tape Automated Bonding	1995 ~ 1997 年
CoB	Chip on Board	1996 ~ 1998 年
CSP	Chip Scale Package	1998 ~ 2000 年
FC	Flip Chip	1999 ~ 2001 年
MCM, SiP, ...	Multi-Chip Model, System in Package, ...	2000 年 ~ 现在
WLCSP, TSV, ...	Wafer Level CSP, Through Silic on Via, ...	2000 年 ~ 现在



5. 封装发展趋势图

封装的发展趋势是：引脚越来越多、越来越密，从简单的几个引脚到双列直插，再到表面两边表贴、四边表贴、BGA，再到 SiP, 3D TSV……如图 1-2 所示。




图 1-2 封装发展趋势图

6. 封装热性能比较图

如图 1-3 所示是不同封装的热性能比较图，从该图可以看出 CSP 封装的热性能较差，FCBGA 的热性能较好。选用封装时必须知道使用场合才能选出合适的封装。




图 1-3 不同封装的热性能比较图

1.4 常见封装类型介绍

本节介绍最常见的封装类型，希望读者对不同封装类型有一个粗略的认识。