



普通高等教育“十一五”国家级规划教材



# EDA技术

潘松 黄继业 编著

## 实用教程

(第三版)



科学出版社  
[www.sciencep.com](http://www.sciencep.com)



普通高等教育“十一五”国家级规划教材

# EDA 技术实用教程

(第三版)

潘松 黄继业 编著

科学出版社

北京

## 内 容 简 介

本书根据课堂教学和实验操作的要求，以提高实际工程设计能力为目的，深入浅出地对 EDA 技术、VHDL 硬件描述语言、FPGA 开发应用及相关知识做了系统和完整的介绍，使读者通过本书的学习并完成推荐的实验，能初步了解和掌握 EDA 的基本内容及实用技术。

全书包括四部分内容。第一部分对 EDA 的基本知识、常用 EDA 工具的使用方法和目标器件的结构原理做了介绍；第二部分以向导的形式和实例为主的方法介绍了三种不同的设计输入方法；第三部分对 VHDL 的设计优化做了介绍；第四部分详述了基于 EDA 技术的典型设计项目。各章都安排了习题和针对性较强的实验与设计。书中列举的大部分 VHDL 设计实例和实验示例实现的 EDA 工具平台是 Quartus II 6.0，硬件平台是 Cyclone II FPGA，并在 EDA 实验系统上通过了硬件测试。

本书可作为高等院校电子工程、通信、工业自动化、计算机应用技术、电子对抗、仪器仪表、数字信号或图像处理等学科的本科生或研究生的电子设计、EDA 技术课程和 VHDL 硬件描述语言的教材及实验指导书，也可作为相关专业技术人员的自学参考书。

### 图书在版编目 (CIP) 数据

EDA 技术实用教程/潘松, 黄继业编著. —3 版. —北京: 科学出版社, 2006  
(普通高等教育“十一五”国家级规划教材)

ISBN 7-03-017973-0

I.E… II.①潘… ②黄… III.电子电路—电路设计：计算机辅助设计—高等学校—教材 IV.TN702

中国版本图书馆 CIP 数据核字 (2006) 第 102711 号

责任编辑: 赵卫江 / 责任校对: 耿 纶

责任印制: 吕春珉 / 封面设计: 耕者设计工作室

科学出版社出版

北京东黄城根北街 16 号

邮政编码: 100717

<http://www.sciencep.com>

铭洁彩色印装有限公司印刷

科学出版社发行 各地新华书店经销

\*

2002 年 10 月第 一 版 开本: 787×1092 1/16

2005 年 2 月第 二 版 印张: 26 1/2

2006 年 9 月第 三 版 字数: 622 000

2006 年 10 月第一次印刷 印数: 1—5 000

定价: 33.00 元

(如有印装质量问题, 我社负责调换(环伟))

销售部电话 010-62136131 编辑部电话 010-62138017(HI01)

## 前　　言

随着基于 PLD 的 EDA 技术的发展和应用领域的扩大与深入, EDA 技术在电子信息、通信、自动控制及计算机应用等领域的重要性日益突出。随着技术市场与人才市场对 EDA 的需求不断提高, 产品的市场效率和技术要求也必然会影响到教学和科研领域中来。

以全国大学生电子设计竞赛为例, 直到上届赛事中, 需要使用 EDA 技术的赛题超过全部赛题的三分之一, 其中有的赛题达到了如果没有 EDA 技术, 将无从下手的程度。事实上, 电子设计竞赛赛题的内容既是市场产品要求和技术进步的一种反映, 也是对高校相关教学实验内容改革的要求和促进。对美国一些高校电子与计算机实验室建设情况的调研结果表明, 许多著名院校基于 PLD 的 EDA 技术在本科教学中有两个明显的特点: 一是各专业中 EDA 教学实验课程的普及率极高; 二是在实验中 EDA 试验成为主流, 大部分传统的实验如数字电路、计算机组成、接口、通信、处理器等实验内容, 都融入了 EDA 实验, 并更多地注重创新性实验。这显然是科技发展和市场需求的结果。

为了适应 EDA 技术的发展和 EDA 技术教学实验的要求, 更加突出实验中 EDA 技术的实用性, 以及面向工程实际的特点和电子设计的自主创新性, 本书第三版在实验类型和内容上都有所增加, 每一实验的层次性更加清楚, 并注重学生设计能力和自主创新能力的培养, 以及与工程实际相结合的动手能力的培养。另一方面, 在实验内容的选择上更突出 EDA 技术的特点和优势, 所以将原来的“实验”改为“实验与设计”。在章节的安排上也做了一定的调整。在实验项目上增加和扩充了一些与全国大学生电子设计竞赛典型赛题相关的内容, 对于比较典型的设计项目给出了更为详尽的说明。

我们认为, 相比于其他课程, EDA 技术的教学具有自身的规律和独特性。

首先是教学内容, 对此可以分为三个层次。①逻辑行为的实现。作为最低层次, 即用 EDA 工具完成数字电路实验中的部分内容, 如红绿灯控制、数码译码显示、逻辑表决、数字钟表、普通频率计等纯逻辑行为实现方面的电路设计。其特点是工作频率低, 非 EDA 技术及相关器件也能实现, 无法体现 EDA 技术的优势, 只能作为初学者的过渡。②控制与信号传输功能的实现。作为第二层次, 如 A/D 高速采样、自动化控制、逻辑分析仪、存储示波器、虚拟仪表、接口与通信模块的设计等, 其特点是必须使用 EDA 技术才能实现, 技术指标大幅度提高, 能体现 EDA 技术的优势, 是电子设计竞赛赛题最有可能出题的范围。③算法的实现。作为最高层次, 如 FIR、FFT、CPU、软核嵌入式系统乃至 SOPC 的设计开发等, 这个层次的最大特点是设计对象上升到系统级包含软硬件联合设计, 设计技术突破了一般的 EDA 技术, 而涵盖更广更多的其他学科分支的理论和技术。

其次是改善教学方法。考虑到目前的本科课程门类已大为增加, 任何一门非公共课的学时都不会很多。因此突出要点才能有效控制学时。建议本门课可安排 50 学时左右, 并以实验实践课为主, 这就要求以引导性教学为主。建议对 VHDL 的教学不必像 C 语

言或汇编语言那样逐条语句讲授，而应结合具体实例讲解最基本的语句现象及其使用方法。

第三就是注重教学实效。数字电路与 EDA 技术课程的侧重点不同，前者侧重于逻辑行为实现的认知和验证；后者具有很强的实践性，侧重于实用电子系统的设计，侧重于培养学生的自主创新的意识和能力。针对性强的实验应该是教学的重要环节，因此 EDA 实验更应注重实验的质量，而绝非注重使用了什么软硬件。

在初级阶段，完成一些验证性实验，如用 EDA 工具重复一些数字电路课中的实验，因而可用手工插线方式来完成“设计”，而不涉及任何技术指标和系统规模。

然而，众所周知，实用电子系统的技术指标是十分重要的，这包括速度、面积（芯片资源）、可靠性、容错性、电磁兼容性等。有时指标要求往往决定了所使用的技术，指标要求推动技术的发展。全国大学生电子设计竞赛题中从来不提使用何种工具或技术来完成赛题，但参赛者不得不根据给出的技术指标做出选择。因此，EDA 课程的实验，除了必须完成的基础性项目外，还引导学生完成一些传统电子设计技术（包括单片机）不能实现的内容，从而突出这一现代电子设计技术的优势。例如 UART、PS/2 接口或 CPU 的设计突出了自主知识产权的概念；VGA 显示器的控制或状态机控制 A/D 采样突出了高性能指标的实现；FIR 设计表现了基于 EDA 技术特有的 IP 应用技术；纯硬件奏乐电路的设计体现了 EDA 工具面对复杂逻辑电路设计的突出优势等。这些实践过程会使学生发现，诸如 ISP 下载方式、FPGA、ASIC 乃至 EDA 软件等设计手段本身都成了配角，而唯有为高质量地完成实验项目而不懈追求的设计能动性、创造性和自主应用系统的实现成了主角，从而有效地提高了这门以培养工程实践能力为主的课程的教学效果。

基于以上的认识，我们对本书各章节做了相应的安排。本书具有如下三个特点。

### 1. 注重实践与实用

在各章中都安排了许多习题。绝大部分章节都安排了针对性较强的实验，使学生对每一章的课堂教学效果能及时通过实验得以强化。

各章设置的大部分实验除给出详细的实验目的、实验原理、实验思考题和实验报告要求外，还包含 2~4 个实验项目（层次），即：第一实验项目（层次）是与该章内容相关的验证性实验，课本提供了详细的设计程序和实验方法，学生只需将提供的设计程序输入计算机，并按要求进行编译仿真，在实验系统上实现即可；第二实验项目（层次）是在上一实验基础上做进一步的发挥；第三、四实验项目（层次）属于自主设计或创新性质的实验。教师可以根据实验学时数和教学实验的要求布置不同层次的实验项目。

### 2. 注重速成

一般认为 EDA 技术的难点和学习费时的根源在于 VHDL 语言。对此，全书做了有针对性的安排：根据电子类专业的特点，放弃流行的计算机语言的教学模式，打破目前 VHDL 教材通用的编排形式，以电子线路设计为基点，从实例的介绍中引出 VHDL 语句语法内容。在典型示例的说明方面，本书也颇具独到之处：示例说明中，除给出完整

并被验证过的 VHDL 描述外，还给出其综合后的 RTL 电路图，以及表现该电路系统功能的时序波形图；对于容易出现的设计错误或理解歧义的示例，将给出正误示例的比较和详细说明。通过一些简单、直观、典型的实例，将 VHDL 中最核心、最基本的内容解释清楚，使读者在很短的时间内就能有效地把握 VHDL 的主干内容，而不必花费大量的时间去“系统地”学习语法。通常，这些内容可分别在约 8 个授课学时加 8 个实验学时，即约三个整天的时间内完成，其教学效果在过去与许多高校联合举办的 EDA 研习班上已得到了充分的证明。

### 3. 注重系统性、完整性与独立性相结合

全书力争在不增加课时的情况下保持内容的系统性和完整性，使读者通过本书的学习和推荐的实验，初步掌握 EDA 技术最基本的内容。另一方面，书中大部分章节具有相对独立性，读者可根据自己的情况有针对性地选读某一章或某几章，这有利于学时的安排和不同专业或学制的选用。

本书第三版与第二版的最大区别是，第二版所基于的软件平台是 MAX+plus II，硬件平台是 ACEX1K 系列 FPGA；而第三版中的 VHDL 语法说明、实验示例的 EDA 软件平台是 Quartus II 和 Synplify，辅助工具是 MATLAB、ModelSim 和 DSP Builder；硬件平台主要是 Cyclone/Cyclone II FPGA。

现代电子设计技术是发展的，相应的教学内容和教学方法也应不断地改进，还有许多问题值得深入探讨，其中包括以上提出的有关 EDA 教学的一家之言。我们真诚地欢迎读者对书中的错误与偏颇之处给予批评指正。

作者 E-mail: pan\_m@163.com；本书配套课件可浏览网址：www.kx-soc.com。

作　者

2006 年 8 月于杭州电子科技大学

# 目 录

<b>第 1 章 概述</b>	1
1.1 EDA 技术及其发展	1
1.2 EDA 技术实现目标	3
1.3 硬件描述语言 VHDL	4
1.4 VHDL 综合	5
1.5 基于 VHDL 的自顶向下设计方法	7
1.6 EDA 技术的优势	10
1.7 EDA 的发展趋势	11
习题	12
<b>第 2 章 EDA 设计流程及其工具</b>	13
2.1 设计流程	13
2.1.1 设计输入（原理图 / HDL 文本编辑）	13
2.1.2 综合	15
2.1.3 适配	15
2.1.4 时序仿真与功能仿真	15
2.1.5 编程下载	16
2.1.6 硬件测试	16
2.2 ASIC 及其设计流程	16
2.2.1 ASIC 设计方法	17
2.2.2 一般 ASIC 设计的流程	18
2.3 常用 EDA 工具	19
2.3.1 设计输入编辑器	20
2.3.2 HDL 综合器	21
2.3.3 仿真器	22
2.3.4 适配器	22
2.3.5 下载器	23
2.4 Quartus II 简介	23
2.5 IP 核简介	24
习题	26
<b>第 3 章 FPGA / CPLD 结构与应用</b>	27
3.1 概述	27
3.1.1 可编程逻辑器件的发展历程	27
3.1.2 可编程逻辑器件的分类	28

3.2 简单 PLD 原理.....	29
3.2.1 电路符号表示 .....	29
3.2.2 PROM .....	30
3.2.3 PLA .....	32
3.2.4 PAL .....	33
3.2.5 GAL .....	34
3.3 CPLD 结构与工作原理 .....	36
3.4 FPGA 结构与工作原理 .....	40
3.4.1 查找表逻辑结构 .....	40
3.4.2 Cyclone/Cyclone II 系列器件的结构与原理 .....	41
3.5 硬件测试技术 .....	46
3.5.1 内部逻辑测试 .....	46
3.5.2 JTAG 边界扫描测试 .....	47
3.5.3 嵌入式逻辑分析仪 .....	50
3.6 FPGA/CPLD 产品概述 .....	50
3.6.1 Lattice 公司的 CPLD 器件系列 .....	51
3.6.2 Xilinx 公司的 FPGA 和 CPLD 器件系列 .....	51
3.6.3 Altera 公司的 FPGA 和 CPLD 器件系列 .....	53
3.6.4 Actel 公司的 FPGA 器件 .....	57
3.6.5 Altera 公司的 FPGA 配置方式与配置器件 .....	57
3.7 编程与配置 .....	58
3.7.1 JTAG 方式的在系统编程 .....	58
3.7.2 使用 PC 并行口配置 FPGA .....	60
3.7.3 FPGA 专用配置器件 .....	61
3.7.4 使用单片机配置 FPGA .....	62
3.7.5 使用 CPLD 配置 FPGA .....	62
习题 .....	63
<b>第 4 章 VHDL 设计初步 .....</b>	<b>64</b>
4.1 多路选择器的 VHDL 描述 .....	64
4.1.1 2 选 1 多路选择器的 VHDL 描述 .....	64
4.1.2 相关语句结构和语法说明 .....	66
4.2 寄存器描述及其 VHDL 语言现象 .....	70
4.2.1 D 触发器的 VHDL 描述 .....	70
4.2.2 VHDL 描述的语言现象说明 .....	71
4.2.3 实现时序电路的 VHDL 不同表述 .....	75
4.2.4 异步时序电路设计 .....	78
4.3 1 位二进制全加器的 VHDL 描述 .....	79
4.3.1 半加器描述 .....	79
4.3.2 CASE 语句 .....	81

---

4.3.3 全加器描述和例化语句.....	83
<b>4.4 计数器设计 .....</b>	<b>84</b>
4.4.1 4位二进制加法计数器设计 .....	85
4.4.2 整数类型 .....	85
4.4.3 计数器设计的其他表达方式 .....	86
<b>4.5 一般加法计数器设计 .....</b>	<b>88</b>
4.5.1 相关语法说明 .....	89
4.5.2 程序分析 .....	90
4.5.3 含并行置位的移位寄存器设计.....	91
习题 .....	93
<b>第 5 章 Quartus II 应用向导 .....</b>	<b>95</b>
5.1 基本设计流程 .....	95
5.1.1 建立工作库文件夹和编辑设计文件.....	95
5.1.2 创建工程 .....	96
5.1.3 编译前设置 .....	98
5.1.4 全程编译 .....	99
5.1.5 时序仿真 .....	101
5.1.6 应用 RTL 电路图观察器.....	104
5.2 引脚设置和下载 .....	104
5.2.1 引脚锁定 .....	104
5.2.2 配置文件下载 .....	106
5.2.3 AS 模式编程配置器件 .....	108
5.2.4 JTAG 间接模式编程配置器件 .....	108
5.2.5 USB Blaster 编程配置器件使用方法 .....	110
5.3 嵌入式逻辑分析仪使用方法 .....	111
5.4 原理图输入设计方法 .....	116
5.4.1 设计流程 .....	116
5.4.2 应用宏模块的原理图设计 .....	119
习题 .....	123
<b>实验与设计 .....</b>	<b>124</b>
5-1 组合电路的设计 .....	124
5-2 时序电路的设计 .....	125
5-3 设计含异步清零和同步时钟使能的加法计数器 .....	125
5-4 用原理图输入法设计 8 位全加器 .....	125
5-5 用原理图输入法设计较复杂数字系统 .....	126
<b>第 6 章 VHDL 设计进阶 .....</b>	<b>127</b>
6.1 数据对象 .....	127
6.1.1 常数 .....	127
6.1.2 变量 .....	128

6.1.3 信号 .....	128
6.1.4 进程中的信号与变量赋值 .....	130
6.2 双向和三态电路信号赋值例解 .....	137
6.2.1 三态门设计 .....	138
6.2.2 双向端口设计 .....	139
6.2.3 三态总线电路设计 .....	140
6.3 IF 语句概述 .....	143
6.4 进程语句归纳 .....	146
6.4.1 进程语句格式 .....	146
6.4.2 进程结构组成 .....	146
6.4.3 进程要点 .....	147
6.5 并行语句例解 .....	149
6.6 仿真延时 .....	150
6.6.1 固有延时 .....	151
6.6.2 传输延时 .....	152
6.6.3 仿真 $\delta$ .....	152
习题 .....	153
实验与设计 .....	153
6-1 7段数码显示译码器设计 .....	153
6-2 8位数码扫描显示电路设计 .....	155
6-3 数控分频器的设计 .....	157
6-4 32位并进/并出移位寄存器设计 .....	158
<b>第7章 宏功能模块与 IP 应用 .....</b>	<b>159</b>
7.1 宏功能模块概述 .....	159
7.1.1 知识产权核的应用 .....	159
7.1.2 使用 MegaWizard Plug-In Manager .....	160
7.1.3 在 Quartus II 中对宏功能模块进行例化 .....	161
7.2 宏模块应用实例 .....	162
7.2.1 工作原理 .....	162
7.2.2 定制初始化数据文件 .....	162
7.2.3 定制 LPM_ROM 元件 .....	164
7.2.4 完成顶层设计 .....	169
7.3 在系统存储器数据读写编辑器应用 .....	170
7.4 编辑 SignalTap II 的触发信号 .....	172
7.5 其他存储器模块的定制与应用 .....	173
7.5.1 RAM 定制 .....	173
7.5.2 FIFO 定制 .....	174
7.6 流水线乘法累加器的混合输入设计 .....	175

---

7.7 LPM 嵌入式锁相环调用 .....	177
7.7.1 建立嵌入式锁相环元件 .....	178
7.7.2 测试锁相环 .....	179
7.8 IP 核 NCO 数控振荡器使用方法 .....	180
7.9 8051 单片机 IP 软核应用 .....	186
习题 .....	189
实验与设计 .....	190
7-1 正弦信号发生器设计 .....	190
7-2 8 位十六进制频率计设计 .....	191
7-3 IP 核应用实验 .....	194
7-4 8051 单片机 IP 核应用实验 .....	194
<b>第 8 章 状态机设计 .....</b>	<b>195</b>
8.1 一般有限状态机的设计 .....	195
8.1.1 数据类型定义语句 .....	195
8.1.2 为什么要使用状态机 .....	197
8.1.3 一般有限状态机的设计 .....	198
8.2 Moore 型有限状态机的设计 .....	202
8.2.1 多进程有限状态机 .....	202
8.2.2 单进程 Moore 型有限状态机 .....	206
8.3 Mealy 型有限状态机的设计 .....	209
8.4 状态编码 .....	211
8.4.1 状态位直接输出型编码 .....	212
8.4.2 顺序编码 .....	214
8.4.3 一位热码编码 .....	214
8.5 非法状态处理 .....	215
习题 .....	217
实验与设计 .....	219
8-1 序列检测器设计 .....	219
8-2 ADC0809 采样控制电路的实现 .....	219
8-3 数据采集电路和简易存储示波器设计 .....	220
8-4 比较器和 D/A 器件实现 A/D 转换功能的电路设计 .....	222
<b>第 9 章 VHDL 结构与要素 .....</b>	<b>225</b>
9.1 实体 .....	225
9.1.1 实体语句结构 .....	225
9.1.2 参数传递说明语句 .....	225
9.1.3 参数传递映射语句 .....	227
9.1.4 端口说明语句 .....	228
9.2 结构体 .....	229
9.3 子程序 .....	229

9.3.1 函数 .....	230
9.3.2 重载函数 .....	233
9.3.3 转换函数 .....	235
9.3.4 决断函数 .....	237
9.3.5 过程 .....	238
9.3.6 重载过程 .....	240
9.4 VHDL 库 .....	241
9.4.1 库的种类 .....	241
9.4.2 库的用法 .....	242
9.5 VHDL 程序包 .....	244
9.6 配置 .....	246
9.7 VHDL 文字规则 .....	247
9.7.1 数字 .....	247
9.7.2 字符串 .....	247
9.7.3 标识符 .....	248
9.7.4 下标名 .....	248
9.8 数据类型 .....	249
9.8.1 VHDL 预定义数据类型 .....	249
9.8.2 IEEE 预定义标准逻辑位与矢量 .....	252
9.8.3 其他预定义标准数据类型 .....	252
9.8.4 数组类型 .....	253
9.9 操作符 .....	256
9.9.1 逻辑操作符 .....	256
9.9.2 关系操作符 .....	258
9.9.3 算术操作符 .....	259
习题 .....	262
实验与设计 .....	263
9-1 乐曲硬件演奏电路设计 .....	263
9-2 采用高速 A/D 的存储示波器设计 .....	268
9-3 循环冗余校验 (CRC) 模块设计 .....	273
第 10 章 VHDL 基本语句 .....	276
10.1 顺序语句 .....	276
10.1.1 赋值语句 .....	276
10.1.2 IF 语句 .....	276
10.1.3 CASE 语句 .....	276
10.1.4 LOOP 语句 .....	279
10.1.5 NEXT 语句 .....	280
10.1.6 EXIT 语句 .....	281
10.1.7 WAIT 语句 .....	282

10.1.8 子程序调用语句 .....	285
10.1.9 RETURN 语句 .....	288
10.1.10 NULL 语句 .....	288
10.2 VHDL 并行语句 .....	289
10.2.1 并行信号赋值语句 .....	289
10.2.2 块语句 .....	292
10.2.3 并行过程调用语句 .....	296
10.2.4 元件例化语句 .....	297
10.2.5 生成语句 .....	298
10.2.6 REPORT 语句 .....	302
10.2.7 断言语句 .....	303
10.3 属性描述与定义语句 .....	305
习题 .....	308
实验与设计 .....	310
10-1 移位相加硬件乘法器设计 .....	310
10-2 等精度频率计/相位计设计 .....	315
10-3 基于 8051 单片机 IP 核的等精度频率计单片系统设计（LCD 显示） .....	323
10-4 基于 8051 单片机 IP 核的等精度频率计单片系统设计（LED 显示） .....	325
<b>第 11 章 优化和时序分析 .....</b>	<b>326</b>
11.1 资源优化 .....	326
11.1.1 资源共享 .....	326
11.1.2 逻辑优化 .....	328
11.1.3 串行化 .....	329
11.2 速度优化 .....	331
11.2.1 流水线设计 .....	332
11.2.2 寄存器配平 .....	334
11.2.3 关键路径法 .....	335
11.3 优化设置与时序分析 .....	335
11.3.1 Settings 设置 .....	336
11.3.2 HDL 版本设置及 Analysis & Synthesis 功能 .....	336
11.3.3 Analysis & Synthesis 的优化设置 .....	337
11.3.4 适配器 Fitter 设置 .....	337
11.3.5 增量布局布线控制设置 .....	338
11.3.6 使用 Design Assistant 检查设计可靠性 .....	339
11.3.7 时序设置与分析 .....	339
11.3.8 查看时序分析结果 .....	342
11.3.9 适配优化设置示例 .....	343
11.3.10 Slow Slew Rate 设置 .....	346
11.3.11 LogicLock 优化技术 .....	347

11.4 Chip Editor 应用	347
11.4.1 Chip Editor 应用实例	348
11.4.2 Chip Editor 功能说明	349
11.4.3 利用 Change Manager 检测底层逻辑	351
习题	353
实验与设计	354
11-1 采用流水线技术设计高速数字相关器	354
11-2 线性反馈移位寄存器设计	355
11-3 直接数字式频率合成器（DDS）设计	356
11-4 基于 DDS 的数字移相信号发生器设计实验	360
<b>第 12 章 系统仿真</b>	<b>363</b>
12.1 仿真	363
12.2 VHDL 源程序仿真	364
12.3 仿真激励信号的产生	367
12.4 VHDL 测试基准	369
12.5 VHDL 系统级仿真	372
12.6 使用 ModelSim 进行仿真	373
12.7 VHDL 的 RTL 表述	379
12.7.1 行为描述	379
12.7.2 数据流描述	381
12.7.3 结构描述	382
<b>第 13 章 电子系统设计实践</b>	<b>383</b>
13.1 VGA 彩条信号显示控制器设计	383
13.2 VGA 图像显示控制器设计	387
13.3 步进电机细分驱动控制	390
13.4 直流电机的 PWM 控制	396
习题	399
实验与设计	399
13-1 VGA 彩条信号显示控制器设计	399
13-2 VGA 图像显示控制器设计	399
13-3 步进电机细分驱动控制实验	400
13-4 直流电机 PWM 控制实验	400
<b>附录 EDA 实验系统简介</b>	<b>401</b>
<b>主要参考文献</b>	<b>409</b>

# 第1章 概述

## 1.1 EDA 技术及其发展

在计算机技术的推动下，20世纪末，电子技术获得了飞速的发展，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。

电子技术发展的根基是微电子技术的进步，它表现在大规模集成电路加工技术，即半导体工艺技术的发展上。表征半导体工艺水平的线宽已经达到 60nm 以下，并还在不断地缩小；在硅片单位面积上集成了更多的晶体管，集成电路设计在不断地向超大规模、极低功耗和超高速的方向发展；专用集成电路 ASIC（Application Specific Integrated Circuit）的设计成本不断降低，在功能上，现代的集成电路已能实现单片电子系统 SoC（System on a Chip）的功能。

EDA（Electronic Design Automation）技术作为现代电子设计技术的核心，它依赖功能强大的计算机，在 EDA 工具软件平台上，对以硬件描述语言 HDL（Hardware Description Language）为系统逻辑描述手段完成的设计文件，自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合、结构综合（布局布线），以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能。EDA 技术使得设计者的工作仅限于利用软件的方式，即利用硬件描述语言和 EDA 软件来完成对系统硬件功能的实现。

在现代高新电子产品的设计和生产中，微电子技术和现代电子设计技术是相互促进、相互推动又相互制约的两个技术环节。前者代表了物理层在广度和深度上硬件电路实现的发展，后者则反映了现代先进的电子理论、电子技术、仿真技术、设计工艺和设计技术与最新的计算机软件技术有机的融合和升华。因此，严格地说，EDA 技术应该是这两者的结合，是这两个技术领域共同孕育的奇葩。

EDA 技术在硬件实现方面融合了大规模集成电路制造技术、IC 版图设计技术、ASIC 测试和封装技术、FPGA（Field Programmable Gate Array）/CPLD（Complex Programmable Logic Device）编程下载技术、自动测试技术等；在计算机辅助工程方面融合了计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）、计算机辅助工程（CAE）技术以及多种计算机语言的设计概念；而在现代电子学方面则容纳了更多的内容，如电子线路设计理论、数字信号处理技术、数字系统建模和优化技术及基于微波技术的长线技术理论等。因此 EDA 技术为现代电子理论和设计的表达与实现提供了可能性。在现代技术的所有领域中，许多得以飞速发展的科学技术，多为计算机辅助设计，而非自动化设计。显然，最早进入设计自动化的技术领域是电子技术，这就是为什么电子技术始终处于所有科学技术发展最前列的原因之一。

不难理解，EDA 技术已不是某一学科的分支，或某种新的技能技术，它应该是一

门综合性学科。它融合多学科于一体，又渗透于各学科之中。它打破了软件和硬件间的壁垒，使计算机的软件技术与硬件实现、设计效率和产品性能合二为一，它代表了电子设计技术和应用技术的发展方向。

正因为 EDA 技术丰富的内容以及与电子技术各学科领域的相关性，其发展的历程同大规模集成电路设计技术、计算机辅助工程、可编程逻辑器件，以及电子设计技术和工艺的发展是同步的。就过去近 30 年电子技术的发展历程，大致可以将 EDA 技术的发展分为三个阶段。

20 世纪 70 年代，在集成电路制作方面 MOS 工艺已得到广泛的应用。可编程逻辑技术及其器件已经问世，计算机作为一种运算工具已在科研领域得到广泛应用。而在后期，CAD 的概念已见雏形。这一阶段人们开始利用计算机取代手工劳动，辅助进行集成电路版图编辑、PCB 布局布线等工作。

20 世纪 80 年代，集成电路设计进入了 CMOS（互补场效应管）时代。复杂可编程逻辑器件已进入商业应用，相应的辅助设计软件也已投入使用。而在 80 年代末，出现了 FPGA、CAE 和 CAD 技术的应用更为广泛，它们在 PCB 设计方面的原理图输入、自动布局布线及 PCB 分析，以及逻辑设计、逻辑仿真、布尔方程综合和化简等方面担任了重要的角色，特别是各种硬件描述语言的出现及其在应用和标准化方面的重大进步，为电子设计自动化必须解决的电路建模、标准文档及仿真测试奠定了基础。

进入 20 世纪 90 年代，随着硬件描述语言的标准化得到进一步的确立，计算机辅助工程、辅助分析和辅助设计在电子技术领域获得更加广泛的应用，与此同时电子技术在通信、计算机及家电产品生产中的市场需求和技术需求，极大地推动了全新的电子设计自动化技术的应用和发展。特别是集成电路设计工艺步入了超深亚微米阶段，近千万门以上的大规模可编程逻辑器件的陆续面世，以及基于计算机技术的面向用户的低成本大规模 ASIC 设计技术的应用，促进了 EDA 技术的形成。更为重要的是，各 EDA 公司致力于推出兼容各种硬件实现方案和支持标准硬件描述语言的 EDA 工具软件的研究，都有效地将 EDA 技术推向成熟。

EDA 技术在进入 21 世纪后，得到了更大的发展，突出表现在以下几个方面：

- (1) 使电子设计成果以自主知识产权的方式得以明确表达和确认成为可能。
- (2) 在仿真和设计两方面支持标准硬件描述语言的功能强大的 EDA 软件不断推出。
- (3) 电子技术全方位进入 EDA 领域，除了日益成熟的数字技术外，传统的电路系统设计建模理念发生了重大的变化：软件无线电技术的崛起，模拟电路系统硬件描述语言的表达和设计的标准化，系统可编程模拟器件的出现，数字信号处理和图像处理的全硬件实现方案的普遍接受，软硬件技术的进一步融合等。
- (4) EDA 使得电子技术领域各学科的界限更加模糊，更加互为包容，如模拟与数字、软件与硬件、系统与器件、ASIC 与 FPGA、行为与结构等。
- (5) 更大规模的 FPGA 和 CPLD 器件的不断推出。
- (6) 基于 EDA 工具、用于 ASIC 设计的标准单元已涵盖大规模电子系统及复杂 IP 核模块（IP 即 Intellectual Property，即知识产权的简称，往往指一个公司出售给另一个公司的硬件设计包）。

(7) 软硬件 IP 核在电子行业的产业领域、技术领域和设计应用领域得到进一步确认和广泛的应用。

(8) SoC 高效低成本设计技术的成熟。

(9) 系统级、行为验证级硬件描述语言（如 System C）的出现，使复杂电子系统的设计和验证趋于简单。

## 1.2 EDA 技术实现目标

一般地，利用 EDA 技术进行电子系统设计的最后目标，是完成专用集成电路 ASIC 的设计和实现（图 1-1），ASIC 作为最终的物理平台，集中容纳了用户通过 EDA 技术将电子应用系统的既定功能和技术指标具体实现的硬件实体。一般而言，专用集成电路就是具有专门用途和特定功能的独立集成电路器件，根据这个定义，作为 EDA 技术最终实现目标的 ASIC，可以通过三种途径来完成（图 1-1）。




图 1-1 EDA 技术实现目标

### 1. 超大规模可编程逻辑器件

FPGA 和 CPLD 是实现这一途径的主流器件，它们的特点是直接面向用户，具有极大的灵活性和通用性，使用方便，硬件测试和实现快捷，开发效率高，成本低，上市时间短，技术维护简单，工作可靠性好等。FPGA 和 CPLD 的应用是 EDA 技术有机融合软硬件电子设计技术、SoC 和 ASIC 设计，以及对自动设计与自动实现最典型的诠释。由于 FPGA 和 CPLD 的开发工具、开发流程和使用方法与 ASIC 有类似之处，因此这类器件通常也被称为可编程专用 IC，或可编程 ASIC。

### 2. 半定制或全定制 ASIC

基于 EDA 设计技术的半定制或全定制 ASIC，根据它们的实现工艺，可统称为掩模（Mask）ASIC，或直接称 ASIC。可编程 ASIC 与掩模 ASIC 相比，不同之处在于前者具有面向用户的灵活多样的可编程性。

掩模 ASIC 大致分为门阵列 ASIC、标准单元 ASIC 和全定制 ASIC。

(1) 门阵列 ASIC。门阵列芯片包括预定制的相连的 PMOS 和 NMOS 晶体管行。