



教育部高等学校电子信息类专业教学指导委员会规划教材
高等学校电子信息类专业系列教材

电子科学与技术



“十三五”江苏省高等学校重点教材（编号：2016-2-018）

——配套资源——

教学课件 教学视频 程序代码

教育部Xilinx公司产学合作专业综合改革重点支持项目
Xilinx公司大学计划指定教材


Build Your Digital Blocks
Digital Circuits and Logic Design using Verilog HDL&Vivado

搭建你的数字积木

数字电路与逻辑设计 (Verilog HDL&Vivado版)

汤勇明 张圣清 陆佳华 编著

Tang Yongming Zhang Shengqing Lu Jiahua



清华大学出版社





教育部高等学校电子信息类专业教学指导委员会规划教材
高等学校电子信息类专业系列教材



“十三五”江苏省高等学校重点教材（编号：2016-2-018）

Build Your Digital Blocks

Digital Circuits and Logic Design using Verilog HDL&Vivado

搭建你的数字积木

数字电路与逻辑设计

(Verilog HDL&Vivado版)

汤勇明 张圣清 陆佳华 编著

Tang Yongming Zhang Shengqing Lu Jiahua

清华大学出版社
北京

内 容 简 介

本书系统论述了数字电路与逻辑设计的理论、方法与实践技术。全书基于 Verilog HDL 与 Vivado 开发环境,共 18 章,详尽介绍了如下内容:逻辑设计与 Vivado 基础、布尔代数与 Verilog HDL 基础、组合逻辑电路设计基础、时序逻辑电路设计基础、有限状态机设计基础、逻辑设计工程技术基础、Vivado 数字积木流程、串行通信接口控制器、RAM 接口控制器、字符点阵显示模块接口控制器、VGA 接口控制器、数字图像采集、数字逻辑系统设计案例、单周期 CPU 设计案例、数字信号处理设计案例(FIR)、数字图像处理设计案例、大学生 FPGA 设计案例以及 Xilinx 资源导读。

为便于教师和广大读者学习与动手实践,本书配套提供了教学课件、教学视频及程序代码等教学资源。

本书适合作为普通高等院校电子信息类、电气信息类、自动化类专业的本科生教材,也可作为相关专业研究生参考教材,并适合作为电子与电气工程技术领域的科研工程技术人员的参考用书。

本书封面贴有清华大学出版社防伪标签,无标签者不得销售。

版权所有,侵权必究。侵权举报电话:010-62782989 13701121933

图书在版编目(CIP)数据

搭建你的数字积木:数字电路与逻辑设计:Verilog HDL&Vivado 版/汤勇明,张圣清,陆佳华编著。
—北京:清华大学出版社,2017

(高等学校电子信息类专业系列教材)

ISBN 978-7-302-46662-8

I. ①搭… II. ①汤… ②张… ③陆… III. ①数字电路—逻辑设计—高等学校—教材 IV. ①TN79

中国版本图书馆 CIP 数据核字(2017)第 036014 号

责任编辑:盛东亮

封面设计:李召霞

责任校对:白 蕾

责任印制:沈 露

出版发行:清华大学出版社

网 址: <http://www.tup.com.cn>, <http://www.wqbook.com>

地 址: 北京清华大学学研大厦 A 座 邮 编: 100084

社 总 机: 010-62770175 邮 购: 010-62786544

投稿与读者服务: 010-62776969, c-service@tup.tsinghua.edu.cn

质量反馈: 010-62772015, zhiliang@tup.tsinghua.edu.cn

课件下载: <http://www.tup.com.cn>, 010-62795954

印 装 者: 北京国马印刷厂

经 销: 全国新华书店

开 本: 185mm×260mm

印 张: 21

字 数: 505 千字

版 次: 2017 年 6 月第 1 版

印 次: 2017 年 6 月第 1 次印刷

印 数: 1~2000

定 价: 49.00 元

产品编号: 071723-01

高等学校电子信息类专业系列教材

顾问委员会

| | | | |
|-----|-------------------|-----|-------------------|
| 谈振辉 | 北京交通大学（教指委高级顾问） | 郁道银 | 天津大学（教指委高级顾问） |
| 廖延彪 | 清华大学（特约高级顾问） | 胡广书 | 清华大学（特约高级顾问） |
| 华成英 | 清华大学（国家级教学名师） | 于洪珍 | 中国矿业大学（国家级教学名师） |
| 彭启琮 | 电子科技大学（国家级教学名师） | 孙肖子 | 西安电子科技大学（国家级教学名师） |
| 邹逢兴 | 国防科学技术大学（国家级教学名师） | 严国萍 | 华中科技大学（国家级教学名师） |

编审委员会

| | | | | |
|-----|-----|-----------|-----|----------------|
| 主任 | 吕志伟 | 哈尔滨工业大学 | | |
| 副主任 | 刘旭 | 浙江大学 | 王志军 | 北京大学 |
| | 隆克平 | 北京科技大学 | 葛宝臻 | 天津大学 |
| | 秦石乔 | 国防科学技术大学 | 何伟明 | 哈尔滨工业大学 |
| | 刘向东 | 浙江大学 | | |
| 委员 | 王志华 | 清华大学 | 宋梅 | 北京邮电大学 |
| | 韩焱 | 中北大学 | 张雪英 | 太原理工大学 |
| | 殷福亮 | 大连理工大学 | 赵晓晖 | 吉林大学 |
| | 张朝柱 | 哈尔滨工程大学 | 刘兴钊 | 上海交通大学 |
| | 洪伟 | 东南大学 | 陈鹤鸣 | 南京邮电大学 |
| | 杨明武 | 合肥工业大学 | 袁东风 | 山东大学 |
| | 王忠勇 | 郑州大学 | 程文青 | 华中科技大学 |
| | 曾云 | 湖南大学 | 李思敏 | 桂林电子科技大学 |
| | 陈前斌 | 重庆邮电大学 | 张怀武 | 电子科技大学 |
| | 谢泉 | 贵州大学 | 卞树檀 | 第二炮兵工程大学 |
| | 吴瑛 | 解放军信息工程大学 | 刘纯亮 | 西安交通大学 |
| | 金伟其 | 北京理工大学 | 毕卫红 | 燕山大学 |
| | 胡秀珍 | 内蒙古工业大学 | 付跃刚 | 长春理工大学 |
| | 贾宏志 | 上海理工大学 | 顾济华 | 苏州大学 |
| | 李振华 | 南京理工大学 | 韩正甫 | 中国科学技术大学 |
| | 李晖 | 福建师范大学 | 何兴道 | 南昌航空大学 |
| | 何平安 | 武汉大学 | 张新亮 | 华中科技大学 |
| | 郭永彩 | 重庆大学 | 曹益平 | 四川大学 |
| | 刘缠牢 | 西安工业大学 | 李儒新 | 中科院上海光学精密机械研究所 |
| | 赵尚弘 | 空军工程大学 | 董友梅 | 京东方科技集团 |
| | 蒋晓瑜 | 装甲兵工程学院 | 蔡毅 | 中国兵器科学研究院 |
| | 仲顺安 | 北京理工大学 | 冯其波 | 北京交通大学 |
| | 黄翊东 | 清华大学 | 张有光 | 北京航空航天大学 |
| | 李勇朝 | 西安电子科技大学 | 江毅 | 北京理工大学 |
| | 章毓晋 | 清华大学 | 谢凯年 | 赛灵思公司 |
| | 刘铁根 | 天津大学 | 张伟刚 | 南开大学 |
| | 王艳芬 | 中国矿业大学 | 宋峰 | 南开大学 |
| | 苑立波 | 哈尔滨工程大学 | 靳伟 | 香港理工大学 |

序

FOREWORD

我国电子信息产业销售收入总规模在 2013 年已经突破 12 万亿元, 行业收入占工业总体比重已经超过 9%。电子信息产业在工业经济中的支撑作用凸显, 更加促进了信息化和工业化的高层次深度融合。随着移动互联网、云计算、物联网、大数据和石墨烯等新兴产业的爆发式增长, 电子信息产业的发展呈现了新的特点, 电子信息产业的人才培养面临着新的挑战。

(1) 随着控制、通信、人机交互和网络互联等新兴电子信息技术的不断发展, 传统工业设备融合了大量最新的电子信息技术, 它们一起构成了庞大而复杂的系统, 派生出大量新兴的电子信息技术应用需求。这些“系统级”的应用需求, 迫切要求具有系统级设计能力的电子信息技术人才。

(2) 电子信息系统设备的功能越来越复杂, 系统的集成度越来越高。因此, 要求未来的设计者应该具备更扎实的理论基础知识和更宽广的专业视野。未来电子信息系统的设计越来越要求软件和硬件的协同规划、协同设计和协同调试。

(3) 新兴电子信息技术的发展依赖于半导体产业的不断推动, 半导体厂商为设计者提供了越来越丰富的生态资源, 系统集成厂商的全方位配合又加速了这种生态资源的进一步完善。半导体厂商和系统集成厂商所建立的这种生态系统, 为未来的设计者提供了更加便捷却又必须依赖的设计资源。

教育部 2012 年颁布了新版《高等学校本科专业目录》, 将电子信息类专业进行了整合, 为各高校建立系统化的人才培养体系, 培养具有扎实理论基础和宽广专业技能的、兼顾“基础”和“系统”的高层次电子信息人才给出了指引。

传统的电子信息学科专业课程体系呈现“自底向上”的特点, 这种课程体系偏重对底层元器件的分析与设计, 较少涉及系统级的集成与设计。近年来, 国内很多高校对电子信息类专业课程体系进行了大力度的改革, 这些改革顺应时代潮流, 从系统集成的角度, 更加科学合理地构建了课程体系。

为了进一步提高普通高校电子信息类专业教育与教学质量, 贯彻落实《国家中长期教育改革和发展规划纲要(2010—2020 年)》和《教育部关于全面提高高等教育质量若干意见》(教高【2012】4 号)的精神, 教育部高等学校电子信息类专业教学指导委员会开展了“高等学校电子信息类专业课程体系”的立项研究工作, 并于 2014 年 5 月启动了《高等学校电子信息类专业系列教材》(教育部高等学校电子信息类专业教学指导委员会规划教材)的建设工作。其目的是为推进高等教育内涵式发展, 提高教学水平, 满足高等学校对电子信息类专业人才培养、教学改革与课程改革的需要。

本系列教材定位于高等学校电子信息类专业的专业课程, 适用于电子信息类的电子信

息工程、电子科学与技术、通信工程、微电子科学与工程、光电信息科学与工程、信息工程及其相近专业。经过编审委员会与众多高校多次沟通,初步拟定分批次(2014—2017年)建设约100门课程教材。本系列教材将力求在保证基础的前提下,突出技术的先进性和科学的前沿性,体现创新教学和工程实践教学;将重视系统集成思想在教学中的体现,鼓励推陈出新,采用“自顶向下”的方法编写教材;将注重反映优秀的教学改革成果,推广优秀教学经验与理念。

为了保证本系列教材的科学性、系统性及编写质量,本系列教材设立顾问委员会及编审委员会。顾问委员会由教指委高级顾问、特约高级顾问和国家级教学名师担任,编审委员会由教育部高等学校电子信息类专业教学指导委员会委员和一线教学名师组成。同时,清华大学出版社为本系列教材配置优秀的编辑团队,力求高水准出版。本系列教材的建设,不仅有众多高校教师参与,也有大量知名的电子信息类企业支持。在此,谨向参与本系列教材策划、组织、编写与出版的广大教师、企业代表及出版人员致以诚挚的感谢,并殷切希望本系列教材在我国高等学校电子信息类专业人才培养与课程体系建设中发挥切实的作用。

吕忠伟
教授

学习说明

本书配套教学视频

配套教学视频及实验操作视频可到 OpenHW 网站获取,网址如下：
<http://www.openhw.org/refdesign>

本书配套教学课件

配套教学课件可到清华大学出版社网站本书页面获取,网址如下：
<http://www.tup.com.cn>

本书配套程序代码

配书源程序在 OpenHW 网站及 Github 开源,并保持更新,网址如下：
<https://github.com/xupsh/Digital-Design-Lab>

注意：本书配书的教学视频、教学课件及程序代码仅限购买本书读者学习使用，不得以任何方式传播。

本书作者及编辑联络方式

作者邮箱：tym@seu.edu.cn
joshua.lu@xilinx.com

编辑邮箱：dongliang.sheng@qq.com

前言

PREFACE

这是一本正规教材吗？看书名有点像儿童读物。

这是一本设计开发手册吗？这里面怎么还有思考习题啊。

其实，编者们也为这本书的名字费了不少神，这是本书的第一个书名建议，之后也揣摩了好几个，但到了最后还是觉得这第一次取的名字最好，因为它最符合编者们当下对基于FPGA芯片的逻辑系统设计的核心理念。

如果说对于国内的高校和企业来讲，20世纪90年代，PLD还是新兴技术，仅在高端产品和产品设计初期有所应用外，如今PLD产品已经成为业内绝大多数的逻辑系统设计的核心，也是大多数工程师的基本设计能力。

这些年来，逻辑系统设计和FPGA编程类的新教材不断涌现。应该说，这些方面国内并不缺乏好的专业教材或工具书，但是作为编者的这几个人在分别经历多年相关课程教学、工程师培训、新技术推广等不同的工作后，总觉得教材可以编写得更像工具书一点，工具书可以再多点基础知识介绍。于是，几个人就凑在了一起，相互鼓励、相互督促做了一件他们最想做但其实又最不愿意做的事：编写一本教材。

以下是本书的编者们围绕逻辑系统设计和FPGA编程学习的几点认识，也是编写这本书的一些粗浅想法：

(1) 传统逻辑设计教学的内容和体系与当前行业的需求和实际产生了偏差

随着可编程逻辑器件(programmable logic device, PLD, 包括现在的CPLD和FPGA)为主的新技术及其行业的快速发展，直接改变了基于数字系统核心的消费电子产品、工业系统、医疗仪器设备乃至专用逻辑芯片本身的设计，重点表现在逻辑系统的门电路规模门槛快速提升和设计方法的巨大变革。相比之下，成熟的传统逻辑设计教学体系与行业界的实际产生了偏差，例如：在传统逻辑设计教学中常用的真值表和卡诺图等在实际行业设计中难觅踪影；传统逻辑设计实验教学中常用的74系列或4000系列中规模单元芯片采购困难且价格高，使得教学实验项目难以为继；传统逻辑设计中当作理论讲解的竞争与冒险变成逻辑设计工程师时时刻刻面对的实际问题；实际工程应用中急需的模块化设计理念和团队合作能力在传统逻辑教学中基本缺失。

(2) 逻辑设计教学从传统的基础理论课程更多转向为实践类课程

传统的逻辑设计或数字电路课程都是各大电子信息专业的基础核心课程，在布尔代数基本理论基础上重点讲解组合逻辑系统的分析和设计、时序逻辑系统的分析和设计，再补充一些计算机结构中的基本单元作为其应用案例。这些内容也积累了大量考试题库，但大量题库都是限于四个逻辑变量及以下，J-K触发器容易命题但实际远不如D触发器实用、竞争冒险作为理论概念难以在习题中体现、状态机是综合类应用内容且入选习题的工作状态数

不宜过多等,与此对应的情况是基于 FPGA 开展实际逻辑系统设计,几十万门的逻辑系统需求很平常,状态机已经成为大多数逻辑系统设计的基本单元,产品设计不断追求高性能使得毛刺问题在每一个设计中均需要认真处理等。因此,很多理论分析工作在当前设计中不再适用,大量设计能力需要通过不断实践经验积累。

(3) 逻辑设计门槛的降低和逻辑系统复杂度的提升对模块化设计提出更高要求

FPGA 设计培训并不困难,越来越多的工程师通过自学就掌握了 FPGA 设计的基本能力,但随着 FPGA 芯片规模的快速提升和芯片价格的持续下降,大量复杂逻辑系统均已在单芯片内实现,且产品设计的时间周期越来越短,大量的逻辑系统设计都需要工程师团队分工合作完成,同时大量基本逻辑单元和功能模块会重复利用,因此,模块化编程思想和设计团队的标准逻辑模块设计积累都十分重要。把产品设计比作搭积木,谁的逻辑模块积木多以及谁的专有逻辑模块积木多会左右一个产品的市场成败。

基于上述理念,本书希望建设成能满足目前从逻辑设计入门到具备基本逻辑设计工程师能力的学习道路上的教材或参考书。在组织规划过程中贯穿了以下几点思路:

(1) 以目前主流且实用的 FPGA 和 Verilog HDL 为基础更新逻辑设计理论基础教学主线;

(2) 将 Vivado 集成设计开发环境在第 1 章中就呈现给读者,让读者从一开始就能利用该开发工具学习具体逻辑设计;

(3) 淡化以往卡诺图、真值表这类效率低且目前实用性不强的设计方法,强化基于硬件表述语言的硬件编程设计思想,区分软件编程常规的指令语句单步运行思维模式;

(4) 突出模块化编程思想并详细介绍 IP 设计封装和调用办法;

(5) 常用逻辑模块及逻辑系统案例选取由浅入深,设计过程和例程尽量详细,替代一般实验指导书。

综上,本书具体分成三大部分:第一部分逻辑设计基础(共六章);第二部分常用逻辑设计模块(共五章);第三部分逻辑系统设计案例(共六章)。将常用逻辑模块突显出来,主要是希望更多反映模块化编程思想和逻辑系统设计团队分工合作的趋势。

本书的编辑整理工作得到东南大学教务处的立项支持,并在 Xilinx 大学计划的支持下进行,相关章节内容邀请了 Xilinx 大学计划的应用工程师团哲恒、实习生崔宏宇,以及东南大学电子科学与工程学院电路与系统方向的研究生参与整理,在此一并感谢。

本书编辑整理均在编者的日常教学和大学计划工作之余进行,并分工合作完成,系统性和文字风格一致性可能会有所差异,并难免一些错漏,有待读者不断指出并修改。编者们也会持续补充设计案例并整理教学应用相关的教学资料,也希望大家能不断反馈相关意见,使本书能得到良好的修编,改进目标和方向。

编著者

2017 年 3 月

目录

CONTENTS

第一部分 逻辑设计基础

| | |
|---------------------------------|----|
| 第1章 逻辑设计概述及 Vivado 基础 | 3 |
| 1.1 逻辑设计概况 | 3 |
| 1.2 Verilog HDL 语言基础 | 6 |
| 1.2.1 硬件描述语言概述 | 6 |
| 1.2.2 Verilog HDL 语言要素和设计流程 | 9 |
| 1.3 PLD 器件基础 | 11 |
| 1.3.1 可编程逻辑器件技术发展历程 | 11 |
| 1.3.2 FPGA 和 CPLD 简介 | 12 |
| 1.3.3 Xilinx FPGA 介绍 | 12 |
| 1.3.4 FPGA 选型应该考虑的问题 | 13 |
| 1.4 Vivado 开发环境及设计流程 | 15 |
| 1.4.1 Vivado 功能介绍 | 15 |
| 1.4.2 Vivado 用户界面介绍和菜单操作 | 15 |
| 1.4.3 Vivado 开发流程 | 18 |
| 第2章 布尔代数和 Verilog HDL 基础 | 30 |
| 2.1 布尔代数 | 30 |
| 2.1.1 三种基本逻辑门 | 31 |
| 2.1.2 四种常用逻辑门 | 32 |
| 2.2 布尔定律 | 33 |
| 2.2.1 单变量布尔定律 | 33 |
| 2.2.2 双变量和三变量的布尔定律 | 33 |
| 2.3 布尔代数化简 | 37 |
| 2.3.1 公式法化简 | 37 |
| 2.3.2 卡诺图化简 | 38 |
| 2.4 Verilog HDL 语言基础 | 42 |
| 2.4.1 Verilog HDL 模块及端口 | 42 |
| 2.4.2 Verilog HDL 数据类型声明 | 45 |
| 2.4.3 Verilog HDL 运算操作 | 47 |
| 第3章 组合逻辑电路设计基础 | 53 |
| 3.1 组合电路中的 always 块 | 53 |

| | |
|---------------------------|-----------|
| 3.1.1 基本语法格式 | 54 |
| 3.1.2 过程赋值 | 54 |
| 3.1.3 变量的数据类型 | 55 |
| 3.1.4 简单实例 | 55 |
| 3.2 条件语句 | 56 |
| 3.2.1 if-else 语句 | 57 |
| 3.2.2 case 语句 | 59 |
| 3.3 循环语句 | 62 |
| 3.3.1 for 语句 | 62 |
| 3.3.2 repeat 语句 | 63 |
| 3.3.3 while 语句 | 64 |
| 3.3.4 forever 语句 | 65 |
| 3.4 always 块的一般编码原则 | 65 |
| 3.4.1 组合电路代码中常见的错误 | 65 |
| 3.4.2 组合电路中 always 块的使用原则 | 68 |
| 3.5 常数和参数 | 68 |
| 3.5.1 常数 | 68 |
| 3.5.2 参数 | 69 |
| 3.6 设计实例 | 71 |
| 3.6.1 多路选择器 | 71 |
| 3.6.2 比较器 | 72 |
| 3.6.3 译码器和编码器 | 74 |
| 3.6.4 十六进制数七段 LED 显示译码器 | 77 |
| 3.6.5 二进制—BCD 码转换器 | 79 |
| 3.7 练习题 | 81 |
| 第 4 章 时序电路设计基础 | 83 |
| 4.1 触发器和锁存器 | 83 |
| 4.1.1 基本 D 触发器 | 83 |
| 4.1.2 含异步复位的 D 触发器 | 84 |
| 4.1.3 含异步复位和同步使能的 D 触发器 | 85 |
| 4.1.4 基本锁存器 | 87 |
| 4.1.5 含清 0 控制的锁存器 | 88 |
| 4.2 寄存器 | 89 |
| 4.2.1 1 位寄存器 | 89 |
| 4.2.2 N 位寄存器 | 90 |
| 4.2.3 寄存器组 | 91 |
| 4.3 移位寄存器 | 92 |
| 4.3.1 具有同步预置功能的 8 位移位寄存器 | 92 |
| 4.3.2 8 位通用移位寄存器 | 93 |
| 4.4 计数器 | 94 |
| 4.4.1 简单的二进制计数器 | 94 |
| 4.4.2 通用二进制计数器 | 94 |

| | |
|-----------------------------------|------------|
| 4.4.3 模 m 计数器 | 95 |
| 4.5 设计实例 | 97 |
| 4.5.1 数码管扫描显示电路 | 97 |
| 4.5.2 秒表 | 101 |
| 4.6 练习题 | 103 |
| 第5章 有限状态机设计基础 | 104 |
| 5.1 引言 | 104 |
| 5.1.1 有限状态机的特点 | 104 |
| 5.1.2 Mealy 状态机和 Moore 状态机 | 105 |
| 5.1.3 有限状态机的表示方法 | 106 |
| 5.2 有限状态机代码实现 | 107 |
| 5.3 设计实例 | 110 |
| 5.3.1 序列检测器设计 | 110 |
| 5.3.2 ADC 采样控制电路设计 | 113 |
| 5.3.3 按键消抖电路设计 | 116 |
| 5.4 课程练习 | 118 |
| 第6章 逻辑设计工程技术基础 | 120 |
| 6.1 数字电路稳定性 | 120 |
| 6.2 组合逻辑与毛刺 | 121 |
| 6.2.1 组合逻辑设计中的毛刺现象 | 121 |
| 6.2.2 组合逻辑设计中毛刺的处理 | 122 |
| 6.3 异步设计与毛刺 | 123 |
| 6.3.1 异步时序电路中的毛刺现象 | 123 |
| 6.3.2 异步时序电路中毛刺的处理 | 123 |
| 6.4 Verilog HDL 设计中的编程风格 | 125 |
| 6.4.1 强调代码编写风格的必要性 | 125 |
| 6.4.2 强调编写规范的宗旨 | 125 |
| 6.4.3 变量及信号命名规范 | 125 |
| 6.4.4 编码格式规范 | 126 |
| 6.5 Xilinx 开发环境中的其他逻辑设计辅助工具 | 128 |

第二部分 常用逻辑设计模块

| | |
|--------------------------------|------------|
| 第7章 Vivado 数字积木流程 | 131 |
| 7.1 IP 基础 | 131 |
| 7.2 打包属于自己的 IP | 134 |
| 7.3 IP 设计示例——二进制转格雷码 | 146 |
| 7.4 练习题 | 152 |
| 第8章 串行通信接口控制器 | 153 |
| 8.1 UART 串口通信协议及控制器设计 | 153 |
| 8.1.1 UART 协议介绍 | 153 |
| 8.1.2 UART 协议实例 | 154 |
| 8.2 PS/2 协议及实例设计 | 158 |

| | |
|--|------------|
| 8.2.1 PS/2 协议介绍 | 158 |
| 8.2.2 PS/2 设计实例 | 159 |
| 8.3 SPI 同步串行总线协议及控制器设计 | 160 |
| 8.3.1 SPI 协议介绍 | 160 |
| 8.3.2 SPI 控制器模块实例 | 162 |
| 8.4 I2C 两线式串行总线协议及控制器设计 | 164 |
| 8.4.1 I2C 协议介绍 | 164 |
| 8.4.2 I2C 模块设计实例 | 166 |
| 8.5 练习题 | 168 |
| 第 9 章 RAM 接口控制器 | 169 |
| 9.1 内部存储器 | 169 |
| 9.1.1 FIFO | 169 |
| 9.1.2 单端口 RAM 设计 | 175 |
| 9.1.3 双端口 RAM 设计 | 177 |
| 9.2 外部存储器 | 180 |
| 9.2.1 DRAM 介绍 | 180 |
| 9.2.2 DDR SDRAM 原理 | 180 |
| 9.2.3 DDR SDRAM 控制器原理 | 182 |
| 9.3 练习题 | 200 |
| 第 10 章 字符点阵显示模块接口控制器 | 201 |
| 10.1 字符型液晶控制器设计 | 201 |
| 10.1.1 LCD 原理 | 201 |
| 10.1.2 字符型 LCD1602 模块 | 202 |
| 10.1.3 字符型液晶模块显示实例 | 206 |
| 10.2 点阵 OLED 控制器设计 | 211 |
| 10.2.1 OLED 原理 | 211 |
| 10.2.2 OLED 驱动原理 | 212 |
| 10.2.3 OLED 显示实例 | 214 |
| 10.3 练习题 | 220 |
| 第 11 章 VGA 接口控制器 | 221 |
| 11.1 CRT 显示器原理 | 221 |
| 11.2 VGA 控制器设计 | 221 |
| 11.2.1 VGA 视频接口的概念 | 221 |
| 11.2.2 VGA 的接口信号 | 222 |
| 11.2.3 行同步和场同步 | 222 |
| 11.3 VGA 接口设计实例 | 223 |
| 11.3.1 VGA 显示条纹和棋盘格图像 | 223 |
| 11.3.2 VGA 图像显示实例(文字/图片显示或者数码相框) | 226 |
| 11.3.3 VGA IP 的使用 | 230 |
| 11.4 练习题 | 235 |
| 第 12 章 数字图像采集 | 236 |
| 12.1 数字图像采集概述 | 236 |

| | |
|-----------------------|-----|
| 12.2 系统设计原理 | 236 |
| 12.2.1 系统架构 | 236 |
| 12.2.2 OV7725 芯片介绍 | 237 |
| 12.2.3 OV7725 SCCB 协议 | 238 |
| 12.2.4 OV7725 配置寄存器 | 239 |
| 12.2.5 OV7725 图像采集 | 239 |
| 12.2.6 Block RAM 存储单元 | 242 |
| 12.2.7 VGA 显示的实现 | 243 |
| 12.3 模块搭建与综合实现 | 243 |
| 12.4 系统调试及板级验证 | 246 |
| 12.4.1 引脚分配 | 246 |
| 12.4.2 模块连接 | 246 |
| 12.5 练习题 | 246 |

第三部分 逻辑系统设计案例

| | |
|--------------------------------|-----|
| 第 13 章 数字逻辑系统设计案例：数字钟 | 249 |
| 13.1 数字钟设计案例 | 249 |
| 13.1.1 实验原理 | 249 |
| 13.1.2 实验设计流程 | 249 |
| 13.2 基于集成逻辑分析仪的调试 | 253 |
| 13.3 约束设计 | 257 |
| 13.3.1 物理约束 | 257 |
| 13.3.2 时序约束 | 260 |
| 13.4 练习题 | 272 |
| 第 14 章 单周期处理器设计实例 | 273 |
| 14.1 单周期处理器体系架构简介 | 273 |
| 14.1.1 单周期处理器指令集简介 | 273 |
| 14.1.2 单周期处理器系统结构 | 276 |
| 14.2 设计流程 | 277 |
| 14.2.1 实验原理 | 277 |
| 14.2.2 设计与验证 | 279 |
| 第 15 章 数字信号处理实例：FIR 滤波器 | 284 |
| 15.1 FIR 滤波器简介 | 284 |
| 15.2 基于 HLS 的 FIR 滤波器实现流程 | 284 |
| 15.3 工程测试 | 291 |
| 15.4 生成 IP | 292 |
| 15.5 练习题 | 293 |
| 第 16 章 数字图像处理设计案例 | 294 |
| 16.1 项目概述 | 294 |
| 16.2 硬件介绍 | 295 |
| 16.3 模块介绍 | 295 |
| 16.3.1 RGB 转 HSV 模块 | 295 |

| | |
|---|------------|
| 16.3.2 Color Detect 色彩检测及坐标计算 | 296 |
| 16.4 舵机控制模块..... | 300 |
| 16.5 实例实现过程..... | 300 |
| 16.6 板级验证..... | 301 |
| 16.7 练习题..... | 302 |
| 第 17 章 大学生 FPGA 设计案例 | 303 |
| 17.1 逻辑控制..... | 303 |
| 17.2 图像处理..... | 304 |
| 17.2.1 VGA 控制颜色 | 305 |
| 17.2.2 视力表..... | 305 |
| 17.2.3 手部运动检测系统 | 307 |
| 17.3 仪表仪器..... | 309 |
| 17.3.1 数字示波器 | 309 |
| 17.3.2 逻辑分析仪 | 309 |
| 17.3.3 波形发生器 | 311 |
| 17.4 其他..... | 312 |
| 第 18 章 Xilinx 资源导读 | 313 |
| 18.1 获取本书参考例程 | 313 |
| 18.1.1 Github 介绍及使用 | 313 |
| 18.1.2 OpenHW 介绍 | 313 |
| 18.1.3 Xilinx 各类比赛 | 315 |
| 18.2 Xilinx 网站 | 315 |
| 18.2.1 FPGA 应用与解决方案 | 315 |
| 18.2.2 文档资料查找 | 315 |
| 18.2.3 Vivado 工具和 License 的下载以及更新 | 317 |
| 18.2.4 问题的查找 | 317 |
| 18.2.5 Xilinx 社区 | 318 |
| 18.3 视频教程 | 318 |
| 18.4 Vivado 学习参考文档 | 318 |
| 参考文献 | 320 |

第一部分

PART

逻辑设计基础

- 第1章 逻辑设计概述及 Vivado 基础
- 第2章 布尔代数和 Verilog HDL 基础
- 第3章 组合逻辑电路设计基础
- 第4章 时序电路设计基础
- 第5章 有限状态机设计基础
- 第6章 逻辑设计工程技术基础

