



“十二五”普通高等教育本科国家级规划教材
国家级精品课程主讲教材与实验设备

计算机组成原理

(第五版·立体化教材)

白中英 戴志涛 主编
赖晓铮 覃健诚 杨春武 编著
杨士强 主审

第一版 1992年国家级优秀教材特等奖
第二版 1997年国家级教学成果二等奖
第三版 2005年国家级教学成果二等奖



科学出版社



内 容 简 介

本书是“十二五”国家级规划教材，重点讲授计算机单处理机系统的组成和工作原理，在此基础上扩展讲授并行体系结构。内容共分 11 章：(1) 计算机系统概论；(2) 运算方法和运算器；(3) 多层次的存储器；(4) 指令系统；(5) 中央处理器；(6) 总线系统；(7) 外存与 I/O 设备；(8) 输入输出系统；(9) 并行组织与结构；(10) 课程教学实验设计；(11) 课程综合设计。

本书是作者对“计算机组成原理”课程体系、教学内容、教学方法、教学手段进行综合改革的具体成果。

本书特色：基础性、时代性、系统性、实践性、启发性融为一体，文字教材、多媒体 CAI 软件、教学课件、习题答案库、自测试题库、教学仪器综合配套，形成“理论、实验、设计”三个过程相统一的立体化教学体系。本书文字流畅、通俗易懂，可作为计算机及相关专业的教材，也可作为成人自学考试、全国计算机等级考试 NCRE（四级）用书。

图书在版编目 (CIP) 数据

计算机组成原理/白中英，戴志涛主编。—5 版。—北京：科学出版社，2013.3
（“十二五”普通高等教育本科国家级规划教材·国家级精品课程主讲教材与实验设备·立体化教材）

ISBN 978-7-03-036964-2

I. ①计… II. ①白… ②戴… III. ①计算机组成原理-高等学校-教材
IV. ①TP301

中国版本图书馆 CIP 数据核字 (2013) 第 043428 号

责任编辑：陆新民 余 江/责任校对：桂伟利

责任印制：闫 磊/封面设计：迷底书装

科 学 出 版 社 出 版

北京东黄城根北街16号

邮政编码：100717

<http://www.sciencep.com>

北京市文林印刷有限公司印刷

科学出版社发行 各地新华书店经销

*

2013年3月第 五 版 开本：787×1092 1/16

2013年3月第 74 次印刷 印张：22 3/4 插页：1

印数：1 153 501~1 175 000 字数：538 000

定价：39.00 元（含光盘）

（如有印装质量问题，我社负责调换）

贺《计算机组成原理》发行百万册

创造精品
培养人才

李未

二〇〇九年十二月

教育部计算机科学与技术教学指导委员会主任委员、中科院院士李未题词

第五版前言

“计算机组成原理”是计算机科学与技术学科的一门核心专业基础课程。

“计算机组成原理”重点讲授单处理机系统的组成和工作原理，在此基础上扩展讲授并行体系结构。课程教学具有知识面广、内容多、难度大、更新快等特点。另一方面，体现课程特点的教材对于提高教学水平和培养人才的质量起着十分重要的作用。作者认为，一本好的《计算机组成原理》教材除了具备优秀教材的七条质量标准外，还应具备下述特点：

- (1) 基础性强，知识结构合理，为学生建立终生知识体系打下良好基础。
- (2) 系统性强，知识模块彼此交互，使学生能清晰地建立计算机整机概念。
- (3) 时代性强，及时反映前沿方向，以适应计算机科学技术快速发展的需要。
- (4) 实践性强，理论教学与实践教学结合，注重学生的智力开发和能力培养。
- (5) 应用性强，有较广的适应面，以适应学生在各类计算机上从事开发应用的需要。
- (6) 启发性强，结合计算机科学技术的重大进展，培养学生的创新思维和创新意识。

按计算机学科教学指导委员会的教学计划，本课程的先修课是“数字逻辑”。

作者根据多年从事计算机硬件课程理论教学和实践教学的经验，从传授知识和培养能力的目标出发，结合本课程教学的特点、难点和要点，使文字教材、多媒体 CAI 软件、教学课件、习题库、试题库、教学仪器、实验设计、课程设计综合配套，力求形成“理论、实验、设计”三个过程相统一的立体化教学体系。

本书是“十二五”普通高等教育本科国家级规划教材，是北京邮电大学、清华大学、华南理工大学、中国石油大学四校教师的合作成果。理论教学计划 64 学时，授课学时建议：第 1 章 3 (学时)，第 2 章 9，第 3 章 12，第 4 章 5，第 5 章 13，第 6 章 4，第 7 章 4，第 8 章 7，第 9 章 6。课程实验另行安排，可与理论教学同步进行，也可独立设课。

冯一兵、张杰、靳秀国、杨秦、陈楠、于艳丽、刘敬晗、祁之力、王军德、张振华、刘俊荣、李娇娇、李贞、王坤山、肖炜、崔洪浚、白媛、吴琨等参与了第五版文字教材、CAI 课件、习题库、试题库、教学仪器、实验设计、课程设计等的编写和研制工作，限于版面，未能在封面上一一署名。

本书由清华大学计算机系杨士强教授主审。中科院计算技术研究所李国杰院士提出了很好的指导意见，清华大学科教仪器厂李鸿儒教授给予了很大支持。在此，作者表示衷心感谢。

作 者

2012 年 12 月于北京

目 录

第五版前言

第1章 计算机系统概论 /1

- 1.1 计算机的分类 /1
- 1.2 计算机的发展简史 /2
 - 1.2.1 计算机的五代变化 /2
 - 1.2.2 半导体存储器的发展 /3
 - 1.2.3 微处理器的发展 /3
 - 1.2.4 计算机的性能指标 /5
- 1.3 计算机的硬件 /6
 - 1.3.1 硬件组成要素 /6
 - 1.3.2 运算器 /7
 - 1.3.3 存储器 /8
 - 1.3.4 控制器 /8
 - 1.3.5 适配器与输入输出设备 /11
- 1.4 计算机的软件 /11
 - 1.4.1 软件的组成与分类 /11
 - 1.4.2 软件的发展演变 /12
- 1.5 计算机系统的层次结构 /13
 - 1.5.1 多级组成的计算机系统 /13
 - 1.5.2 软件与硬件的逻辑等价性 /14

本章小结 /15

习题 /15

第2章 运算方法和运算器 /16

- 2.1 数据与文字的表示方法 /16
 - 2.1.1 数据格式 /16
 - 2.1.2 数的机器码表示 /19
 - 2.1.3 字符与字符串的表示方法 /23
 - 2.1.4 汉字的表示方法 /24
 - 2.1.5 校验码 /25
- 2.2 定点加法、减法运算 /26
 - 2.2.1 补码加法 /26
 - 2.2.2 补码减法 /27
 - 2.2.3 溢出概念与检测方法 /28
 - 2.2.4 基本的二进制加法/减法器 /30
- 2.3 定点乘法运算 /31

2.3.1 原码并行乘法 /31

2.3.2 直接补码并行乘法 /36

2.4 定点除法运算 /39

2.4.1 原码除法算法原理 /39

2.4.2 并行除法器 /40

2.5 定点运算器的组成 /43

2.5.1 逻辑运算 /44

2.5.2 多功能算术/逻辑运算单元
(ALU) /45

2.5.3 内部总线 /49

2.5.4 定点运算器的基本结构 /50

2.6 浮点运算方法和浮点运算器 /52

2.6.1 浮点加法、减法运算 /52

2.6.2 浮点乘法、除法运算 /55

2.6.3 浮点运算流水线 /57

2.6.4 浮点运算器实例 /60

本章小结 /62

习题 /62

第3章 多层次的存储器 /64

3.1 存储器概述 /64

3.1.1 存储器的分类 /64

3.1.2 存储器的分级 /65

3.1.3 主存储器的技术指标 /65

3.2 SRAM存储器 /66

3.2.1 基本的静态存储元阵列 /66

3.2.2 基本的SRAM逻辑结构 /67

3.2.3 读/写周期波形图 /68

3.3 DRAM存储器 /69

3.3.1 DRAM存储元的记忆原理 /69

3.3.2 DRAM芯片的逻辑结构 /70

3.3.3 读/写周期、刷新周期 /71

3.3.4 存储器容量的扩充 /72

3.3.5 高级的DRAM结构 /73

3.3.6 DRAM读/写的正确性校验 /77

3.4 只读存储器和闪速存储器 /78

<p>3.4.1 只读存储器 ROM /78</p> <p>3.4.2 FLASH 存储器 /82</p> <p>3.5 并行存储器 /84</p> <p> 3.5.1 双端口存储器 /84</p> <p> 3.5.2 多模块交叉存储器 /87</p> <p>3.6 cache 存储器 /90</p> <p> 3.6.1 cache 基本原理 /90</p> <p> 3.6.2 主存与 cache 的地址映射 /92</p> <p> 3.6.3 替换策略 /97</p> <p> 3.6.4 cache 的写操作策略 /97</p> <p> 3.6.5 Pentium 4 的 cache 组织 /98</p> <p> 3.6.6 使用多级 cache 减少缺失损失 /99</p> <p>3.7 虚拟存储器 /100</p> <p> 3.7.1 虚拟存储器的基本概念 /100</p> <p> 3.7.2 页式虚拟存储器 /102</p> <p> 3.7.3 段式虚拟存储器和段页式 虚拟存储器 /105</p> <p> 3.7.4 虚存的替换算法 /107</p> <p>3.8 奔腾系列机的虚存组织 /108</p> <p> 3.8.1 存储器模型 /108</p> <p> 3.8.2 虚地址模式 /109</p> <p> 3.8.3 分页模式下的地址转换 /109</p> <p>本章小结 /110</p> <p>习题 /111</p>	<p>4.4.1 指令的寻址方式 /123</p> <p>4.4.2 操作数基本寻址方式 /124</p> <p>4.4.3 寻址方式举例 /127</p> <p>4.5 典型指令 /130</p> <p> 4.5.1 指令的分类 /130</p> <p> 4.5.2 基本指令系统的操作 /131</p> <p> 4.5.3 精简指令系统 /131</p> <p>4.6 ARM 汇编语言 /134</p> <p>本章小结 /136</p> <p>习题 /137</p> <p>第 5 章 中央处理器 /139</p> <p>5.1 CPU 的功能和组成 /139</p> <p> 5.1.1 CPU 的功能 /139</p> <p> 5.1.2 CPU 的基本组成 /139</p> <p> 5.1.3 CPU 中的主要寄存器 /140</p> <p> 5.1.4 操作控制器与时序产生器 /141</p> <p>5.2 指令周期 /142</p> <p> 5.2.1 指令周期的基本概念 /142</p> <p> 5.2.2 MOV 指令的指令周期 /143</p> <p> 5.2.3 LAD 指令的指令周期 /145</p> <p> 5.2.4 ADD 指令的指令周期 /147</p> <p> 5.2.5 STO 指令的指令周期 /147</p> <p> 5.2.6 JMP 指令的指令周期 /149</p> <p> 5.2.7 用方框图语言表示指令周期 /149</p> <p>5.3 时序产生器和控制方式 /152</p> <p> 5.3.1 时序信号的作用和体制 /152</p> <p> 5.3.2 时序信号产生器 /153</p> <p> 5.3.3 控制方式 /155</p> <p>5.4 微程序控制器 /155</p> <p> 5.4.1 微程序控制原理 /155</p> <p> 5.4.2 微程序设计技术 /162</p> <p>5.5 硬连线控制器 /165</p> <p>5.6 流水 CPU /168</p> <p> 5.6.1 并行处理技术 /168</p> <p> 5.6.2 流水 CPU 的结构 /168</p> <p> 5.6.3 流水线中的主要问题 /170</p> <p> 5.6.4 奔腾 CPU /172</p> <p>5.7 RISC CPU /177</p> <p> 5.7.1 RISC 机器的特点 /177</p> <p> 5.7.2 RISC CPU 实例 /178</p>
--	--

<p>5.7.3 动态流水线调度 /181</p> <p>本章小结 /182</p> <p>习题 /183</p> <p>第6章 总线系统 /185</p> <p>6.1 总线的概念和结构形态 /185</p> <p>6.1.1 总线的基本概念 /185</p> <p>6.1.2 总线的连接方式 /186</p> <p>6.1.3 总线的内部结构 /188</p> <p>6.1.4 总线结构实例 /189</p> <p>6.2 总线接口 /190</p> <p>6.2.1 信息传送方式 /190</p> <p>6.2.2 总线接口的基本概念 /192</p> <p>6.3 总线的仲裁 /194</p> <p>6.3.1 集中式仲裁 /194</p> <p>6.3.2 分布式仲裁 /196</p> <p>6.4 总线的定时和数据传送模式 /196</p> <p>6.4.1 总线的定时 /196</p> <p>6.4.2 总线数据传送模式 /199</p> <p>6.5 HOST总线和PCI总线 /199</p> <p>6.5.1 多总线结构 /199</p> <p>6.5.2 PCI总线信号 /201</p> <p>6.5.3 总线周期类型 /202</p> <p>6.5.4 总线周期操作 /203</p> <p>6.5.5 总线仲裁 /204</p> <p>6.6 InfiniBand标准 /204</p> <p>6.6.1 InfiniBand的体系结构 /204</p> <p>6.6.2 InfiniBand的通信协议 /205</p> <p>本章小结 /207</p> <p>习题 /207</p> <p>第7章 外存与I/O设备 /209</p> <p>7.1 外围设备概述 /209</p> <p>7.1.1 外围设备的一般功能 /209</p> <p>7.1.2 外围设备的分类 /209</p> <p>7.2 磁盘存储设备 /211</p> <p>7.2.1 磁记录原理 /211</p> <p>7.2.2 磁盘的组成和分类 /213</p> <p>7.2.3 磁盘驱动器和控制器 /214</p> <p>7.2.4 磁盘上信息的分布 /215</p> <p>7.2.5 磁盘存储器的技术指标 /216</p> <p>7.3 磁盘存储设备的技术发展 /218</p>	<p>7.3.1 磁盘cache /218</p> <p>7.3.2 磁盘阵列RAID /218</p> <p>7.3.3 可移动存储设备 /219</p> <p>7.4 磁带存储设备 /220</p> <p>7.5 光盘和磁光盘存储设备 /221</p> <p>7.5.1 光盘存储设备 /221</p> <p>7.5.2 磁光盘存储设备 /222</p> <p>7.6 显示设备 /224</p> <p>7.6.1 显示设备的分类与有关概念 /224</p> <p>7.6.2 字符/图形显示器 /225</p> <p>7.6.3 图像显示设备 /226</p> <p>7.6.4 VESA显示标准 /227</p> <p>7.7 输入设备和打印设备 /229</p> <p>7.7.1 输入设备 /229</p> <p>7.7.2 打印设备 /230</p> <p>本章小结 /232</p> <p>习题 /232</p> <p>第8章 输入输出系统 /234</p> <p>8.1 外围设备的速度分级与信息交换方式 /234</p> <p>8.1.1 外围设备的速度分级 /234</p> <p>8.1.2 信息交换方式 /236</p> <p>8.2 程序查询方式 /237</p> <p>8.3 程序中断方式 /240</p> <p>8.3.1 中断的基本概念 /240</p> <p>8.3.2 程序中断方式的基本I/O接口 /242</p> <p>8.3.3 单级中断 /243</p> <p>8.3.4 多级中断 /245</p> <p>8.3.5 中断控制器 /248</p> <p>8.3.6 Pentium中断机制 /249</p> <p>8.4 DMA方式 /251</p> <p>8.4.1 DMA的基本概念 /251</p> <p>8.4.2 DMA传送方式 /251</p> <p>8.4.3 基本的DMA控制器 /253</p> <p>8.4.4 选择型和多路型DMA控制器 /255</p> <p>8.5 通道方式 /258</p> <p>8.5.1 通道的功能 /258</p> <p>8.5.2 通道的类型 /260</p> <p>8.5.3 通道结构的发展 /261</p> <p>8.6 通用I/O标准接口 /261</p>
---	--

8.6.1 并行 I/O 标准接口 SCSI /261 8.6.2 串行 I/O 标准接口 IEEE 1394 /262 8.6.3 I/O 系统设计 /265 本章小结 /266 习题 /267	9.5.3 英特尔至强多核处理器 /297 9.5.4 龙芯多核处理器 /298 本章小结 /301 习题 /301
第 9 章 并行组织与结构 /269	
9.1 体系结构中的并行性 /269 9.1.1 并行性的概念 /269 9.1.2 提高并行性的技术途径 /269 9.1.3 单处理机系统中的并行性 /270 9.1.4 多处理机系统中的并行性 /270 9.1.5 并行处理机的体系结构类型 /272 9.1.6 并行处理机的组织和结构 /273 9.2 多线程与超线程处理机 /275 9.2.1 从指令级并行到线程级并行 /276 9.2.2 同时多线程结构 /277 9.2.3 超线程处理机构 /278 9.3 多处理机 /279 9.3.1 多处理机系统的分类 /279 9.3.2 SMP 的基本概念 /280 9.3.3 SMP 的结构 /281 9.4 多核处理机 /282 9.4.1 多核处理机的优势 /282 9.4.2 多核处理机的组织结构 /283 9.4.3 多核处理机的关键技术 /286 9.5 多核处理机实例 /293 9.5.1 ARM 多核处理机 /293 9.5.2 英特尔酷睿多核处理机 /295	第 10 章 课程教学实验设计 /303 10.1 TEC-8 实验系统平台 /303 10.2 TEC-8 实验系统结构和操作 /304 10.2.1 模型计算机时序信号 /304 10.2.2 模型计算机组成 /304 10.2.3 模型计算机指令系统 /307 10.2.4 开关、按钮、指示灯 /308 10.2.5 E ² PROM 中微代码的修改 /310 10.3 运算器组成实验 /314 10.4 双端口存储器实验 /320 10.5 数据通路实验 /324 10.6 微程序控制器实验 /329 10.7 CPU 组成与机器指令的执行实验 /334 10.8 中断原理实验 /338
第 11 章 课程综合设计 /342	
11.1 硬连线控制器的常规 CPU 设计 /342 11.2 含有阵列乘法器的 ALU 设计 /347 附录 A 《计算机组成原理》(第五版·立体化教材) 配套教材与实验设备 /350 附录 B 2013 年计算机组成原理研究生入学统考大纲 /351 参考文献 /353	

第1章 计算机系统概论

计算机系统不同于一般的电子设备，它是一个由硬件、软件组成的复杂的自动化设备。本章先说明计算机的分类，然后采用自上而下的方法，简要地介绍硬件、软件的概念和组成，目的在于使读者先有一个粗略的总体概念，以便于展开后续各章内容。

1.1 计算机的分类

电子计算机从总体上来说分为两大类。一类是电子模拟计算机。“模拟”就是相似的意思，例如计算尺是用长度来标示数值；时钟是用指针在表盘上转动来表示时间；电表是用角度来反映电量大小，这些都是模拟计算装置。模拟计算机的特点是数值由连续量来表示，运算过程也是连续的。

另一类是电子数字计算机，它是在算盘的基础上发展起来的，是用数字来表示数量的大小。数字计算机的主要特点是按位运算，并且不连续地跳动计算。表 1.1 列出了电子数字计算机与电子模拟计算机的主要区别。

表 1.1 数字计算机与模拟计算机的主要区别

比较内容	数字计算机	模拟计算机
数据表示方式	数字 0 和 1	电压
计算方式	数字计数	电压组合和测量值
控制方式	程序控制	盘上连线
精度	高	低
数据存储量	大	小
逻辑判断能力	强	无

电子模拟计算机由于精度和解题能力都有限，所以应用范围较小。电子数字计算机则与模拟计算机不同，它是以近似于人类的“思维过程”来进行工作的，所以有人把它叫做电脑。它的发明和发展是 20 世纪人类最伟大的科学技术成就之一，也是现代科学技术发展水平的主要标志。习惯上所称的电子计算机，一般是指现在广泛应用的电子数字计算机。

数字计算机进一步又可分为专用计算机和通用计算机。专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。专用机是最有效、最经济和最快速的计算机，但是它的适应性很差。通用计算机适应性很大，但是牺牲了效率、速度和经济性。

通用计算机可分超级计算机、大型机、服务器、PC 机、单片机和多核机六类，它们的区别在于体积、简易性、功率损耗、性能指标、数据存储容量、指令系统规模和机器价格，见图 1.1。一般来说，超级计算机主要用于科学计算，其运算速度在每秒万亿次以上，数据存储容量很大，结构复杂，价格昂贵。而单片计算机是只用一片集成电路做成的计算机，体积小，结构简单，性能指标较低，价格便宜。介于超级计算机和多核机之间的是大型机、服务器、PC 机和单片机，它们的结构规模和性能指标依次递减。但是随着巨大规模集成电路的迅速发展，单片机、多核机等彼此之间的概念也在发生变化，因为今天的单片机可能就是




图 1.1 多核机、单片机、PC 机、服务器、大型机、超级计算机之间的区别

明天的多核机。专用计算机是针对某一任务设计的计算机，一般来说，其结构要比通用机简单。目前已经出现了多种型号的单片专用机及嵌入式单片机，用于测试或控制，成为计算机应用领域中最热门的产品。多核机是多于一个处理器的计算机芯片，具有更强的能力。

1.2 计算机的发展简史

1.2.1 计算机的五代变化

世界上第一台电子数字计算机是 1946 年在美国宾夕法尼亚大学制成的。这台机器用了 18000 多个电子管，占用长度超过 30 米的房间，重量达 30 吨，而运算速度只有 5000 次/秒。用今天的眼光来看，这台计算机耗费既大又不完善，但却是科学史上一次划时代的创新，它奠定了电子计算机的基础。自从这台计算机问世 60 多年来，从使用器件的角度来说，计算机的发展大致经历了五代的变化：

第一代为 1946~1957 年，电子管计算机。计算机运算速度为每秒几千次至几万次，体积庞大，成本很高，可靠性较低。在此期间，形成了计算机的基本体系，确定了程序设计的基本方法，数据处理机开始得到应用。

第二代为 1958~1964 年，晶体管计算机。运算速度提高到几万次至几十万次，可靠性提高，体积缩小，成本降低。在此期间，工业控制机开始得到应用。

第三代为 1965~1971 年，中小规模集成电路计算机。可靠性进一步提高，体积进一步缩小，成本进一步下降，运算速度提高到几十万次至几百万次。在此期间形成机种多样化，生产系列化，使用系统化，小型计算机开始出现。

第四代为 1972~1990 年，大规模和超大规模集成电路计算机。可靠性更进一步提高，体积更进一步缩小，成本更进一步降低，速度提高到每秒 1000 万次至 1 亿次。由几片大规模集成电路组成的微型计算机开始出现。

第五代为 1991 年开始的巨大规模集成电路计算机。运算速度提高到每秒 10 亿次。由一片巨大规模集成电路实现的单片计算机开始出现。

总之，从 1946 年计算机诞生以来，大约每隔五年运算速度提高 10 倍，可靠性提高 10 倍，成本降低 10 倍，体积缩小 10 倍。而 20 世纪 70 年代以来，计算机的生产数量每年以 25% 的速度递增。

计算机从第三代起，与集成电路技术的发展密切相关。LSI 的采用，一块集成电路芯片

上可以放置 1000 个元件，VLSI 达到每个芯片 1 万个元件，现在的 ULSI 芯片超过了 100 万个元件。1965 年摩尔观察到芯片上的晶体管数量每年翻一番，1970 年这种态势减慢成每 18 个月翻一番，这就是人们所称的摩尔定律。

在国际超级计算机 500 强排序中，中国 2004 年“曙光 4000A”位居第 10；2009 年“星云号”位居第 2；2010 年“天河 1 号”位居第 1，运算速度达 2500 万亿次/秒。

1.2.2 半导体存储器的发展

20 世纪 50~60 年代，所有计算机存储器都是由微小的铁磁体环（磁芯）做成，每个磁芯直径约 1mm。这些小磁芯处在计算机内用三条细导线穿过网格板上。每个磁芯的一种磁化方向代表一个 1，另一个磁化方向则代表一个 0。磁芯存储器速度相当快，读存储器中的一位只需 1 个微秒。但是磁芯存储器价格昂贵，体积大，而且读出是破坏性的，因此必须有读出后立即重写数据的电路。更重要的在于工艺复杂，甚至手工制作。

1970 年，仙童半导体公司生产出了第一个较大容量半导体存储器。一个相当于单个磁芯大小的芯片，包含了 256 位的存储器。这种芯片是非破坏性的，而且读写速度比磁芯快得多，读出一位只要 70 纳秒，但是其价格比磁芯要贵。

1974 年每位半导体存储器的价格低于磁芯。这以后，存储器的价格持续快速下跌，但存储密度却不断增加。这导致了新的机器比它之前的机器更小、更快、存储容量更大，价格更便宜。存储器技术的发展，与处理器技术的发展一起，在不到 10 年里改变了计算机的生命力。虽然庞大昂贵的计算机仍然存在，但计算机已经走向了个人电脑时代。

从 1970 年起，半导体存储器经历了 11 代：单个芯片 1KB、4KB、16KB、64KB、256KB、1MB、4MB、16MB、64MB、256MB 和现在的 1GB。其中 $1K=2^{10}$ ， $1M=2^{20}$ ， $1G=2^{30}$ 。每一代比前一代存储密度提高 4 倍，而每位价格和存取时间都在下降。

1.2.3 微处理器的发展

与存储器芯片一样，处理器芯片的单元密度也在不断增加。随着时间的推移，每块芯片上的单元个数越来越多。因此构建一个计算机处理器所需的芯片越来越少。表 1.2 列出了 Intel 公司微处理器的演化。

1971 年 Intel 公司开发出 Intel 4004。这是第一个将 CPU 的所有元件都放入同一块芯片内的产品，于是，微处理器诞生了。

Intel 4004 能完成两个 4 位数相加，通过重复相加能完成乘法。按今天的标准，4004 虽然过于简单，但是它却成为微处理器的能力和功能不断发展的奠基者。

微处理器演变中的另一个主要进步是 1972 年出现的 Intel 8008，这是第一个 8 位微处理器，它比 4004 复杂一倍。

1974 年出现了 Intel 8080。这是第一个通用微处理器，而 4004 和 8008 是为特殊用途而设计的。8080 是为通用微机而设计的中央处理器。它与 8008 一样，都是 8 位微处理器，但 8080 更快，有更丰富的指令集和更强的寻址能力。

大约在同时，16 位微机被开发出来。但是直到 20 世纪 70 年代末才出现强大的通用 16 位微处理器，Intel 8086 便是其中之一。这一发展趋势中的另一阶段是在 1981 年，贝尔实验室和 HP 公司开发出了 32 位单片微处理器。Intel 于 1985 年推出了 32 位微处理器 Intel 80386。

表 1.2 Intel 微处理器的演化

(a) 20世纪70年代的处理器					
型号	4004	8008	8080	8086	8088
发布时间	1971	1972	1974	1978	1979
时钟速率	108kHz	108kHz	2MHz	5MHz, 8MHz, 10MHz	5MHz, 8MHz
总线宽度	4位	8位	8位	16位	8位
晶体管数	2300	3500	6000	29000	29000
特征尺寸/ μm	10		6	3	3
可寻址存储器	640B	16KB	64KB	1MB	1MB
虚拟存储器	—	—	—	—	—

(b) 20世纪80年代的处理器				
型号	80286	386TM DX	386TM SX	486TM DX
发布时间	1982	1985	1988	1989
时钟速率	6~12.5MHz	16~33MHz	16~33MHz	25~50MHz
总线宽度	16位	32位	16位	32位
晶体管数	134 000	275 000	275 000	1 200 000
特征尺寸/ μm	1.5	1	1	0.8~1
可寻址存储器	16MB	4GB	16MB	4GB
虚拟存储器	1GB	64TB	64TB	64TB

(c) 20世纪90年代的处理器				
型号	486TM SX	Pentium	Pentium Pro	Pentium II
发布时间	1991	1993	1995	1997
时钟速率	16~33MHz	60~166MHz	150~220MHz	200~300MHz
总线宽度	32位	32位	64位	64位
晶体管数	1.185 百万	3.1 百万	5.5 百万	7.5 百万
特征尺寸/ μm	1	0.8	0.6	0.35
可寻址存储器	4MB	4GB	64GB	64GB
虚拟存储器	64TB	64TB	64TB	64TB

(d) 21世纪的处理器				
型号	Pentium III	Pentium 4	Itanium	Itanium 2
发布时间	1999	2000	2001	2002
时钟速率	450~600MHz	1.3~1.8GHz	733~800MHz	0.9~1GHz
总线宽度	64位	64位	64位	64位
晶体管数	9.6 百万	42 百万	25 百万	220 百万
特征尺寸/ μm	0.25	0.18	0.18	0.18
可寻址存储器	64GB	64GB	64GB	64GB
虚拟存储器	64TB	64TB	64TB	64TB

1.2.4 计算机的性能指标

吞吐量 表征一台计算机在某一时间间隔内能够处理的信息量。

响应时间 表征从输入有效到系统产生响应之间的时间度量，用时间单位来度量。

利用率 在给定的时间间隔内系统被实际使用的时间所占的比率，用百分比表示。

处理机字长 指处理机运算器中一次能够完成二进制数运算的位数，如 32 位、64 位。

总线宽度 一般指 CPU 中运算器与存储器之间进行互连的内部总线二进制位数。

存储器容量 存储器中所有存储单元的总数目，通常用 KB、MB、GB、TB 来表示。

存储器带宽 单位时间内从存储器读出的二进制数信息量，一般用字节数/秒表示。

主频/时钟周期 CPU 的工作节拍受主时钟控制，主时钟不断产生固定频率的时钟，主时钟的频率 (f) 叫 CPU 的主频。度量单位是 MHz (兆赫兹)、GHz (吉赫兹)。

主频的倒数称为 CPU 时钟周期 (T)， $T=1/f$ ，度量单位是 μs 、 ns 。

CPU 执行时间 表示 CPU 执行一般程序所占用的 CPU 时间，可用下式计算：

$$\text{CPU 执行时间} = \text{CPU 时钟周期数} \times \text{CPU 时钟周期}$$

CPI 表示每条指令周期数，即执行一条指令所需的平均时钟周期数。用下式计算：

$$\text{CPI} = \text{执行某段程序所需的 CPU 时钟周期数} \div \text{程序包含的指令条数}$$

MIPS (Million Instructions Per Second) 的缩写，表示平均每秒执行多少百万条定点指令数，用下式计算：

$$\text{MIPS} = \text{指令数} \div (\text{程序执行时间} \times 10^6)$$

FLOPS (Floating-point Operations Per Second) 的缩写，表示每秒执行浮点操作的次数，用来衡量机器浮点操作的性能。用下式计算：

$$\text{FLOPS} = \text{程序中的浮点操作次数} \div \text{程序执行时间 (s)}$$

【例 1】 对于一个给定的程序， I_N 表示执行程序中的指令总数， t_{CPU} 表示执行该程序所需的 CPU 时间， T 为时钟周期， f 为时钟频率 (T 的倒数)， N_c 为 CPU 时钟周期数。设 CPI 表示每条指令的平均时钟周期数，MIPS 表示每秒钟执行的百万条指令数，请写出如下四种参数的表达式：

- (1) t_{CPU} (2) CPI (3) MIPS (4) N_c

解 (1) $t_{\text{CPU}} = N_c \times T = N_c f = I_N \times \text{CPI} \times T = \left(\sum_{i=1}^n \text{CPI}_i \times I_i \right) \times T$

(2) $\text{CPI} = \frac{N_c}{I_N} = \sum_{i=1}^n \left(\text{CPI}_i \times \frac{I_i}{I_N} \right)$ I_i/I_N 表示 i 指令在程序中所占比例

(3) $\text{MIPS} = \frac{I_N}{t_{\text{CPU}} \times 10^6} = \frac{f}{\text{CPI} \times 10^6}$

(4) $N_c = \sum_{i=1}^n (\text{CPI}_i \times I_i)$

式中， I_i 表示 i 指令在程序中执行的次数， CPI_i 表示 i 指令所需的平均时钟周期数， n 为指令种类。

【例 2】 用一台 50MHz 处理机执行标准测试程序，它包含的混合指令数和相应所需的平均时钟周期数如下表所示：

指令类型	指令数目	平均时钟周期数
整数运算	45000	1
数据传送	32000	2
浮点运算	15000	2
控制传送	8000	2

求有效 CPI、MIPS 速率、处理器程序执行时间 t_{CPU} 。

$$\text{解 } CPI = \frac{N_c}{I_N} = \sum_{i=1}^n \left(CPI_i \times \frac{I_i}{I_N} \right) \quad I_i/I_N \text{ 表示 } i \text{ 指令在程序中的比例}$$

$$= \frac{45000 \times 1 + 32000 \times 2 + 15000 \times 2 + 8000 \times 2}{45000 + 32000 + 15000 + 8000} = 1.55 \text{ (周期/指令)}$$

$$\text{MIPS} = \frac{f}{CPI \times 10^6} = \frac{50 \times 10^6}{1.55 \times 10^6} = 32.26 \text{ (百万条指令/秒)}$$

$$t_{CPU} = \frac{N_c}{f} = \frac{45000 \times 1 + 32000 \times 2 + 15000 \times 2 + 8000 \times 2}{50 \times 10^6} = 31 \times 10^{-4} \text{ (s)}$$

1.3 计算机的硬件

1.3.1 硬件组成要素

要了解数字计算机的主要组成和工作原理，可从打算盘说起。假设给一个算盘、一张带有横格的纸和一支笔，要求计算 $y = ax + b - c$ 这样一个题目。为了和下面讲到的内容做比较，不妨按以下方法把使用算盘进行解题的过程步骤事先用笔详细地记录在带横格的纸上。

首先，将横格纸编上序号，每一行占一个序号，如 1, 2, 3, …, n，如表 1.3 所示。其次，把计算式中给定的四个数 a, b, c 和 x 分别写到横格纸的第 9, 10, 11, 12 行上，每一行只写一个数。接着详细列出给定题目的解题步骤，而解题步骤也需要记在横格纸上，每一步也只写一行。第一步写到横格纸的第 1 行，第二步写到第 2 行，……依次类推。

根据表 1.3 所列的解题步骤，从第 1 行开始，一步一步进行计算，最后可得出所要求的结果。

表 1.3 解题步骤和数据记录在横格纸上

行数	解题步骤和数据	说 明
1	取数 (9) → 算盘	(9) 表示第 9 行的数 a，下同
2	乘法 (12) → 算盘	完成 $a \cdot x$ ，结果在算盘上
3	加法 (10) → 算盘	完成 $ax + b$ ，结果在算盘上
4	减法 (11) → 算盘	完成 $y = ax + b - c$ ，结果在算盘上
5	存数 $y \rightarrow 13$	算盘上的 y 值记到第 13 行
6	输出	把算盘上的 y 值写出给人看
7	停止	运算完毕，暂停
8		
9	a	数据
10	b	数据
11	c	数据
12	x	数据
13	y	数据

在完成 $y=ax+b-c$ 的计算过程中，用到了什么东西呢？

首先，用到了带横格且编有序号的纸，把原始的数据及解题步骤记录在纸上，即纸“存储”了算题的原始信息。其次，用到了算盘，它用来对数据进行加、减、乘、除等算术运算。再次，用到了笔，利用笔把原始数据和解题步骤记录到纸上，还可把计算结果写出来告诉人。最后，用到了我们人本身，这主要是人的脑和手。在人的控制下，按照解题步骤一步一步进行操作，直到完成全部运算。

电子数字计算机进行解题的过程完全和我们人用算盘解题的情况相似，也必须有运算工具，解题步骤和原始数据的输入与存储，运算结果的输出及整个计算过程的调度控制。和打算盘不同的是，以上这些部分都是由电子线路和其他设备自动进行的。在电子计算机里，相当于算盘功能的部件，我们称之为运算器；相当于纸那样具有“记忆”功能的部件，我们称之为存储器；相当于笔那样把原始解题信息送到计算机或把运算结果显示出来的设备，我们称之为输入设备或输出设备；而相当于人的大脑，能够自动控制整个计算过程的，称之为控制器。图 1.2 所示为数字计算机的主要组成部分，其中双线及箭头表示数据代码传送通路。

1.3.2 运算器

运算器就好像是一个由电子线路构成的算盘，图 1.3 是它的示意图。它的主要功能是进行加、减、乘、除等算术运算。除此以外，还可以进行逻辑运算，因此通常称为 ALU(算术逻辑运算部件)。




图 1.3 运算器结构示意图

二进制数和十进制数一样，在运算中，当数的位数越多时，计算的精度就越高。理论上讲，数的位数可以任意多。但是位数越多，所需的电子器件也越多，因此计算机的运算器长




图 1.2 数字计算机的主要组成结构

人们习惯于十进制数的运算，但是考虑到电子器件的特性，计算机中通常采用二进制数。二进制数是以 2 为基数来计数，也就是“逢二进一”。在二进制数中，只有 0 和 1 两个数字。1 和 0 可以用电压的高低、脉冲的有无来表示。这种电压的高低，脉冲的有无，在电子器件中很容易实现，而且设备也最省。

二进制数的运算规律非常简单。例如，加法： $0+0=0$ ， $0+1=1$ ， $1+0=1$ ， $1+1=10$ ，最后一个加式中等号右边的“1”表示向上一位的进位。又如乘法： $0\times 0=0$ ， $0\times 1=0$ ， $1\times 0=0$ ， $1\times 1=1$ 。正是由于二进制数运算规律简单，在电子器件中比较容易实现，因此，在电子数字计算机中广泛采用二进制数。

度一般是 8 位、16 位、32 位、64 位。

1.3.3 存储器

存储器的功能是保存或“记忆”解题的原始数据和解题步骤。为此，在运算前需要把参加运算的数据和解题步骤通过输入设备送到存储器中保存起来。




图 1.4 存储器结构示意图

注意，不论是数据，还是解题步骤，在存放到存储器以前，它们全已变成 0 或 1 表示的二进制代码。因此，存储器存储的也全是 0 或 1 表示的二进制代码。那么大量的 0, 1 代码在存储器中如何保存呢？

目前采用半导体器件来担当此任务。我们知道，一个半导体触发器由于有 0 和 1 两个状态，可以记忆一个二进制代码。一个数假定用 16 位二进制代码来表示，那么就需要有 16 个触发器来保存这些代码。通常，在存储器中把保存一个数的 16 个触发器称为一个存储单元。存储器是由许多存储单元组成的。每个存储单元都有编号，称为地址。向存储器中存数或者从存储器中取数，都要按给定的地址来寻找所选的存储单元，这相当于上面所讲的横格纸每一行存放一个数一样。图 1.4 所示为存储器的结构示意图。

存储器所有存储单元的总数称为存储器的存储容量，通常用单位 KB、MB 来表示，如 64KB、128MB。存储容量越大，表示计算机记忆储存的信息越多。

半导体存储器的存储容量毕竟有限，因此计算机中又配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器。相对而言，半导体存储器称为内存储器，简称内存。

1.3.4 控制器

控制器是计算机中发号施令的部件，它控制计算机的各部件有条不紊地进行工作。更具体地讲，控制器的任务是从内存中取出解题步骤加以分析，然后执行某种操作。

1. 计算程序

运算器只能完成加、减、乘、除四则运算及其他一些辅助操作。对于比较复杂的计算题目，计算机在运算前必须化成一步一步简单的加、减、乘、除等基本操作来做。每一个基本操作就叫做一条指令，而解算某一问题的一串指令序列，叫做该问题的计算程序，简称为程序。

例如，在前述求解 $y=ax+b-c$ 的例子中，我们在横格纸上列出了它的解题步骤。解题步骤的每一步，只完成一种基本操作，所以就是一条指令，而整个解题步骤就是一个简单的计算程序。

正如我们在横格纸上按行的序号记下解题步骤一样，计算机中为了顺利运算，也必须事先把程序和数据按地址安排到存储器里去。注意，程序中的指令通常按顺序执行，所以这些指令是顺次放在存储器里。这就相当于我们把表 1.3 所示的横格纸的内容原封不动地搬到存储器，因而所编的程序如表 1.4 所示。

表 1.4 计算 $y=ax+b-c$ 的程序

指令地址	指令		指令操作内容	说 明
	操作码	地址码		
1	取数	9	(9) → A	存储器 9 号地址的数 a 运算器 A
2	乘法	12	(A) × (12) → A	完成 $a \cdot x$, 结果保留在运算器 A
3	加法	10	(A) + (10) → A	完成 $ax+b$, 结果保留在运算器 A
4	减法	11	(A) - (11) → A	完成 $ax+b-c$, 结果保留在 A
5	存数	13	A → 13	运算器 A 中的结果 y 送入存储器 13 号地址
6	打印		A → Print	将 A 中的结果经打印机打印出来
7	停止		Stop	机器停止工作
8				
数据地址	数据		说 明	
9	a		数据 a 存放在 9 号单元	
10	b		数据 b 存放在 10 单元	
11	c		数据 c 存放在 11 号单元	
12	x		数据 x 存放在 12 号单元	
13	y		运算结果 y 存放在 13 号单元	

2. 指令的形式

由表 1.4 可知, 每条指令应当明确告诉控制器, 从存储器的哪个单元取数, 并进行何种操作。这样一来, 可知指令的内容由两部分组成, 即操作的性质和操作数的地址。前者称为 **操作码**, 后者称为 **地址码**。因而上述指令的形式如下:



其中操作码指出指令所进行的操作, 如加、减、乘、除、取数、存数等; 而地址码表示参加运算的数据应从存储器的哪个单元中取来, 或运算的结果应该存到哪个单元中去。

指令的操作码和地址码是用二进制代码来表示, 其中地址码部分和数据一样, 是二进制数的数码, 而操作码部分则是二进制代码的编码。假定只有 8 种基本指令, 那么这 8 种指令的操作码可用 3 位二进制代码来定义, 如表 1.5 所示。

表 1.5 指令的操作码定义

指令	操作码
加法	001
减法	010
乘法	011
除法	100
取数	101
存数	110
打印	111
停机	000




图 1.5 指令和数据在存储器中用二进制码存储