

21世纪高等院校信息与通信工程规划教材  
21st Century University Planned Textbooks of Information and Communication Engineering




工业和信息化普通高等教育  
“十二五”规划教材立项项目

师亚莉 陈东 编著

# 数字逻辑课程设计 实训教程

Training Tutorial for  
Digital Logic Course Design



人民邮电出版社  
POSTS & TELECOM PRESS

精品系列


21世纪高等院校信息与通信工程规划教材  
21st Century University Planned Textbooks of Information and Communication Engineering

工业和信息化普通高等教育  
“十二五”规划教材立项项目

师亚莉 陈东 编著

# 实训教程 数字逻辑课程设计

Training Tutorial for  
Digital Logic Course Design



人民邮电出版社  
北京



精品系列

## 图书在版编目 (C I P) 数据

数字逻辑课程设计实训教程 / 师亚莉, 陈东编著  
-- 北京 : 人民邮电出版社, 2013.2  
21世纪高等院校信息与通信工程规划教材  
ISBN 978-7-115-28423-5

I. ①数… II. ①师… ②陈… III. ①数字逻辑—课  
程设计—高等学校—教材 IV. ①TP302. 2

中国版本图书馆CIP数据核字(2012)第156798号

## 内 容 提 要

本书深入浅出地介绍数字逻辑系统设计的基础知识、基本理论和基本方法，指导学生循序渐进地独立完成数字逻辑系统的设计，并结合 EDA 技术，介绍最新的数字系统设计方法。以 Multisim 10.0、Quartus II 软件为平台，介绍了 FPGA / CPLD 器件、Verilog 硬件描述语言等现代数字系统设计的相关知识，以大量经过验证的数字设计实例为依据，系统阐述了数字系统设计的方法与技术。

本书紧密联系教学实际，着眼于实用，实例丰富，并瞄准电子线路设计领域主流的设计思想和技术，能够将学生的纯理论知识转化为更有意义的实践能力，有利于扩展学生的视野和培养学生的独立研究能力。

本书可供高等院校电子类专业作为实训教材使用，也可供相关行业从业人员参考。

21 世纪高等院校信息与通信工程规划教材

## 数字逻辑课程设计实训教程

- 
- ◆ 编 著 师亚莉 陈 东
  - 责任编辑 贾 楠
  - ◆ 人民邮电出版社出版发行 北京市崇文区夕照寺街 14 号
  - 邮编 100061 电子邮件 315@ptpress.com.cn
  - 网址 <http://www.ptpress.com.cn>
  - 中国铁道出版社印刷厂印刷
  - ◆ 开本： 787×1092 1/16
  - 印张： 13.75 2013 年 2 月第 1 版
  - 字数： 342 千字 2013 年 2 月北京第 1 次印刷

ISBN 978-7-115-28423-5

定价： 29.80 元

读者服务热线：(010)67170985 印装质量热线：(010)67129223  
反盗版热线：(010)67171154

# 前 言

随着数字技术的迅速发展，数字电路的应用日益广泛，数字控制系统、数字测量系统、数字通信系统等应用已经深入到各个领域。数字逻辑课程设计是数字技术应用重要的技术基础课、技能训练课，我们编写本书的指导思想是从实际教学出发，站在应用的角度，深入浅出地介绍数字逻辑系统设计的基础知识、基本理论和基本方法，指导学生循序渐进地独立完成数字逻辑系统的设计，并结合 EDA 技术，介绍最新的数字系统设计方法。本书以 Multisim 10.0、Quartus II 软件为平台，介绍了 FPGA / CPLD 器件、Verilog 硬件描述语言等现代数字系统设计的相关知识，以大量经过验证的数字设计实例为依据，系统地阐述了数字系统设计的方法与技术。

本书的最大特点是针对具体设计课题给出设计思路，在设计过程中，不是简单地罗列答案，而是就实际问题提供多种解决途径，并采用启发性的语言，引导学生进行独立思考。同时还提供了一些备选设计题目，这些题目没有给出具体设计方法，仅提供了设计框图和参考器件，目的是给学生留下独立思考的空间。

本书紧密联系教学实际，着眼于实用，实例丰富，并瞄准电子线路设计领域主流的设计思想和技术，能够将学生的纯理论知识转化为更有意义的实践能力，有利于扩展学生的视野和培养学生的独立研究能力，符合电子类专业人才的培养目标。

本书由师亚莉统稿。第 1 章 ~ 第 4 章由师亚莉编写，第 5 章 ~ 第 7 章由陈东编写。在这里向参与过教学并给予帮助的人们表示衷心感谢。

数字电路的发展与知识的更新速度很快，由于编写时间仓促，编者水平有限，书中疏漏乃至错误之处在所难免，恳请广大读者批评指正。

编者

2011 年 11 月

# 目 录

<b>第 1 章 绪论 .....</b>	1
1.1 数字逻辑课程设计的性质与目的 .....	1
1.2 数字逻辑课程设计的基本理论 .....	1
1.3 数字逻辑课程设计的任务要求 .....	2
1.4 数字逻辑课程设计题目与考核 .....	2
1.4.1 课程设计课题 .....	2
1.4.2 课程设计考核方式 .....	2
<b>第 2 章 数字逻辑设计基本知识 .....</b>	3
2.1 数字电路基本知识 .....	3
2.1.1 数字电路基本特征 .....	3
2.1.2 数字电路技术特性 .....	4
2.1.3 集成逻辑门电路的应用技术特征 .....	4
2.1.4 中小规模数字集成电路参数测试 .....	5
2.2 数字集成电路应用知识 .....	6
2.2.1 数字集成电路的应用要点 .....	6
2.2.2 TTL 集成电路应用知识 .....	6
2.2.3 CMOS 集成电路应用知识 .....	7
2.2.4 数字集成电路的接口电路 .....	8
2.3 集成器件的命名及封装形式 .....	9
2.3.1 数字集成器件的命名 .....	9
2.3.2 数字集成器件的封装形式 .....	10
2.4 数字集成电路的组装及调试 .....	12
2.4.1 数字电路设计组装注意事项 .....	12
2.4.2 数字电路的安装与调试 .....	12
2.4.3 电路测试及故障的查找与排除 .....	13
<b>第 3 章 数字逻辑电路基本设计方法 .....</b>	14
3.1 组合逻辑电路设计 .....	14
3.1.1 采用小规模组合器件的设计方法 .....	14
3.1.2 中规模组合集成器件及其应用 .....	18
3.2 时序逻辑电路设计 .....	25
3.2.1 集成触发器 .....	25
3.2.2 寄存器与锁存器 .....	26
3.2.3 集成移位寄存器 .....	26
3.2.4 集成计数器 .....	29
3.2.5 其他常用集成器件 .....	30
3.3 采用 EDA 技术及可编程逻辑器件的设计 .....	31
3.3.1 基于 EDA 技术的设计思想 .....	31
3.3.2 EDA 工具软件的分类 .....	31
<b>第 4 章 数字系统设计基础 .....</b>	35
4.1 数字系统的基本概念 .....	35
4.1.1 数字系统的基本模型 .....	35
4.1.2 数字系统与逻辑功能部件的区别 .....	36
4.1.3 数字系统的设计方法及设计流程 .....	36
4.2 系统控制器的设计 .....	38
4.2.1 控制器的基本概念 .....	38
4.2.2 控制器的设计 .....	40
<b>第 5 章 电路设计与仿真工具 NI Multisim 10.0 .....</b>	43
5.1 NI Multisim 10.0 .....	43
5.1.1 NI Multisim 10.0 简述 .....	43
5.1.2 认识 NI Multisim 10.0 界面 .....	44
5.1.3 快速掌握 NI Multisim 10.0 .....	46
5.2 NI Multisim 10.0 创建仿真电路 .....	53
5.2.1 绘制电路原理图 .....	53
5.2.2 编辑元件 .....	62
5.2.3 虚拟仪器 .....	63
5.3 单片机电路的仿真 .....	83
5.3.1 建立单片机仿真电路 .....	83
5.3.2 编写单片机控制程序 .....	86
5.3.3 单片机程序的在线调试 .....	90
5.3.4 单片机设计项目实例 .....	92

<b>第6章 课程设计题目</b>	99
6.1 交通灯控制系统	99
6.1.1 交通灯控制系统的功能概述	99
6.1.2 交通灯控制系统的功能思想	100
6.1.3 交通灯控制系统的电路设计	100
6.1.4 设计任务与要求	108
6.1.5 实验设备与器材	108
6.2 智力竞赛抢答器	109
6.2.1 智力竞赛抢答器的功能概述	109
6.2.2 智力竞赛抢答器的设计思想	109
6.2.3 智力竞赛抢答器的电路设计	109
6.2.4 设计任务与要求	116
6.2.5 实验设备与器材	116
6.3 节日彩灯控制器	116
6.3.1 节日彩灯控制器的功能概述	117
6.3.2 节日彩灯控制器的设计思想	117
6.3.3 节日彩灯控制器的电路设计	118
6.3.4 设计任务与要求	123
6.3.5 实验设备与器材	123
6.4 数字频率计	123
6.4.1 数字频率计的功能概述	123
6.4.2 数字频率计的设计思想	124
6.4.3 设计任务与要求	125
6.4.4 实验设备与器材	125
6.5 电子钟表	126
6.5.1 电子钟表的功能概述	126
6.5.2 电子钟表的设计思想	126
6.5.3 设计任务与要求	127
6.5.4 实验设备与器材	128
<b>第7章 可编程逻辑器件课程设计</b>	129
7.1 可编程逻辑器件概述	129

7.1.1 可编程逻辑器件的发展	129
7.1.2 可编程逻辑器件的分类	130
7.2 可编程逻辑器件的选型指南	130
7.3 Verilog HDL 硬件描述语言入门	133
7.3.1 Verilog HDL 简介	133
7.3.2 Verilog HDL 基本语法	134
7.3.3 Verilog HDL 的描述风格	146
7.4 可编程逻辑器件开发工具 Quartus II	148
7.4.1 设计输入	149
7.4.2 编译	155
7.5 可编程逻辑器件课程设计实例	163
7.5.1 多位加法器	163
7.5.2 奇数分频器	165
7.5.3 有限状态机	166
7.5.4 数字跑表	169
7.5.5 多路彩灯控制器	171
7.5.6 数字抢答器	173
7.5.7 交通灯控制器	175
<b>附录一 数字逻辑课程设计日程安排</b>	179
<b>附录二 数字逻辑课程设计报告要求</b>	181
<b>附录三 数字逻辑课程设计登记表</b>	182
<b>附录四 常用元器件介绍</b>	184
<b>附录五 常用数字集成电路器件的逻辑功能及引脚图</b>	187

# 第1章

## 绪论

毫不夸张地说，人类已跨入了数字化时代，数字化是信息社会的技术基础，数字技术正在引发一场范围广泛的产品革命，如数字电视、数字广播、数字电影等。随着数字技术的迅速发展，数字电路的应用日益广泛，数字技术无处不在。由数字电路组成的数字控制系统、数字测量系统、数字通信系统以及数字计算机已经深入到各个领域。数字逻辑系统的课程设计是数字技术应用重要的技术基础课、技能训练课。通过本课程的学习，不仅能使学生掌握有关数字逻辑系统设计的基础知识、基本理论和基本方法，并能结合EDA技术，熟悉最新的数字系统设计方法。

### 1.1 数字逻辑课程设计的性质与目的

“数字逻辑课程设计”是面向电子信息类专业的一门独立设课、有独立学分的实践性课程，担负着理论和实验教学汇合衔接的重要任务，是在“数字电路实验课”的基础上，进一步深化的实践教学环节。

该课程的主要任务是在“数字电路与逻辑设计”课程学习后，使学生通过一个完整的数字系统的设计、安装和调试，将孤立、零碎的电路及电子学知识融合到实际的产品中去，在设计中进一步理解数字系统的概念，掌握小型数字系统的设计、组装和调试方法。着重提高学生工程实践的动手、创新和进行综合设计的能力。巩固数字电子技术所学理论，为工程训练奠定坚实的基础。同时培养学生查阅有关资料的技能，实现理论知识向科研开发能力的跨越，并养成实事求是、一丝不苟的工作作风及严谨认真、团结协作的科学态度。

### 1.2 数字逻辑课程设计的基本理论

本课程设计以数字电路逻辑设计的基本理论为指导，应具备的相关理论知识包括：脉冲的基本概念，数字和进制的基本概念，TTL、CMOS类型等常用器件的性能特点；组合、时序逻辑电路的基本概念及设计方法等。特别要加强数字系统的概念，从系统的层次分析问题，解决问题。基本方法除了实验课中要求掌握的功能测试、故障排除等各种一般方法外，要特别注重使用系统集成方法，并学会使用各种电子设计自动化（Electronic Design Automation, EDA）工具。

## 1.3 数字逻辑课程设计的任务要求

本课程的基本任务是设计一个小型数字电子系统，要求单人完成。步骤如下。

- ① 选择一个设计课题。
- ② 多渠道查阅有关资料，进行设计方案可行性论证。
- ③ 比较各种设计方案，订出最优方案。
- ④ 分解总体方案为多个功能子模块并进行设计。
- ⑤ 完成各个功能模块电路的安装、调试及完整系统的联调。
- ⑥ 撰写设计报告。

## 1.4 数字逻辑课程设计题目与考核

为了满足不同层次学生对设计的要求，我们给出两类课题。一类是数字系统经典设计课题，学生从中任选一题完成；另一类是创新性课题，学生可以根据自己的兴趣及研究方向，自行拟出创新性课题来实现。

### 1.4.1 课程设计课题

课程设计课题主要有两大类。

#### 1. 给定课题

- 红绿灯交通信号系统
- 数字抢答器
- 多路彩灯控制器
- 数字频率计
- 电子钟
- 温度控制器
- 多功能定时器
- 二进制数密码锁系统

#### 2. 发明、创新性课题

发明、创新性课题要求学生根据数字电路研究和开发方向，充分挖掘自己的创造性思维潜力，自行拟出课题。

### 1.4.2 课程设计考核方式

数字逻辑课程设计成绩分为优、良、中、及格、不及格 5 个档次，成绩的评定主要按照以下情况综合决定。

- ① 学生独立设计电路的能力，即课题设计的创新性和复杂程度。
- ② 设计和制作电路完成情况及布线工艺。
- ③ 系统调试与运行结果。
- ④ 回答问题及总结设计报告的质量水平。

课程设计的时间安排及设计报告撰写要求详见附录。

# 第2章

## 数字逻辑设计基本知识

我们知道，从信号处理的性质上看，电子电路可以分为模拟电路和数字电路。模拟电路处理的是连续变化的模拟电压或电流信号，数字电路处理的是逻辑电平信号，因此数字电路系统比模拟电路系统具有更高的信号抗干扰能力。数字电路又叫做数字逻辑电路，它是组成数字逻辑系统的硬件基础。

### 2.1 数字电路基本知识

数字电路处理的是逻辑电平信号。对于数字电路，必须掌握其基本特征、技术特性及集成逻辑门电路的应用技术特征等，才能在实际的工程使用中做到游刃有余。

#### 2.1.1 数字电路基本特征

从信号处理的性质来看，现代电子电路可以分为模拟电路和数字电路。模拟电路所能处理的是模拟电压或电流信号，数字电路是指只能处理逻辑电平信号的电路，因此，数字电路又叫做数字逻辑电路，是组成数字逻辑系统的硬件基础。由于数字电路处理的是逻辑电平信号，从信号处理的角度看，数字电路系统比模拟电路系统具有更高的信号抗干扰能力。

从电子系统要实现的工程来看，任何一个工程系统都可以被看成是一个信号处理系统，而信号处理的基本概念实际上就是一种数学运算。数字电路的工程功能，就是用硬件实现所设计的计算功能。目前，数字电路已经成为现代电子系统的核心和基本电路，掌握数字电路的基本工作特点和行为特性，是掌握现代电子系统的基础之一。数字电路的基本性质归纳如下。

##### 1. 严格的逻辑性

数字电路是一种逻辑运算电路，其系统描述是动态逻辑函数，因此数字电路设计的基础就是逻辑设计。

##### 2. 只有“高”和“低”两种逻辑电平

数字电路是一种动态的逻辑运算电路，其基本信号就是脉冲逻辑信号，只有高电平和低电平两种状态。

##### 3. 逻辑“0”或“1”对应的电平值随使用的实际电路不同而不同

##### 4. 严格的时序性

为实现数字系统逻辑函数的动态特性，数字电路各部分之间的信号必须有严格的时序关系。

## 5. 固件特点明显

固件是指电路的结构和运行靠软件控制完成的电路或器件，与传统的数字电路完全不同，它是现代电子电路、特别是数字电路或系统的基本特征，也是现代电子电路的发展方向，例如可编程逻辑器件和单片机等。

### 2.1.2 数字电路技术特性

数字电路的技术特性与电路工艺有关。只有了解了数字电路的技术特性，才能设计和描述一个数字逻辑电路系统，才能正确确定数字电子系统所需要的电路器件。因此，数字电路的技术特性，是数字系统设计、分析和调试技术的基础。数字电路可以实现各种处理数字信号的逻辑电路系统，从系统行为上看，数字电路分为组合逻辑电路和时序逻辑电路。

#### 1. 组合逻辑电路的基本特点

- ① 电路信号的输出仅与当前输入有关，与信号输入和电路输出的历史无关。
- ② 组合电路所关心的只是输入信号稳定后电路输出的状态，而对输入信号的变化过程并不关心。

组合逻辑电路是一种无反馈的数字逻辑电路，是实现各种逻辑系统的基础，也是实现时序电路的基础。影响组合电路正常工作的一个重要因素是系统的工作速度，这是组合逻辑电路设计中必须注意的一个问题。

#### 2. 时序逻辑电路的基本特点

- ① 电路具有信号反馈（输出信号以某种方式反馈到输入端）。
- ② 系统工作状态受信号延迟的影响。
- ③ 系统当前输出不仅与当前输入有关，还与系统的上一个状态有关。

时序电路的分析方法是状态分析（如利用状态表或状态图），基本设计技术则是以系统状态为基础。时序电路的调试，主要是通过观察系统的状态来分析系统的功能和性能。

### 2.1.3 集成逻辑门电路的应用技术特征

数字电路中使用的基本器件是数字集成电路（IC），集成电路的技术特点是以实现逻辑功能为目标。一个数字电路能否满足设计要求，主要取决于数字集成电路的电路功能与技术参数指标。集成逻辑门电路在使用中要注意以下几个方面的技术特征。

#### 1. 电路工艺类型

近年来集成电路发展迅速，性能与价格之比不断提高。按照每片上所包含逻辑门的数量，可将数字集成电路分为小规模（SSI）、中规模（MSI）、大规模（LSI）和超大规模（VLSI）集成电路。

按照集成器件类型不同，可将其分为双极型和 MOS 型集成电路。双极型集成电路是利用电子和空穴两种载流子导电的，是以三极管为基本元器件设计的集成电路，主要有 TTL、ECL、 $I^2L$ 、HTL；MOS 集成电路是以场效应管为基本元器件设计的数字集成电路，是只用一种载流子导电的电路。其中用电子导电的称为 NMOS 电路；用空穴导电的称为 PMOS 电路；如果是用 NMOS 及 PMOS 复合起来组成的电路，则称为 CMOS 电路。常见的 MOS 集成电路有 PMOS、NMOS、CMOS、HC、HCT 电路。集成电路中占主导地位的逻辑门电路是 TTL、CMOS、HCMOS 和 ECL。

常用的 TTL、CMOS、ECL 集成电路在功耗、速度上有较大差别，应根据逻辑系统的实际需要、市场供应情况来选择电路类型。ECL 器件工作效率很高，但功耗较大，一般在高速电路中使

用。在 TTL 系列器件中, LSTTL 的功耗与速度的乘积最小, 一般选用 74LS 系列。CMOS 器件功耗低, HCMOS 高速系列的速度可与 TTL 相比, 并且抗干扰能力强。HCT 系列 CMOS 电路与 TTL 电路的管脚兼容, 但电平却不兼容。使用数字逻辑器件时要注意, 不同类型逻辑电路的逻辑电平幅度、门延迟时间、上升沿速度、驱动能力、电源标准等都可能不相同, 一般不能直接混合使用, 必须有一定的电平转换电路。

## 2. 使用条件

TTL 和 CMOS 集成门电路在使用时必须满足电路器件的使用条件, 否则将导致集成电路和整个系统工作不正常, 甚至损坏。必须注意, 任何一个电路器件都必须满足厂家所提供的极限使用条件, 否则会造成器件永久性损坏。关于 TTL 集成门和 CMOS 集成门的基本使用条件将在 2.2 节中详细说明。

### 2.1.4 中小规模数字集成电路参数测试

为了合理地使用集成电路, 必须了解其主要参数及其测试。数字集成电路的基本工程测试内容包括电路的逻辑功能、逻辑电平值、传输延迟时间、边沿速度、电路输出驱动能力等。

#### 1. 逻辑功能测试

逻辑功能测试是指通过输入和输出信号的测试记录, 确定器件的逻辑功能。逻辑功能测试可分为两类, 一类是指器件逻辑功能未知、器件管脚定义已知的测试; 另一类是指器件逻辑功能和器件管脚定义均已知的测试。这两类测试都是以器件逻辑功能为基本测试目标, 测试也只是进行逻辑功能检测而不关心其他参数特性。逻辑功能测试的结果以真值表形式记录, 然后根据真值表列出器件输入和输出之间的逻辑表达式, 最后再确定器件的逻辑功能。

#### 2. 逻辑电平值测试

逻辑电平值测试应当在两种状态下进行: 一种是在静态下测量, 另一种是在动态下测试。静态测试是指使输入和输出逻辑信号均进入完全稳定状态后, 对逻辑电平进行测试。动态测试是指使器件工作在所允许的频率范围内, 对电路的逻辑电平进行测试。逻辑电平值测试需要记录逻辑电平的具体电压值。常用的逻辑电平主要参数如下。

##### (1) 输出高电平 $V_{OH}$ 和输出低电平 $V_{OL}$

通常 TTL 器件的输出高电平电压  $V_{OH}=3.6V$ , 输出低电平电压  $V_{OL}=0.3V$ 。一般产品规定  $V_{OH} \geq 2.4V$ 、 $V_{OL} < 0.4V$  时即为合格。

##### (2) 逻辑摆幅 $\Delta V$

逻辑门输出高、低电平之差  $\Delta V$  称为逻辑摆幅。逻辑摆幅越大, 抗干扰能力越强。典型 TTL 逻辑门的逻辑摆幅  $\Delta V = 3.6V - 0.3V = 3.3V$ 。

##### (3) 关门电平 $V_{off}$ 和开门电平 $V_{on}$

关门电平  $V_{off}$  是为保证输入为低电平所允许的最大输入电压。即只有当  $v_i \leq V_{off}$  时, 输入电平才能保证是低电平。一般 TTL 电路的  $V_{off}$  为 0.8V, CMOS 电路为电源电压的 40%。

开门电平  $V_{on}$  是为保证输入为高电平所允许的最小输入电压, 即只有当  $v_i \geq V_{on}$  时, 输入电平才能保证是高电平。一般 TTL 电路的  $V_{on}$  为 2V, CMOS 电路为电源电压的 60%。

#### 3. 传输延迟时间测试

传输延迟时间是指信号从输入有效到输出有效的时间间隔。一般指输入信号幅度在 50% 到输出信号幅度达到 50% 的时间间隔。

**4. 边沿速度测试**

边沿速度测试是指对器件信号边沿变化时间所做的测试。

**5. 电路输出驱动能力测试**

任何一个数字集成电路都具有相应的输出驱动能力，在设计和调试数字系统时，都必须十分注意器件的输出驱动能力。如果器件的输出驱动不能满足系统的要求，数字电路系统工作将会不正常。输出驱动能力测试时，应当记录被测试的输出管脚的电流值。

## 2.2 数字集成电路应用知识

数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统。为了能够更好地、合理地使用集成电路，必须了解数字集成电路基本应用知识。

### 2.2.1 数字集成电路的应用要点

#### 1. 仔细认真查阅使用器件型号的资料

对于要使用的集成电路，要根据手册查出该型号器件的资料，注意按照器件的管脚排列图接线，按参数表给出的参数规范使用，在使用中，不得超过最大额定值（如电源电压、环境温度、输出电流等），否则将损坏器件。

#### 2. 注意电源电压的稳定性

为了保证电路的稳定性，供电电源的质量一定要好，要稳压。在电源的引线端并联大的滤波电容，以避免由于电源通断的瞬间而产生冲击电压。更要注意不要将电源的极性接反，否则将会损坏器件。

#### 3. 采用合适的方法焊接集成电路

在需要弯曲管脚引线时，不要靠近根部弯曲。焊接前不允许用刀刮去引线上的镀金层，焊接所用的烙铁功率不应超过 25W，焊接时间不应过长。焊接时最好选用中性焊剂。焊接后严禁将器件连同印制线路板放入有机溶液中浸泡。

#### 4. 注意设计工艺，增强抗干扰措施

在设计印刷线路板时，应避免引线过长，以防止窜扰和对信号传输延迟。此外要把电源线设计的宽些，地线要进行大面积接地，这样可减少接地噪声干扰。

### 2.2.2 TTL 集成电路应用知识

#### 1. 正确选择电源电压

TTL 集成电路的电源电压为  $5 \times (1 \pm 0.1)$  V，允许变化范围比较窄，过高可能损坏器件，过低则不能正常工作。在使用时更不能将电源与地颠倒接错，否则将会因为过大电流而造成器件损坏。

#### 2. 对输入端的处理

TTL 集成电路多余的输入端一般不允许悬空使用。虽然悬空相当于高电平，并不影响与门、与非门的逻辑关系，但悬空容易产生接收干扰，有时会造成电路的误动作。因此，多余输入端要根据实际需要作适当处理。例如与门、与非门的多余输入端可直接接到电源  $V_{CC}$  上，也可将不同的输入端共用一个电阻连接到  $V_{CC}$  上，或将多余的输入端并联使用。对于或门、或非门的多余输入端应直接接地。对于触发器等中规模集成电路来说，不使用的输入端不能悬空，应根据逻辑功

能接入适当电平。

### 3. 对于输出端的处理

① 输出端不能直接接地或+5V。当输出端直接接地时，如果输出信号为高电平，会因输出端对地短路而烧毁器件。当输出端直接接+5V时，如果输出为低电平，则会使电源对地短路，不仅会烧毁器件，还会引起整个系统工作不正常。

② 除三态门、集电极开路门外，TTL 集成电路的输出端不允许并联使用。这是因为输出端并联会因各输出端信号电平的不同而引起输出端短路。如果将几个“集电极开路门”电路的输出端并联，实现线与功能时，应在输出端与电源之间接入一个计算好的上拉电阻。集成门电路的输出更不允许与电源或地短路，否则可能造成器件损坏。

③ 当需要一个器件的某个输出端驱动多个输入端时，应符合输出端扇出系数的要求，否则，会因为驱动能力不够而使电路不能正常工作。

④ 当逻辑电路驱动的是容性负载时（例如输出信号连接在较长的信号传输线上），为避免充放电电流过大而损坏器件，应在输出端与负载之间接限流电阻，电阻的阻值一般在几百欧姆。

⑤ 数字电路器件是以脉冲方式工作的，为防止瞬态电流形成对电源的干扰，在电路电源端和芯片的电源与地之间附加相应的去耦电容。去耦电容应选择高频电容，一般电容值在 0.01F ~ 0.1F 之间。

## 2.2.3 CMOS 集成电路应用知识

### 1. 正确选择电源

由于 CMOS 集成电路的工作电源电压范围比较宽（CD4000B/4500B：3 ~ 18V），选择电源电压时首先考虑要避免超过极限电源电压。其次要注意电源电压的高低将影响电路的工作频率。降低电源电压会引起电路工作频率下降或增加传输延迟时间。例如 CMOS 触发器，当  $V_{CC}$  由+15V 下降到+3V 时，其最高频率将从 10MHz 下降到几十 kHz。

### 2. 防止 CMOS 电路出现可控硅效应的措施

当 CMOS 电路输入端施加的电压过高（大于电源电压）或过低（小于 0V），或者电源电压突然变化时，电源电流可能会迅速增大烧坏器件，这种现象称为可控硅效应。

预防可控硅效应的措施主要如下。

- ① 输入端信号幅度不能大于  $V_{CC}$  和小于 0V。
- ② 要消除电源上的干扰。
- ③ 在条件允许的情况下，尽可能降低电源电压。如果电路工作频率比较低，用+5V 电源供电最好。
- ④ 对使用的电源加限流措施，使电源电流被限制在 30mA 以内。

### 3. 对输入端的处理

在使用 CMOS 电路器件时，对输入端一般要求如下。

- ① 应保证输入信号幅值不超过 CMOS 电路的电源电压，即满足  $V_{SS} \leq V_I \leq V_{CC}$ ，一般  $V_{SS} = 0V$ 。
- ② 输入脉冲信号的上升和下降时间一般应小于数毫秒，否则电路工作不稳定或损坏器件。
- ③ 所有不用的输入端不能悬空，应根据实际要求接入适当的电压（ $V_{CC}$  或 0V）。由于 CMOS 集成电路输入阻抗极高，一旦输入端悬空，极易受外界噪声影响，从而破坏了电路的正常逻辑关系，也可能感应静电，造成栅极被击穿。

#### 4. 对输出端的处理

① CMOS 电路的输出端不能直接连到一起。否则导通的 P 沟道 MOS 场效应管和导通的 N 沟道 MOS 场效应管形成低阻通路，造成电源短路。

② 在 CMOS 逻辑系统设计中，应尽量减少电容负载。电容负载会降低 CMOS 集成电路的工作速度和增加功耗。

③ CMOS 电路在特定条件下可以并联使用。当同一芯片上 2 个以上同样器件（例如门电路）并联使用时，可增大输出灌电流和拉电流负载能力，也提高了电路的速度。但器件的输出端并联，输入端也必须并联。

④ 从 CMOS 器件的输出驱动电流大小来看，CMOS 电路的驱动能力比 TTL 电路要差很多，一般 CMOS 器件的输出只能驱动一个 LS-TTL 负载。但从驱动和它本身相同的负载来看，CMOS 的扇出系数比 TTL 电路大的多（CMOS 的扇出系数 $\geq 500$ ）。CMOS 电路驱动其他负载，一般要外加一级驱动器接口电路。

### 2.2.4 数字集成电路的接口电路

在使用数字集成电路设计一个数字系统时，经常把不同类型的集成电路进行转接，这就需要增加接口电路，使各级电平或阻抗相匹配。

#### 1. TTL 与 CMOS 接口

当用 TTL 电路驱动 4000 系列和 HC 系列 CMOS 电路时，必须设法将 TTL 电路的输出高电平提升到 3.5V 以上。此时可以在 TTL 电路的输出端接一个上拉电阻（例如  $3.3\text{ k}\Omega$ ）至电源  $V_{CC}$  ( $+5\text{ V}$ )。此时，CMOS 电路相当于一个同类 TTL 电路的负载。

如果 CMOS 电路的电源较高，TTL 的输出端仍可接一上拉电阻，但需使用集电极开路门（如 T1006）电路，如图 2.1 (a) 所示。应注意，上拉电阻的大小对工作速度有一定的影响，这是由于门电路的输入和输出端均存在杂散电容的缘故。

另一种方案是采用一个专用的 CMOS 电平移动器（例如 40109），它由两种直流电源  $V_{CC}$  和  $V_{DD}$  供电，电平移动器接收 TTL 电平（对应于  $V_{CC}$ ），而输出 CMOS 电平（对应于  $V_{DD}$ ），电路如图 2.1 (b) 所示。




图 2.1 TTL 与 CMOS 之间的电平移动

#### 2. CMOS 电路驱动 TTL 电路

采用 CMOS 驱动器可以提高驱动能力，但是当 CMOS 电路驱动 TTL 电路时，由于 CMOS 驱动电流较小（特别是输出低电平时），所以对 TTL 电路的驱动能力很有限。例如，CD4069（六反相器）只能直接驱动两个 74LS 系列门负载。也可以将同一封装内的门电路并联使用以加大驱动能力。还可以用三极管反相器作为接口电路，即用三极管电流放大器扩展电流驱动能力，其电路

如图 2.2 所示。




图 2.2 CMOS 电路通过三极管放大器驱动 TTL 电路

## 2.3 集成器件的命名及封装形式

当我们使用集成器件时，如何从器件的命名上读懂器件的相关信息？器件的不同封装形式又有什么讲究？了解器件的命名法和封装形式有助于我们方便地使用各种集成器件。

### 2.3.1 数字集成器件的命名

数字集成电路的型号组成一般由前缀、编号、后缀 3 大部分组成，前缀代表制造厂商，编号包括产品系列号、器件系列号，后缀一般表示温度等级、封装形式等。表 2-1 所示为 TTL74 系列数字集成电路型号的组成及符号的意义。表 2.2 所示为 4000 系列 CMOS 器件型号的组成及符号的意义。

表 2.1 TTL74 系列数字集成电路型号的组成及符号的意义

第1部分	第2部分		第3部分		第4部分		第5部分	
前缀	产品系列		器件类型		器件功能		器件封装形式、温度范围	
	符号	意义	符号	意义	符号	意义	符号	意义
代表制造 厂商	54	军用电路 -55 ~ +125°C		标准电路	阿 拉 伯 数 字	器 件 功 能	W	陶瓷扁平
			H	高速电路			B	塑封扁平
			S	肖特基电路			F	全密封扁平
代表制造 厂商	74	民用 通用电路	LS	低功耗肖特基电路			D	陶瓷双列直插
			ALS	先进低功耗 肖特基电路			P	塑封双列直插
			AS	先进肖特基电路				

举例说明如下。

CT 74 LS 00 P  
 ① ② ③ ④ ⑤

- ① 制造厂商，CT：国产 TTL 电路。
- ② 产品系列：74 系列。
- ③ 器件系列：低功耗肖特基 74TTL 电路系列。
- ④ 器件种类：四 2 输入与非门。

表 2.2 4000 系列 CMOS 器件型号的组成及符号意义

第 1 部分		第 2 部分		第 3 部分		第 4 部分	
型号前缀的意义		器件系列		器件种类		工作温度范围、封装形式	
代表制造厂商		符号	意义	符号	意义	符号	意义
CD	美国无线电公司产品	40 45	产品 系列号	阿拉伯 数 字	器 件 功 能	C	00°C~70°C
CC	中国制造					E	-40°C~85°C
TC	日本东芝公司产品					R	-55°C~85°C
MC1	摩托罗拉公司产品					M	-55°C~125°C

⑤ 封装形式 P：塑料双列直插式封装。

CT74LS00P 为国产的（采用塑料双列直插式封装）TTL 四 2 输入与非门。

同一型号的集成电路原理相同，通常又冠以不同的前缀、后缀，前缀代表制造商（有部分型号省略了前缀）；后缀代表器件工作温度范围或封装形式。由于制造厂商繁多，加之同一型号又分为不同的等级。因此，同一功能、型号的 IC 其名称的书写形式多样，如和 CT54161/CT74161 具有相同功能的计数器芯片还有：CT54LS161/CT74LS161、CC40161。

### 2.3.2 数字集成器件的封装形式

经常听到说芯片采用什么封装方式。对于各种各样不同功能的芯片，它们又是采用何种封装形式呢？并且这些封装形式又有什么样的技术特点以及优越性呢？下面将介绍芯片封装形式的特点。

#### 1. 双列直插式封装 (DIP)

绝大多数中小规模集成电路均采用双列直插式封装 (Dual In-line Package, DIP)。这种封装形式，其引脚数一般不超过 100 个。采用 DIP 的芯片，需要插入到具有 DIP 结构的芯片插座上，也可以直接插入焊接在印制电路板 (printed-circuit board, PCB) 上。DIP 的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。一般教学中所用的 74 系列器件多选用双列直插式封装。图 2.3 所示为双列直插式封装的正面示意图。




图 2.3 双列直插式封装的正面示意图

双列直插式封装具有以下特点。

① 适合在 PCB (印制电路板) 上穿孔焊接, 操作方便。

② 芯片面积与封装面积之间的比值较大, 故体积也较大。

## 2. 方形扁平式封装 (QFP) 和塑料扁平组件式封装 (PFP)

方形扁平式封装 (Plastic Quad Flat Package, QFP) 的芯片引脚之间距离很小, 管脚很细, 一般大规模或超大型集成电路都采用这种封装形式, 其引脚数一般在 100 个以上。用这种形式封装的芯片必须采用表面贴装器件技术 (Surface Mounted Devices, SMD) 将芯片与主板焊接起来。采用 SMD 安装的芯片不必在主板上打孔, 一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点, 即可实现与主板的焊接。用这种方法焊上去的芯片, 如果不用专用工具是很难拆卸下来的。

塑料扁平组件式封装 (Plastic Flat Package, PFP) 的芯片与 QFP 的芯片基本相同。唯一的区别是 QFP 一般为正方形, 而 PFP 既可以是正方形, 也可以是长方形。

QFP/PFP 具有以下特点。

① 适合采用表面贴装器件技术 (SMD) 在 PCB 上安装布线。

② 适合高频使用。

③ 操作方便, 可靠性高。

④ 芯片面积与封装面积之间的比值较小。

## 3. 插针网格阵列封装 (PGA)

插针网格阵列封装 (Pin Grid Array, PGA) 形式在芯片的内外有多个方阵形的插针, 每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少, 可以围成 2~5 圈。安装时, 将芯片插入专门的 PGA 插座。为使 CPU 能够更方便地安装和拆卸, 从 486 芯片开始, 出现一种名为 ZIF 的 CPU 插座, 专门用来满足 PGA 的 CPU 在安装和拆卸上的要求。

PGA 具有以下特点。

① 插拔操作更方便, 可靠性高。

② 可适应更高的频率。Intel 系列 CPU 中, 80486 和 Pentium、Pentium Pro 均采用这种封装形式。

## 4. 球栅阵列封装 (BGA)

随着集成电路技术的发展, 对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性, 当 IC 的频率超过 100MHz 时, 传统封装方式可能会产生所谓的“CrossTalk”现象, 而且当 IC 的管脚数大于 208 Pin 时, 传统的封装方式有其困难度。因此, 除使用 QFP 方式外, 现今大多数的高脚数芯片 (如图形芯片与芯片组等) 皆转而使用球栅阵列封装技术。BGA 一出现便成为 CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。

BGA 具有以下特点。

① I/O 引脚数虽然增多, 但引脚之间的距离远大于 QFP 方式, 提高了成品率。

② 虽然 BGA 的功耗增加, 但由于采用的是可控塌陷芯片法焊接, 从而可以改善电热性能。

③ 信号传输延迟小, 适应频率大大提高。

④ 组装可用共面焊接, 可靠性大大提高。

## 5. 芯片尺寸封装 (CSP)

随着全球电子产品个性化、轻巧化的需求蔚为风潮, 封装技术已进步到芯片尺寸封装 (Chip Size Package, CSP)。它减小了芯片封装外形的尺寸, 做到裸芯片尺寸有多大, 封装尺寸就有多大。即封装后的 IC 尺寸边长不大于芯片的 1.2 倍, IC 面积只比晶粒 (Die) 大不超过 1.4 倍。