



普通高等教育电气信息类规划教材



免费电子教案下载

www.cmpedu.com

EDA 技术与应用

孙志雄 谢海霞 杨伟 郑心武 编著



机械工业出版社
CHINA MACHINE PRESS

013031779

TN702-43

101

普通高等教育电气信息类规划教材

EDA 技术与应用

孙志雄 谢海霞 杨伟 郑心武 编著



TN702-43



101

机械工业出版社



北航

C1636561

随着 EDA 技术的发展和应用领域的扩大，EDA 技术在电子信息、通信、自动控制及计算机应用等领域的重要性日益突出，已成为当今世界上最先进的电子电路设计技术。本书突出理论与实践相结合的编写风格，由浅入深地介绍了可编程逻辑器件、EDA 及其应用设计技术。其主要内容包括：EDA 技术概述、EDA 工具软件、可编程逻辑器件、硬件描述语言 VHDL、EDA 技术应用和 EDA 技术实验。

本书可作为高等院校电子类、通信信息类、自动化类、计算机类专业的教材，也可作为广大工程技术人员的参考书。

本书配套授课电子课件，需要的教师可登录 www.cmpedu.com 免费注册、审核通过后下载，或联系编辑索取（QQ：2399929378，电话：010 - 88379750）。

图书在版编目(CIP)数据

EDA 技术与应用/孙志雄等编著. —北京：机械工业出版社，2013.3
普通高等教育电气信息类规划教材
ISBN 978 - 7 - 111 - 41567 - 1

I. ①E… II. ①孙… III. ①电子电路－电路设计－计算机辅助设计－高等学校－教材 IV. ①TN702

中国版本图书馆 CIP 数据核字（2013）第 033269 号

机械工业出版社(北京市百万庄大街 22 号 邮政编码 100037)
策划编辑：时 静
责任编辑：时 静 王寅生
责任印制：张 楠
北京圣夫亚美印刷有限公司印刷
2013 年 3 月第 1 版 · 第 1 次印刷
184mm × 260mm · 14.25 印张 · 351 千字
0001—3500 册
标准书号：ISBN 978 - 7 - 111 - 41567 - 1
定价：30.00 元

凡购本书，如有缺页、倒页、脱页，由本社发行部调换

电话服务	网络服务
社服务中心 : (010)88361066	教材网 : http://www.cmpedu.com
销售一部 : (010)68326294	机工官网 : http://www.cmpbook.com
销售二部 : (010)88379649	机工官博 : http://weibo.com/cmp1952
读者购书热线 : (010)88379203	封面无防伪标均为盗版

前　　言

EDA 是电子设计自动化（Electronic Design Automation）的英文缩写，是 20 世纪 90 年代初发展起来的计算机软件、硬件和微电子交叉的现代电子学科，是现代电子工程领域的一门新技术。它是以可编程逻辑器件（PLD）为物质基础，以计算机为工作平台，以 EDA 工具软件为开发环境，以硬件描述语言（HDL）作为电子系统功能描述的主要方式，以电子系统设计为应用方向的电子产品自动化设计过程。

随着电子技术的飞速发展，现代电子产品几乎渗透到了社会的各个领域。现代电子产品的性能进一步提高，产品更新换代的节奏也越来越快。而且现代电子产品还正朝着功能多样化、体积小型化、功耗最低化的方向迅速发展。所有这些，都离不开 EDA 技术的有力支持。已有专家指出，现代电子设计技术的发展，主要体现在 EDA 工程领域。EDA 是电子产品开发研制的动力源和加速器，是现代电子设计的核心。

本书是在作者多年从事 EDA 教学的基础上编写而成的，也是“EDA 技术与应用”精品课程的教学成果。在内容的安排和取舍上，既考虑了 EDA 技术本身的系统性和完整性，又考虑了 EDA 技术教学的可操作性，尽量做到理论与实践的有机结合。此外，由于 EDA 是一门实践性很强的技术，故本书特别注重对学生实践应用能力的培养。

本书共 6 章，第 1 章为 EDA 技术概述，介绍了 EDA 技术的概念，EDA 技术的优势，硬件描述语言，EDA 开发工具，EDA 工程设计流程，EDA 技术的发展趋势。

第 2 章为 EDA 工具软件，介绍了 EDA 工具软件的使用方法。读者在具有数字逻辑电路知识的基础上，通过本章的学习，即可通过 Quartus II 软件的原理图输入法，初步掌握 EDA 软件的使用方法，实现电路设计。

第 3 章为可编程逻辑器件，以超大规模可编程逻辑器件的主流器件 FPGA 和 CPLD 为主要对象，详细介绍了 PLD 的发展过程、种类及分类方法，常用 FPGA 和 CPLD 的系列、品种、性能指标、标识，典型大规模可编程逻辑器件的基本结构及编程与配置。

第 4 章为硬件描述语言 VHDL，介绍了 VHDL 程序的基本结构，语言要素，各种顺序语句、并行语句，并以最基础、最常用的数字逻辑电路作为 VHDL 工程设计的基础。

第 5 章为 EDA 技术应用，通过 VHDL 实现设计实例，进一步介绍 EDA 技术在组合逻辑、时序逻辑电路设计以及在通信、自动控制等技术领域的综合应用。

第 6 章为 EDA 技术实验，介绍了 EDA 技术有关的实验内容，包括 EDA 基础实验和 EDA 综合设计实验。

由于软件的原因，本书的逻辑符号并未使用国标符号，具体的逻辑符号对照表附于书后附录 B，供读者参考。

本书由孙志雄主编，并对全书进行整理和统稿。第2章和第6.2节由孙志雄编写；第5章和第4.4、4.5节由谢海霞编写；第1章和第6.1节由杨伟编写；第3章和第4.1、4.2、4.3节由郑心武编写。本书在编写过程中，参考了许多学者和专家的著作及研究成果，在此谨向他们表示诚挚的谢意。

由于本书作者水平有限，书中难免存在错漏和不足之处，敬请读者批评指正。

编 者



高等院校精品课程系列教材

电路原理（第2版）

书号：34512 定价：49.00 元

作者：陈晓平 配套资源：电子教案

获奖情况：国家精品课程、省级精品教材

推荐简言：本书是根据教育部电子电气基础课程教学指导委员会制订的高等工业学校电路课程教学的基本要求，并充分考虑各院校新的教学计划及现代科技发展趋势，为电子电气信息类各专业学生编写的教材。配有《电路原理学习指导与习题全解》、《电路原理习题库与题解》。

模拟电子电路原理与设计基础

书号：34392 定价：42.00 元

作者：刘祖刚 配套资源：电子教案

获奖情况：省级精品课程配套教材。

推荐简言：本书着重讲解模拟电子电路的工作原理、分析方法，各章对一些基本电路的设计作了必要的讨论。通过本书的学习，读者不仅能较好地理解和掌握模拟电子电路的工作原理和分析方法，而且还能根据实际要求初步设计一些实用的模拟电子电路。

自动控制原理

书号：31071 定价：36.00 元

作者：潘丰 配套资源：电子教案

获奖情况：江苏省高等教育质量工程建设精品教材

推荐简言：本书以经典控制理论为主，较系统地介绍了自动控制理论的基本内容，着重于基本概念、基本理论、基本的分析和设计方法。为适应不同专业和不同层次教学的需要，各章所述的基本分析方法尽可能做到相对独立，以便灵活选择。

单片机原理及控制技术

书号：29900 定价：36.00 元

作者：王君 配套资源：电子教案

推荐简言：本书着重介绍计算机控制系统的组成，单片微型计算机的结构，软硬件系统，基本控制算法及在工业控制中的应用技术。以单片机控制系统为例，介绍微机控制系统的结构、组成、算法；讲述基于MCS-51系列单片机的结构及工作原理、指令系统及程序设计（包括C51程序设计）、中断系统及定时/计数器、串行通信、系统扩展技术等内容。

单片机原理与应用——基于 Proteus 虚拟仿真技术

书号：31033 定价：43.00 元

作者：徐爱钧 配套资源：电子教案、光盘

推荐简言：省级精品课程配套教材。本书以Proteus虚拟仿真技术为基础阐述8051单片机原理与应用，对8051单片机基本结构、中断系统、定时器、串行口等功能部件的工作原理作了完整介绍。给出了大量在Proteus集成环境ISIS中绘制的原理电路图、汇编语言和C语言应用程序范例，所有范例均在Proteus软件平台上调试通过，可以直按运行。

信号与系统——信号分析与处理（上册）

书号：26030 定价：22.00 元

作者：程耕国 配套资源：电子教案

推荐简言：省级精品课程配套教材。本书是根据当前信息和电子技术的发展，结合高校教学改革的形势和要求，综合近十年来的教学实践，整合原“信号与系统”和“数字信号处理”两门课程的教学内容精心编写而成的。上册讲述信号分析与处理。



北航

C1636561

目 录

前言

第1章 EDA技术概述	1
1.1 EDA技术的概念	1
1.2 EDA技术的优势	2
1.3 硬件描述语言	3
1.4 EDA开发工具	4
1.4.1 软件开发工具	4
1.4.2 可编程逻辑器件	6
1.4.3 实验开发系统	6
1.5 EDA工程设计流程	7
1.5.1 设计准备	7
1.5.2 设计输入	7
1.5.3 设计处理	8
1.5.4 设计校验	9
1.5.5 器件编程	9
1.5.6 器件测试和设计验证	9
1.6 EDA技术的发展趋势	10
1.6.1 可编程逻辑器件的发展趋势	10
1.6.2 开发工具的发展趋势	11
1.6.3 系统描述方式的发展趋势	11
习题	12
第2章 EDA工具软件	13
2.1 Quartus II简介	13
2.2 Quartus II的原理图输入设计法	13
2.2.1 建立设计工程	14
2.2.2 设计项目的编译	16
2.2.3 生成元件符号	18
2.2.4 设计项目的仿真	18
2.2.5 编程下载设计文件	22
2.2.6 设计电路硬件调试	26
2.3 层次化设计方法	26
2.4 MAX+plus II老式宏函数的应用	28

2.5 Quartus II 强函数的应用	30
习题	39
第3章 可编程逻辑器件	40
3.1 可编程逻辑器件简介	40
3.1.1 可编程逻辑器件的发展历程	40
3.1.2 可编程逻辑器件的分类	42
3.2 简单 PLD 原理	43
3.2.1 PROM 结构原理	44
3.2.2 PLA 结构原理	44
3.2.3 PAL 结构原理	45
3.2.4 GAL 结构原理	45
3.3 复杂可编程逻辑器件 (CPLD)	46
3.3.1 CPLD 基本结构	46
3.3.2 CPLD 工作原理	51
3.4 现场可编程门阵列 (FPGA)	54
3.4.1 FPGA 基本结构	54
3.4.2 FPGA 工作原理	57
3.5 编程与配置	60
3.5.1 JTAG 方式的在系统编程	60
3.5.2 使用 PC 并口配置 FPGA	61
3.5.3 FPGA 专用配置芯片	61
习题	62
第4章 硬件描述语言 VHDL	63
4.1 VHDL 简介	63
4.1.1 VHDL 发展概况	63
4.1.2 VHDL 的特点	63
4.2 VHDL 程序基本结构	64
4.2.1 VHDL 程序框架	64
4.2.2 库和程序包	64
4.2.3 实体	67
4.2.4 结构体	69
4.2.5 配置	69
4.2.6 VHDL 设计实例	70
4.3 VHDL 要素	73
4.3.1 VHDL 文字规则	73
4.3.2 VHDL 数据对象	74
4.3.3 VHDL 数据类型	76
4.3.4 VHDL 的预定义数据类型	77
4.3.5 IEEE 预定义的标准逻辑位和矢量	78

4.3.6 用户自定义的预定义数据类型	79
4.3.7 VHDL 操作符	79
4.4 VHDL 顺序语句	81
4.4.1 赋值语句	81
4.4.2 转向控制语句	82
4.4.3 等待 (WAIT) 语句	90
4.4.4 断言 (ASSERT) 语句	91
4.4.5 空操作 (NULL) 语句	92
4.5 VHDL 并行语句	92
4.5.1 进程语句	93
4.5.2 块语句	97
4.5.3 并行信号赋值语句	99
4.5.4 元件例化语句	101
4.5.5 生成语句	103
4.5.6 子程序和并行过程调用语句	104
习题	108
第5章 EDA 技术应用	110
5.1 组合逻辑电路的设计	110
5.1.1 门电路的设计	110
5.1.2 编码器的设计	111
5.1.3 译码器的设计	112
5.1.4 数据选择器的设计	117
5.1.5 数值比较器的设计	118
5.1.6 运算电路的设计	119
5.2 时序逻辑电路的设计	121
5.2.1 触发器的设计	121
5.2.2 锁存器的设计	123
5.2.3 寄存器和移位寄存器的设计	125
5.2.4 计数器的设计	127
5.3 存储器的设计	130
5.3.1 只读存储器的设计	130
5.3.2 随机存储器的设计	131
5.4 EDA 技术的设计实例	132
5.4.1 交通灯的设计	132
5.4.2 正弦信号发生器的设计	140
5.4.3 QPSK 直接序列扩频调制器的设计	146
5.4.4 序列检测器的设计	157
习题	159
第6章 EDA 技术实验	161

6.1 EDA 基础实验	161
实验 1 EDA 软件的熟悉与使用	161
实验 2 1 位半加器的设计	161
实验 3 1 位全加器的设计	172
实验 4 译码器实验	173
实验 5 基于 LPM_ROM 的九九乘法器	176
实验 6 数据选择器的 VHDL 设计	177
实验 7 触发器实验	178
6.2 EDA 综合设计实验	181
实验 8 数码管显示控制实验	181
实验 9 计数器实验	183
实验 10 计数、译码和显示电路设计	185
实验 11 2 位十进制数字频率计	188
实验 12 序列信号发生器	192
实验 13 8 位硬件加法器	194
实验 14 D – A 接口电路与波形发生器设计	195
实验 15 数字钟的设计	197
附录	208
附录 A ZY11EDA13BE 型 EDA 技术实验箱简介	208
A.1 概述	208
A.2 ZY11EDA13BE 型 EDA 技术实验箱的各功能模块	209
A.3 适配板与扩展板实验开发说明	212
附录 B 逻辑符号对照表	218
参考文献	219

第1章 EDA技术概述

本章概括地阐述了 EDA 技术的概念、EDA 技术的优势、硬件描述语言、EDA 开发工具、EDA 工程设计流程以及 EDA 技术的发展趋势。

1.1 EDA 技术的概念

电子设计的必由之路是数字化，这已成为共识。在数字化的道路上，电子技术经历了一系列重大的变革。从应用小规模集成电路构成电路系统，到广泛地应用微控制器或单片机（MCU），在电子系统设计上发生了具有里程碑意义的飞跃。电子产品正在以前所未有的速度进行着革新，主要表现在大规模可编程逻辑器件的广泛应用。随着大规模集成电路技术和计算机技术的不断发展，在涉及通信、国防、航天、医学、工业自动化、计算机应用、仪器仪表等领域的电子系统设计工作中，EDA 技术的含量正以惊人的速度上升，电子类的高新技术项目的开发也日益依赖于 EDA 技术的应用。即使是普通电子产品的开发，EDA 技术常常使一些原来的技术瓶颈得以轻松突破，从而使产品的开发周期大为缩短、性价比大幅提高。不言而喻，EDA 技术将迅速成为电子设计领域中极其重要的组成部分。

EDA (Electronic Design Automation) 是从 CAD (计算机辅助设计)、CAM (计算机辅助制造)、CAT (计算机辅助测试)、CAE (计算机辅助工程) 的概念发展而来的。EDA 技术是一门迅速发展的新技术，涉及面广、内容丰富，由于对其理解各异，目前人们尚无统一的看法。EDA 技术有狭义的 EDA 技术和广义的 EDA 技术之分。狭义的 EDA 技术是指以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术，称为 IES/ASIC 自动设计技术。广义的 EDA 技术，除了狭义的 EDA 技术外，还包括计算机辅助分析 CAA 技术（如 PSPICE、EWB、MATLAB 等），印制电路板计算机辅助设计 PCB – CAD 技术（如 Protel、OrCAD 等）。在广义的 EDA 技术中，CAA 技术和 PCB – CAD 技术不具备逻辑综合和逻辑适配的功能，因此，它并不能称为真正意义上的 EDA 技术。故笔者认为将广义的 EDA 技术称为现代电子设计技术更为合适。

本书所要讲述的 EDA 技术是指电子设计自动化技术，是面向电子设计工程师的，它是 EDA 工程狭义的定义范围。利用 EDA 技术进行电子系统的设计，具有以下几个特点：

- 用软件的方式设计硬件。
- 用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成的。
- 设计过程中可用有关软件进行各种仿真。

- 系统可现场编程，在线升级。
- 整个系统可集成在一个芯片上，体积小、功耗低、可靠性高。
- 从以前的“组合设计”转向真正的“自由设计”。
- 移植性好，效率高。
- 非常适合分工设计，团体协作。

1.2 EDA 技术的优势

EDA 技术代表了当今电子设计技术的最新发展方向，利用 EDA 工具，电子设计人员可以从概念、算法、协议等开始设计电子系统，大批工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计全部过程在计算机上处理完成。设计者采用的设计方法是一种高层次的“自上而下”的全新设计方法，这种设计方法首先从系统设计入手，在顶层进行功能框图的划分和结构设计。在框图一级进行仿真、纠错并用硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证。然后，用综合优化工具生成具体门电路的网络表，其对应的物理实现级可以是专用集成电路（ASIC）。

设计者的工作仅限于利用软件的方法，即利用硬件描述语言和 EDA 软件来完成对系统硬件功能的实现。由于设计的重要仿真和调试过程是在高层次上完成的，这既有利于早期发现结构设计上的毛病，避免设计工作过程的浪费，又减少了逻辑功能仿真的工作量，提高了设计的一次性成功率。由于现代电子产品的复杂度和集成度的日益进步，一般的中小规模集成电路组合已不能满足要求，电路设计逐步从中小规模芯片转为大规模、超大规模芯片，具有高速度、高集成度、低功耗的可编程 IC 器件已蓬勃发展起来。在 EDA 技术中所用的大规模、超大规模芯片被称为可编程 ASIC 芯片，这些可编程逻辑器件自 20 世纪 70 年代以来，经历了 PROM、PLA、PAL、GAL、CPLD、FPGA 几个发展阶段，其中 CPLD（复杂可编程逻辑器件）/FPGA（现场可编程门阵列）的高密度可编程逻辑器件，目前集成度已高达 200 万门/片以上，它将掩模 ASIC 集成度高的优点和可编程逻辑器件设计生产方便的特点结合在一起，非常适于样品研制或小批量产品开发，使产品能以最快的速度上市，而当市场扩大时，它可以很轻易地转由掩模 ASIC 实现，因此开发风险也大为降低。可以说 FPGA 器件，已成为现代高层次电子设计方法的实现载体。

硬件描述语言（HDL）是 EDA 技术的重要组成部分，是 EDA 设计开发中的很重要的表达手段。VHDL 是超高速集成电路硬件描述语言，作为电子设计主流硬件的描述语言，它具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，从而大大简化了硬件设计任务，进一步提高了设计的可靠性。用 VHDL 进行电子系统设计的一个很大的优点是设计者可以专心致力于其功能的实现，而不需要对不影响功能的和工艺有关的因素耗费过多的时间和精力。

在教学和科研方面，利用电路仿真工具进行电路设计和仿真；利用虚拟仪器进行产品调试；将 FPGA 器件的开发利用到仪器设备中。例如，在 CDMA 无线通信系统中，所有移动手机和无线基站都工作在相同的频谱，为区别不同的呼叫，每个手机有一个唯一的码序列，CDMA 基站必须能判别这些不同的码序列才能分辨出不同的传呼进程，这一判别是通过匹配滤波器的输出显示在输入数据流中探调到特定的码序列。FPGA 能提供良好的滤波器设计，

而且能完成 DSP 高级数据处理功能，因而 FPGA 在现代通信领域方面获得广泛应用。在产品设计和制作方面，从高性能的微处理器、数字信号处理器直到各种电气电路等，EDA 技术应用于前期的计算机模拟仿真、产品调试，可以说 EDA 技术已经成为电子工业领域不可缺少的技术支撑。

随着半导体技术、集成技术和计算机技术的迅猛发展，电子系统的设计方法和设计手段都产生了很大的变更。可以说 EDA 技术是电子设计领域的一场革命。传统的“固定功能集成块加连线”的设计方法正逐步地退出历史舞台，而基于芯片的设计方法正成为现代电子系统设计的主流。作为高等院校有关专业的学生和电子工程师了解和掌握这一先进技术势在必行，这不仅是提高设计效率的需要，更是时代发展的需求，只有掌握了 EDA 技术才有能力参与世界电子工业市场的竞争，才能生存和发展。随着科技的进步，电子产品的更新日新月异，EDA 技术作为电子产品开发研制的源动力，已成为现代电子设计技术的核心。

1.3 硬件描述语言

硬件描述语言是利用 EDA 技术进行电子系统设计的主要表达手段，常用硬件描述语言有 VHDL、Verilog HDL 和 ABEL。VHDL 起源于美国国防部的 VHSIC，Verilog HDL 起源于集成电路的设计，ABEL 则来源于可编程逻辑器件的设计。下面从使用方面将三者进行对比。

(1) 逻辑描述层次

一般的硬件描述语言可以在三个层次上进行电路描述，其层次由高到低依次可分为行为级、RTL 级和门电路级。VHDL 是一种高级描述语言，适用于行为级和 RTL 级的描述，最适于描述电路的行为；Verilog HDL 和 ABEL 是一种较低级的描述语言，适用于 RTL 级和门电路级的描述，最适于描述门级电路。

(2) 设计要求

VHDL 进行电子系统设计时可以不了解电路的结构细节，设计者所做的工作较少；Verilog HDL 和 ABEL 进行电子系统设计时需了解电路的结构细节，设计者需做大量的工作。

(3) 综合过程

任何一种语言源程序，最终都要转换成门电路级才能被布线器或适配器所接受。因此，VHDL 源程序的综合通常要经过行为级→RTL 级→门电路级的转化，VHDL 几乎不能直接控制门电路的生成。而 Verilog HDL 和 ABEL 源程序的综合过程要稍简单，即经过 RTL 级→门电路级的转化，易于控制电路资源。

(4) 对综合器的要求

VHDL 层次较高，不易控制底层电路，因而对综合器的性能要求较高，Verilog HDL 和 ABEL 对综合器的性能要求较低。

(5) 支持的 EDA 工具

支持 VHDL 和 Verilog HDL 的 EDA 工具很多，有不少 EDA 软件支持 ABEL - HDL，但提供 ABEL - HDL 综合器的 EDA 公司仅 Data I/O 一家。

(6) 国际化程度

VHDL 和 Verilog HDL 已成为 IEEE 标准，而 ABEL 正朝国际化标准努力。有专家认为，

在新世纪中，VHDL 与 Verilog HDL 将承担几乎全部的数字系统设计任务。

1.4 EDA 开发工具

软件开发工具是利用 EDA 技术进行电子系统设计的智能化的自动化设计工具，可编程逻辑器件是利用 EDA 技术进行电子系统设计的载体，实验开发系统则是利用 EDA 技术进行电子系统设计的下载工具及硬件验证工具。

1.4.1 软件开发工具

1. 主流厂家的 EDA 软件工具

目前比较流行的、主流厂家的 EDA 的软件工具有 Altera 的 MAX + plus II、Quartus II, Lattice 的 ispEXPERT、Xilinx 的 Foundation Series、ISE/ISE – WebPACK Series。这些软件的基本功能相同，主要差别在于：① 面向的目标器件不一样；② 性能各有优劣。

(1) MAX + plus II

MAX + plus II 是 Altera 公司推出的一个使用非常广泛的 EDA 软件工具，它支持原理图、VHDL 和 Verilog HDL 文本文件以及以波形与 EDIF 等格式的文件作为设计输入，并支持这些文件的任意混合设计。它具有门级仿真器，可以进行功能仿真和时序仿真，能够产生精确的仿真结果。在适配之后，MAX + plus II 生成供时序仿真用的 EDIF、VHDL 和 Verilog HDL 这三种不同格式的网表文件。它界面友好，使用便捷，被誉为业界最易学易用的 EDA 的软件，并支持主流的第三方 EDA 工具，支持除 APEX20K 系列之外的所有 Altera 公司的 FPGA/CPLD 大规模逻辑器件。

(2) Quartus II

Quartus II 是 Altera 公司的新近推出的 EDA 软件工具，其设计工具完全支持 VHDL、Verilog HDL 的设计流程，其内部嵌有 VHDL、Verilog HDL 逻辑综合器。与第三方的综合工具，如 Leonardo Spectrum、Synplify Pro、FPGA Compiler II 有着更好的综合效果，因此，通常建议使用这些工具来完成 VHDL/Verilog HDL 源程序的综合。Quartus II 可以直接调用这些第三方工具。同样，Quartus II 具备仿真功能，但也支持第三方的仿真工具，如 ModelSim。此外，Quartus II 为 Altera DSP 开发包进行系统模型设计提供了集成综合环境，它与 MATLAB 和 DSP Builder 结合可以进行基于 FPGA 的 DSP 系统开发，是 DSP 硬件系统实现的关键 EDA 工具。Quartus II 还可与 SOPC Builder 结合，实现 SOPC 系统开发。

(3) ispEXPERT

ispEXPERT System 是 ispEXPERT 的主要集成环境。通过它可以进行 VHDL、Verilog 及 ABEL 的设计输入、综合、适配、仿真和在系统下载。ispEXPERT System 是目前流行的 EDA 软件中最容易掌握的设计工具之一，它界面友好，操作方便，功能强大，并与第三方 EDA 工具兼容良好。

(4) Foundation Series

它是 Xilinx 公司集成开发的 EDA 工具。它采用自动化的、完整的集成设计环境。Foundation 项目管理器集成了 Xilinx 实现工具，并包含了强大的 Synopsys FPGA Express 综合系统，是业界最强大的 EDA 设计工具之一。

(5) ISE/ISE – WebPACK Series

它是 Xilinx 公司新近推出的全球性能最高的 EDA 集成软件开发环境 (Integrated Software Environment, ISE)。Xilinx ISE 6.1i 操作简易方便，其提供的各种最新改良功能能解决以往各种设计上的瓶颈，加快了设计与检验的流程，如 Project Navigator (先进的设计流程导向专业管理程式) 让顾客能在同一设计工程中使用 Synplify 与 Xilinx 的合成工具，混合使用 VHDL 及 Verilog HDL 源程序，让设计人员能使用固有的 IP 与 HDL 设计资源达到最佳的结果。使用者也可链接与启动 Xilinx 的 Embedded Design Kit (EDK) XPS 专用管理器，以及使用新增的 Automatic Web Update 功能来监视软件的更新状况向使用者发送通知，让使用者进行下载更新档案，以令其 ISE 的设定维持最佳状态。ISE 6.1i 版提供各种独特的高速设计功能，如新增的时序限制设定。先进的引脚锁定与空间配置编辑器 (Pinout and Area Constraints Editor, PACE) 提供操作简易的图形化界面针脚配置与管理功能。经过大幅改良后，ISE 6.1i 加入 CPLD 的支持能力。Xilinx 被业界公认为在半导体器件与软件范畴上拥有领导优势，加速业界从 ASIC 转移至 FPGA 技术。新版套装软件配合 Xilinx 主打产品 Virtex - II Pro FPGA 后，能为业界提供成本最低的设计解决方案，其表现效能较其他领导竞争产品高出 31%，而逻辑资源使用率则高出 15%，让 Xilinx 的顾客享有比其他高密度 FPGA 多出 60% 的价格优势。ISE 6.1i 支持所有 Xilinx 尖端产品系列，其中包括 Virtex - II Pro 系列 FPGA、Spartan - 3 系列 FPGA 和 CoolRunner - II CPLD。各版本的 ISE 软件皆支持 Windows 2000、Windows XP 操作系统。

2. 第三方 EDA 工具

在基于 EDA 技术的实际开发设计中，由于所选用的 EDA 工具软件的某些性能受局限或不够好，为使自己的设计整体性能最佳，往往需要使用第三方工具。业界最流行的第三方 EDA 工具有逻辑综合性能最好的 Synplify 和仿真功能最强大的 ModelSim。

(1) Synplify

它是 Synplify 公司（该公司现在是 Cadence 的子公司）的著名产品，它是一个逻辑综合性能最好的 FPGA 和 CPLD 的逻辑综合工具。它支持工业标准的 Verilog HDL 和 VHDL，能以很高的效率将它们的文本文件转换为高性能的面向流行器件的设计网表；它在综合后还可以生成 VHDL 和 Verilog HDL 仿真网表，以便对原设计进行功能仿真；它具有符号化的 FSM 编译器，以实现高级的状态机转化，并有一个内置的语言敏感的编辑器；它的编辑窗口可以在 HDL 源文件高亮显示综合后的错误，以便能够迅速定位和纠正所出现的问题；它具有图形调试功能，在编译和综合后可以以图形方式 (RTL 图、Technology 图) 观察结果；它具有将 VHDL 文件转换成 RTL 图形的功能，这十分有利于 VHDL 的速成学习；它能够生成针对以下公司器件的网表：Actel、Altera、Lattice、Lucent、Philips、Quicklogic、Vantis (Amd) 和 Xilinx；它支持 IEEE 1076—1993 标准和 IEEE 1364—1995 标准。

(2) ModelSim

它是 Model Technology 公司（该公司现在是 Mentor Graphics 的子公司）的著名产品，支持 VHDL 和 Verilog HDL 的混合仿真。使用它可以进行三个层次的仿真，即 RTL (寄存器传输层次)、Functional (功能) 级和 Gate - Level (门级)。RTL 级仿真仅验证设计的功能，没有时序信息；功能级是经过综合器逻辑综合后，针对特定目标器件生成的 VHDL 网表进行仿真；而门级仿真则是经过布线器、适配器后，对生成的门级 VHDL 网表进行的仿真，此时，

在 VHDL 网表中含有精确的时序延迟信息，因而可以得到与硬件相对应的时序仿真结果。ModelSim VHDL 支持 IEEE 1076—1987 和 IEEE 1076—1993 标准。ModelSim Verilog 基于 IEEE 1364—1995 标准，在此基础上针对 Open Verilog 标准进行了扩展。此外，ModelSim 支持 SDF1.0、2.0 和 2.1，以及 VITAL 2.2b 和 VITAL'95。

1.4.2 可编程逻辑器件

可编程逻辑器件（PLD）是一种由用户编程以实现某种逻辑功能的新型逻辑器件。FPGA 和 CPLD 分别是现场可编程门阵列和复杂可编程逻辑器件的简称，是新一代的数字逻辑器件。现在，FPGA 和 CPLD 器件的应用已十分广泛，它们将随着 EDA 技术的发展而成为电子设计领域的重要角色。高集成度、高速度和高可靠性是 FPGA/CPLD 最明显的特点，其时钟延时可小至纳秒级。结合其并行工作方式，在超高速应用领域和实时测控方面有着非常广阔的应用前景。在高可靠应用领域，如果设计得当，将不会存在类似于 MCU 的复位不可靠和 PC 可能跑飞等问题。FPGA/CPLD 的高可靠性还表现在几乎可将整个系统下载于同一芯片中，实现所谓片上系统（System On Programmable Chip, SOPC），从而大大缩小了体积，易于管理和屏蔽。

由于 FPGA/CPLD 的集成规模非常大，可利用先进的 EDA 工具进行电子系统设计和产品开发。由于开发工具的通用性，设计语言的标准化，以及设计过程几乎与所用器件的硬件结构没有关系，所以，设计成功的各类逻辑功能块软件有很好的兼容性和可移植性。它几乎可用于任何型号和规模的 FPGA/CPLD 中，从而使得产品设计效率大幅度提高，可以在很短时间内完成十分复杂的系统设计，这正是产品快速进入市场最宝贵的特征。美国 IT 公司认为，一个 ASIC 80% 的功能可用于 IP 核（Core）等现成逻辑合成。而未来大系统的 FPGA/CPLD 设计仅仅是各类再应用逻辑与 IP 核的拼装，其设计周期将更短。

与 ASIC 设计相比，FPGA/CPLD 显著的优势是开发周期短、投资风险小、产品上市速度快、市场适应能力强和硬件升级回旋余地大，而且当产品定型和产量扩大后，可将在生产中达到充分检验的 VHDL 设计迅速实现 ASIC 投产。

对于一个开发项目，究竟是选择 FPGA 还是选择 CPLD 主要看开发项目本身的需求。对于普通规模，且产量不是很大的产品项目，通常使用 CPLD 比较好。对于大规模的逻辑设计、ASIC 设计或单片系统设计，则多采用 FPGA。另外，FPGA 掉电后将丢失原有的逻辑信息，所以在实用中需要为 FPGA 芯片配置一个专用 ROM。

1.4.3 实验开发系统

实验开发系统提供芯片下载电路及 EDA 实验/开发的外围资源（类似于用于单片机开发的仿真器），以供硬件验证用。一般包括：

- ① 实验或开发所需的各类基本信号发生模块，包括时钟、脉冲、高低电平等。
- ② FPGA/CPLD 输出信息显示模块，包括数码显示、发光管显示、声响指示等。
- ③ 监控程序模块，提供“电路重构软配置”。
- ④ 目标芯片适配座以及上面的 FPGA/CPLD 目标芯片和编程下载电路。

目前，从事 EDA 实验开发系统研究的主要院校有清华大学、北京理工大学、复旦大学、西安电子科技大学、东南大学、杭州电子科技大学等。

1.5 EDA 工程设计流程

利用 EDA 技术进行电路设计的大部分工作是在 EDA 软件工作平台上进行的，EDA 设计流程如图 1-1 所示。EDA 设计流程包括设计准备、设计输入、设计处理和器件编程四个步骤，以及相应的功能仿真、时序仿真和器件测试三个设计验证过程。




图 1-1 EDA 设计流程

1.5.1 设计准备

设计准备是指设计者在进行设计之前，依据任务要求，确定系统所要完成的功能及复杂程度、器件资源的利用、成本等所要做的准备工作，如进行方案论证、系统设计和器件选择等。

1.5.2 设计输入

设计输入是指将设计的系统或电路按照 EDA 开发软件要求的某种形式表示出来，并送入计算机的过程。设计输入有多种形式，包括采用硬件描述语言（如 ABEL、VHDL 和 Verilog HDL 等）进行设计的文本输入方式、图形输入方式及波形输入方式，或者采用文本、图形两者混合的设计输入方式。也可以采用“自上而下”（Top – Down）的层次结构设计方法，将多个输入文件合并成为一个设计文件等。

1. 原理图输入方式

原理图输入方式是指利用 EDA 工具提供的图形编辑器以原理图的方式进行输入。原理图输入方式比较容易掌握，直观且方便，所画的电路原理图（请注意，这种原理图与利用 Protel 画的原理图有本质的区别）与传统的元器件连接方式完全一样，很容易被人接受，而且编辑器中有许多现成的单元器件可以利用，自己也可以根据需要设计元器件。然而原理图输入法的优点同时也是它的缺点。

- 1) 随着设计规模增大，设计的易读性迅速下降，对于图中密密麻麻的电路连线，极难