

高等职业教育规划教材·微电子技术专业系列

电子制造与封装

◎ 杜中一 主编

◎ 张欣 王永 朱清溢 副主编

<http://www.phei.com.cn>



电子工业出版社
PUBLISHING HOUSE OF ELECTRONICS INDUSTRY

高等职业教育规划教材·微电子技术专业系列

电子制造与封装

杜中一 主编

张欣 王永 朱清溢 副主编

电子工业出版社

Publishing House of Electronics Industry

北京·BEIJING

内 容 简 介

本书系统地介绍了电子产品的主要制造技术。内容包括电子制造技术概述、集成电路基础、集成电路制造技术、元器件封装工艺流程、元器件封装形式及材料、光电器件制造与封装、太阳能光伏技术、印制电路板技术以及电子组装技术。书中简要介绍了电子制造的基本理论基础,重点介绍了半导体制造工艺、电子封装与组装技术、光电技术及器件的制造与封装,系统介绍了相关制造工艺、相关材料及应用等。

本书针对高职高专的学生特点,以实用为主,够用为度为原则,系统地介绍了电子制造与封装。本书可作为微电子、电子制造、半导体、计算机与通信、光电、电子等相关专业高职高专的教材,也可作为相关专业学生的自学参考书籍使用。

未经许可,不得以任何方式复制或抄袭本书之部分或全部内容。
版权所有,侵权必究。

图书在版编目(CIP)数据

电子制造与封装/杜中一主编. —北京:电子工业出版社,2010.3
高等职业教育规划教材·微电子专业系列
ISBN 978-7-121-10460-2

I. 电… II. 杜… III. ① 电子产品-生产工艺-高等学校:技术学校-教材 ② 电子技术-封装工艺-高等学校:技术学校-教材 IV. TN05

中国版本图书馆 CIP 数据核字(2010)第 035011 号

策划编辑:王昭松

责任编辑:王昭松 特约编辑:张凯贤

印 刷:北京市天竺颖华印刷厂

装 订:三河市鑫金马印装有限公司

出版发行:电子工业出版社

北京市海淀区万寿路 173 信箱 邮编 100036

开 本:787×1092 1/16 印张:14.25 字数:364.8 千字

印 次:2010 年 3 月第 1 次印刷

印 数:4 000 册 定价:25.00 元

凡所购买电子工业出版社图书有缺损问题,请向购买书店调换。若书店售缺,请与本社发行部联系,联系及邮购电话:(010)88254888。

质量投诉请发邮件至 zllts@phei.com.cn,盗版侵权举报请发邮件至 dbqq@phei.com.cn。

服务热线:(010)88258888。

前 言

电子制造产业已经成为当今世界的先导产业,也是我国国民经济的支柱产业。随着民用电子产品的广泛普及,电子制造已经形成了非常庞大的体系,带动和促进了材料、微电子、先进制造、材料加工、装备等一大批基础产业。

由于电子制造技术涉及材料、微电子、电子、物理、化学等专业,属于交叉学科,涉及许多全新的领域,教材及参考书籍较少,适合高职高专的教材更少。很多高职高专院校都在调整相应的教学内容,迫切希望能够有一本内容新颖翔实,语言通俗易懂,深入浅出地介绍电子制造与封装技术的教材。为此,我们编写了《电子制造与封装》一书。

本书编写的主要思路是系统地介绍电子产品从硅片制造到电子产品成品的实现过程中的各种制造技术,力求反映本领域最先进的技术。内容包括电子制造技术概述、集成电路基础、集成电路制造技术、元器件封装工艺流程、元器件封装形式及材料、光电器件制造与封装、太阳能光伏技术、印制电路板技术以及电子组装技术。书中简要介绍了电子制造的基本理论基础,重点介绍了半导体制造工艺、电子封装与组装技术、光电技术及器件的制造与封装,系统介绍了相关制造工艺、相关材料及应用等。

本书由大连职业技术学院杜中一老师担任主编;济南铁道职业技术学院张欣,南京信息职业技术学院王永,四川信息职业技术学院朱清溢三位老师任副主编;无锡职业技术学院张彦芳、钱冬杰,沈阳职业技术学院赵新亚三位老师参编。全书共分为9章,其中第1、3、9章由杜中一编写;第2章的2.1节由钱冬杰编写,2.2、2.3节由张彦芳编写;第4、6、7章由王永编写;第5章的5.1、5.2、5.3、5.4、5.5节由张欣编写,5.6节由赵新亚编写;第8章由朱清溢编写。全书由杜中一负责统稿。

由于电子制造与封装技术发展迅速以及作者水平有限,书中难免有不足之处,敬请广大读者批评指正。

编 者
2010年2月

目 录

第1章 电子制造技术概述	(1)
1.1 电子制造概述	(1)
1.1.1 电子制造基本概念	(1)
1.1.2 电子制造技术的发展	(2)
1.2 电子制造过程	(4)
1.2.1 电子产品制造过程分级	(4)
1.2.2 电子制造业的技术核心	(5)
第2章 集成电路基础	(7)
2.1 半导体基础物理	(7)
2.1.1 半导体特性	(7)
2.1.2 PN结	(9)
2.1.3 晶体管的基本结构	(11)
2.2 半导体材料基础	(11)
2.2.1 晶体的结构和类型	(11)
2.2.2 晶体的缺陷	(15)
2.3 集成电路原理	(22)
2.3.1 集成电路中的器件	(22)
2.3.2 MOS模拟集成电路	(22)
2.3.3 数字集成电路	(25)
第3章 半导体制造	(27)
3.1 半导体制造工艺	(27)
3.1.1 半导体硅制备	(27)
3.1.2 晶体生长	(27)
3.1.3 硅片制造	(29)
3.1.4 氧化	(31)
3.1.5 化学气相沉积	(32)
3.1.6 金属化	(32)
3.1.7 光刻	(33)
3.1.8 掺杂	(35)
3.1.9 化学清洗	(37)
3.2 半导体制造工艺的超净环境	(38)
3.2.1 超净间	(39)
3.2.2 污染物引起的问题	(39)
3.2.3 超净间标准	(39)
3.2.4 洁净室的建设	(40)
3.2.5 洁净室的维护	(40)
第4章 元器件封装工艺流程	(41)

4.1	芯片封装工艺概述	(41)
4.2	引线键合技术	(44)
4.2.1	引线键合机理及方式	(44)
4.2.2	引线键合工艺	(45)
4.2.3	键合设备	(49)
4.2.4	键合材料	(51)
4.2.5	可靠性分析	(54)
4.3	载带自动焊技术	(57)
4.3.1	载带自动焊技术特点	(57)
4.3.2	芯片凸点	(58)
4.3.3	载带及载带凸点	(59)
4.3.4	载带自动焊工艺	(62)
4.3.5	载带自动焊技术的材料	(64)
4.4	倒装芯片技术(FC)	(64)
4.4.1	倒装芯片技术特点	(64)
4.4.2	芯片凸点及凸点制作	(66)
4.4.3	倒装芯片技术工艺	(71)
4.4.4	可靠性分析	(76)
第5章	元器件封装形式及材料	(78)
5.1	插装元器件的封装形式	(78)
5.1.1	晶体管 TO 封装	(79)
5.1.2	SIP 和 DIP 封装	(80)
5.1.3	PGA 封装	(83)
5.2	表面组装元器件概述	(84)
5.2.1	表面组装元器件的特点与优势	(84)
5.2.2	表面组装元器件分类	(85)
5.3	片式无源元件(SMC)的封装	(85)
5.3.1	电阻器	(85)
5.3.2	电容器	(87)
5.3.3	电感器	(90)
5.4	片式有源器件(SMD)的封装	(91)
5.4.1	二极管的封装	(91)
5.4.2	小外形晶体管(SOT)封装	(92)
5.4.3	小外形封装(SOP)	(93)
5.4.4	陶瓷无引脚芯片载体封装(LCCC)	(94)
5.4.5	塑料有引脚芯片载体封装(PLCC)	(95)
5.4.6	方形扁平封装(QFP)	(95)
5.4.7	方形扁平无引脚封装(QFN)	(97)
5.4.8	球栅阵列封装(BGA)	(97)
5.4.9	芯片尺寸封装(CSP)	(102)
5.5	多芯片组件(MCM)与三维封装	(105)
5.5.1	多芯片组件(MCM)	(105)
5.5.2	三维(3D)封装	(107)
5.6	封装材料	(109)
5.6.1	封装材料概述	(109)

5.6.2	金属封装材料	(109)
5.6.3	高分子封装材料	(111)
第6章	光电器件制造与封装	(113)
6.1	光电技术概述	(113)
6.1.1	光电行业概述	(113)
6.1.2	光电技术特点及发展	(114)
6.2	液晶显示器(LCD)技术	(114)
6.2.1	常用液晶显示器显示模式	(114)
6.2.2	液晶显示器主要材料	(117)
6.2.3	TN-LCD 制造工艺	(124)
6.2.4	TFT-LCD 制造工艺	(137)
6.3	等离子显示器(PDP)技术	(150)
6.4	LED 及 OLED 显示器	(155)
第7章	太阳能光伏技术	(161)
7.1	光伏材料	(161)
7.2	电池片制造工艺	(163)
7.3	电池组件及封装	(168)
7.4	光伏阵列	(172)
第8章	印制电路板技术	(175)
8.1	印制电路板概述	(175)
8.1.1	印制电路板简介	(175)
8.1.2	印制电路板对基板材料的要求	(176)
8.1.3	常见的几种基板材料	(176)
8.2	印制电路板制作工艺	(179)
8.2.1	下料	(179)
8.2.2	图形转移	(179)
8.2.3	蚀刻和抗蚀膜剥离	(180)
8.2.4	过孔	(180)
8.2.5	孔金属化	(182)
8.2.6	电镀铜	(183)
8.2.7	阻焊剂涂覆	(184)
8.2.8	电检	(184)
8.3	印制电路板的制造	(184)
8.3.1	单面板的制造	(184)
8.3.2	双面板的制造	(185)
8.3.3	多层板的制造	(186)
第9章	电子组装技术	(188)
9.1	电子组装技术概述	(188)
9.1.1	电子组装技术	(188)
9.1.2	表面组装技术 SMT	(189)
9.1.3	SMT 基本工艺流程	(189)
9.1.4	SMT 生产线构成	(191)
9.1.5	SMT 生产现场防静电要求	(192)
9.2	焊膏与焊膏印刷技术	(193)
9.2.1	焊膏	(193)

9.2.2	模板	(196)
9.2.3	焊膏印刷	(197)
9.2.4	印刷机	(199)
9.3	贴片胶涂敷技术	(204)
9.3.1	贴片胶	(204)
9.3.2	贴片胶的涂敷	(204)
9.4	贴片技术	(206)
9.4.1	贴片基本过程	(206)
9.4.2	贴片设备	(206)
9.5	波峰焊接技术	(208)
9.5.1	波峰焊接原理	(208)
9.5.2	波峰焊接设备	(209)
9.6	再流焊接技术	(210)
9.6.1	再流焊接原理	(210)
9.6.2	再流焊接设备	(211)
9.7	其他焊接技术	(212)
9.7.1	无铅焊接技术	(212)
9.7.2	选择性焊接技术	(212)
9.7.3	通孔再流焊接技术	(213)
9.7.4	免洗焊接技术	(214)
9.8	测试技术	(215)
9.8.1	测试技术概述	(215)
9.8.2	几种测试技术	(216)
9.9	清洗及返修技术	(217)
9.9.1	清洗技术	(217)
9.9.2	返修技术	(219)

第 1 章 电子制造技术概述

1.1 电子制造概述

据统计, 当今发达国家国民生产总值增长部分的 70% 与电子有关。电子工业增长速率一般为 GDP 增长速率的 3 倍, 是一个国家繁荣的核心工业。1995 年以后, 电子制造业已经超过机械制造业。近十年来电子产品的发展, 特别是个人电子产品迅速普及, 导致电子制造业已经超过任何其他的行业, 发展成为全球第一大产业。

1.1.1 电子制造基本概念

“电子制造”(Electronic Manufacture) 是一个描述电子产品从生产硅片开始到生产出电子产品的物理实现过程。简单地说, 电子制造就是以电子产品与系统作为制造对象和目标而从事的各种制造活动。电子制造涉及电子、机械、材料、物理、化学等许多学科的交叉。如图 1-1 所示是电子制造的物理实现过程。




图 1-1 电子制造的物理实现过程

电子封装指的是从电路设计的完成开始, 根据电路图, 将裸芯片、陶瓷、金属、有机物等物质制造成芯片、元件、板卡、电路板, 最终组装成电子产品的整个过程。

半导体制造指的是利用微细加工技术将各单元器件按一定的规律制作在一块微小的半导体片上进而形成半导体芯片的过程, 也称为集成电路制造。

在半导体器件制作过程中, 有前工程和后工程之分。二者以硅圆片 (wafer) 切分成晶片 (chip) 为界, 在此之前为前工程, 在此之后为后工程。

所谓前工程是从整块硅圆片入手, 经过多次重复的制膜、氧化、扩散, 包括照相制版和光刻等工序, 制成三极管、集成电路等半导体元件及电极等, 开发材料的电子功能, 以实现所要求的元器件特性。

所谓后工程是从硅圆片切分好的一个一个的小晶片入手, 进行装片、固定、键合连接、塑料灌封、引出接线端子、检查、打标等工序, 完成作为器件、部件的封装体, 以确保元器件的可靠性并便于与外电路连接。电子封装主要是在后工程中完成的。

1.1.2 电子制造技术的发展

1. 信号处理工业的诞生

信号处理工业始于由李·德·福雷斯特 (Lee De Forest) 在 1906 年发现的真空三极管。真空三极管使得收音机、电视和其他消费电子产品成为可能。它也是世界上第一台电子计算机的大脑, 这台被称为电子数字集成器和计算机 (ENIAC) 的计算机于 1947 年在宾西法尼亚的摩尔工程学院进行首次演示。

这台电子计算机和现代的计算机大相径庭。它占地约 1500 平方英尺, 重 30 吨, 工作时产生大量的热, 并需要一个小型发电站来供电, 花费了 1940 年时的 400000 美元。ENIAC 的制造用了 19000 个真空管和数千个电阻及电容器。

真空管有三个元件, 由一个栅极和两个被其栅极分开的电极在玻璃密封的空间中构成。密封空间内部为真空, 以防止元件烧毁并易于电子的移动。

真空管有两个重要的电子功能, 开关和放大。开关是指电子器件可接通和切断电流; 放大则较为复杂, 它是指电子器件可把接收到的信号放大, 并保持信号原有特征的功能。

真空管有一系列的缺点。体积大, 连接处易于变松导致真空泄漏, 易碎, 要求相对较多的电能来运行, 并且元件老化很快。基于真空管的计算机的主要缺点是由于真空管的烧毁而导致运行时间有限。

这些问题成为许多实验室寻找真空管替代品的动力。

2. 晶体管的发明

1947 年 12 月 23 日, 美国科学家巴丁博士、布莱顿博士和肖克莱博士, 在导体电路中进行用半导体晶体把声音信号放大的实验。3 位科学家惊奇地发现, 在他们发明的器件中通过的一部分微量电流, 竟然可以控制另一部分流过的大得多的电流, 因而产生了放大效应。这个器件, 就是在科技史上具有划时代意义的成果——晶体管, 如图 1-2 所示。这 3 位科学家因此共同荣获了 1956 年诺贝尔物理学奖。




图 1-2 第一个晶体管

晶体管促进并带来了“固态革命”, 进而推动了全球范围内的半导体电子工业。晶体管不但有真空管的功能, 而且具有固态 (无真空)、体积小、重量轻、耗电低并且寿命长的优

点。作为主要部件，它及时、普遍地首先在通信工具方面得到应用，并产生了巨大的经济效益。由于晶体管彻底改变了电子线路的结构，集成电路以及大规模集成电路应运而生，使得制造像高速电子计算机之类的高精密装置变成了现实。

3. 集成电路的产生

集成电路的问世是离不开晶体管技术的，没有晶体管就不会有集成电路。本质上，集成电路是最先进的晶体管——外延平面晶体制造工艺的延续。集成电路设想的提出同晶体管密切相关。

1958年12月，在美国德州仪器公司（TI）工作的杰克·基尔比（Jack Kilby）成功地作出世界上第一片集成电路，如图1-3所示。他使用一根半导体单晶硅制成了相移振荡器，这个振荡器所包含的4个元器件已不需要用金属导线相连，硅棒本身既作为电子元器件的材料，又构成使它们之间相连的通路。




图1-3 第一片集成电路

同年，另一家美国著名的仙童电子公司也宣称研制成功集成电路。由该公司赫尔尼等人所发明的一整套制作微型晶体管的新工艺——“平面工艺”被移用到集成电路的制作中，使集成电路很快从实验室研制试验阶段转入工业生产阶段。

1959年，英特尔（Intel）的创始人 Jean Hoerni 和 Robert Noyce，在 Fairchild Semiconductor 开发出一种崭新的平面科技，令人们能在硅表面铺上不同的物料来制作晶体管，在连接处铺上一层氧化物做保护。这项技术的突破取代了以往的人手焊接，而以硅取代锗使集成电路的成本大为下降，令集成电路商品化变得可行。由集成电路制成的电子仪器从此大行其道，到20世纪60年代末期，接近九成的电子仪器是以集成电路制成的。时至今日，每一枚计算机芯片中都含有过百万颗晶体管。

在基尔比的集成电路面世初期，没有人能想象到这一片微细的芯片能给社会带来多大的冲击。如果没有了集成电路的发明，今时今日许多的电子产品根本没有可能面世。集成电路衍生出整个现代计算机工业，四五十年代那些动辄用上整个房间的计算机已被现今的桌面计算机、笔记本电脑所取代；集成电路亦将通信科技重新定位，为人与人、公司与公司、国与国之间的通信提供全新的实时数据传送方法。事实上，若缺少了集成电路，人类今天可能还未能冲出地球去探索太空和登陆月球。集成电路的应用层面已达至教育、运输、生产及娱乐，可谓现今社会不可或缺的一环。

4. 工艺发展趋势及摩尔定律 (Moore's Law)

从1947年开始，半导体工业就已经呈现出在新工艺和工艺提高上的持续发展。工艺的提

高导致了具有更高集成度和可靠性的集成电路的产生，从而推动了电子工业的革命。这些工艺的改进归为两大类：工艺和结构。工艺的改进是指以更小尺寸来制造器件和电路，并使之具有更高的密度、更多的数量和更高的可靠性。结构的改进是指新器件设计上的发明使电路的性能更好，实现更佳的能耗控制和更高的可靠性。

集成电路中器件的尺寸和数量是 IC 发展的两个共同标志。器件的尺寸是以设计中最小尺寸来表示的，叫做特征图形尺寸，通常用微米来表示。1 微米为 1/10000 厘米或约为人头发的 1/100。

英特尔（Intel）公司的创始人之一戈登·摩尔（Gordon Moore）在 1964 年预测了集成电路的发展趋势，提出了集成电路的集成度会每十八个月翻一番，即单个芯片上晶体管的数目每十八个月翻一番，这个预言后来成为著名的摩尔定律并被证明十分准确。

摩尔分析了集成电路迅速发展的原因，指出集成度的提高主要是三个方面的贡献：一是特征尺寸不断缩小；二是芯片面积不断增大；三是集成电路结构的不断改进。“摩尔定律”对整个世界意义深远。在回顾半导体芯片业的发展并展望其未来时，信息技术专家们说，在今后几年里，“摩尔定律”可能还会适用。

1.2 电子制造过程

1.2.1 电子产品制造过程分级

电子产品制造过程如图 1-4 所示，可分为零级封装（晶片级的连接）、一级封装（单晶片或多个晶片组件或元件）、二级封装（印制电路板级的封装）和三级封装（整机的组装）。通常把零级和一级封装称为电子封装（技术），而把二级和三级封装称为电子组装（技术）。由于导线和导电带与晶片间键合焊接技术的大量应用，一级和二级封装技术之间的界限已经模糊了。




图 1-4 电子产品制造过程图

1. 零级封装

零级封装就是芯片内部连接，通常称之为半导体制造，即利用微细加工技术将各单元器件按一定的规律制作在一块微小的半导体片上进而形成半导体芯片的过程，也称为集成电路制造。

2. 一级封装

一级封装就是集成电路元件的封装，通常所说的封装指的就是一级封装，也叫做半导体制造后工程。

一级封装不但要提供芯片保护，同时还要在一定的成本上满足不断增加的性能、可靠性、散热、功率分配等功能。电子封装的设计和制造对系统应用正变得越来越重要，电子封装的设计和制造从一开始就需要从系统入手以获得最佳的性能价格比。

随着工业和消费类电子产品市场对电子设备小型化、高性能、高可靠性、安全性和电磁兼容性的需求，对电子电路性能不断地提出新的要求，元件进一步向小型化、多层化、多引脚、大容量、耐高压、重量轻和高性能方向发展。

3. 二级封装

二级封装就是将元器件安装在印制电路板上的过程，即通常所说的组装。组装技术主要包括通孔组装技术（Through Hole Technology，简称 THT）和表面贴装技术（Surface Mounting Technology，简称 SMT）。从组装工艺技术的角度分析，SMT 和 THT 的根本区别是“贴”和“插”。二者的差别还体现在基板、元器件、组件形态、焊点形态和组装工艺方法等方面。

THT 采用有引线元器件，通过把元器件引线插入 PCB 上预先钻好的安装孔中，暂时固定在基板的另一面采用波峰焊接等软钎焊技术进行焊接，形成可靠的焊点，建立长期的机械和电气连接，元器件主体和焊点分布在基板两侧。

采用 SMT 时，表面组装元件/器件（SMC/SMD）无长引线，而设计有焊接端子（外电极或短引线），在 PCB 或其他电路基板上设计了相应于元器件焊接端子的平面图形（焊盘图形）。SMT 是利用粘接剂或焊膏的黏性将 SMC/SMD 上的焊接端子对准基板上的焊盘图形，把 SMC/SMD 贴到电路基板的表面上，通过再流焊等焊接方法进行焊接，使元器件端子和电路焊盘之间建立牢固可靠的机械与电气连接，元器件主体和焊点分布在基板同侧。

之所以出现“插”和“贴”这两种截然不同的电路模块组装技术，是由于采用了外形结构和引脚形式完全不同的两种类型的电子器件。为此，可以说电路模块组装技术的发展主要受元器件类型所支配。PCB 级电路模块或陶瓷基板组件的功能主要来源于电子元器件和互连导体组成的电路，而组装方式的变革使得 PCB 级电路模块或陶瓷基板组件的功能和性能的大幅度提高、体积大幅度减小成为可能。

SMT 具有以下一些优点。

(1) 组装密度高，电子产品体积小、重量轻，贴片元件的体积和重量只有传统插装元件的 1/10 左右。一般采用 SMT 之后，电子产品体积缩小 40%~60%，重量减轻 60%~80%。

(2) 可靠性高，抗振能力强。

(3) 焊点缺陷率低。

(4) 高频特性好。

(5) 抗电磁和射频干扰能力强。

(6) 易于实现自动化，提高生产效率，降低成本达 30%~50%。

4. 三级封装

三级封装就是将组装好的板卡合成一个整机系统的过程，即实现最终到达用户手中可以使用的产品。

1.2.2 电子制造业的技术核心

当今电子设备的性能受到传统封装和互连技术的制约，系统延迟通常来自于片延迟和封装延迟，尤其是高端系统 80% 以上的系统延迟是由于封装延迟造成的。由此可以看出，电子封装技术的重要性。

为了达到系统延迟的最小化，芯片封装应更接近，间距更小。因此，半导体元器件向多引脚、轻重量、小尺寸、高速度方向发展，如图 1-5 所示。

制造设备需求方面，半导体制程发展快速，线宽也不断朝物理、化学、光学的极限方向前进。




图 1-5 电子元器件发展趋势

半导体专用设备制造商的定位已不再仅仅是提供硬件设备，而且还要能提供软件支持，包括工艺菜单、工艺控制及工艺集成等，半导体专用设备工业的重要地位日益增强。正是基于产业链中的技术定位，使得全球电子产业的利润更多地集中在了上游材料与设备制造领域。这也是为何全球产业向中国转移，而电子材料与设备制造的领先企业仍集中于美国和日本的主要原因。

因此，对于电子制造业而言，随着制造技术的进步，制造工艺的自动化程度越来越高，越来越多的核心电子制造技术固化在设备中，而新材料的不断出现，使得产品能够不断突破原有材料的物理性能限制，实现向更高性能的迈进。因此，设备与材料产业的发展是构成电子制造业技术进步的核心。

第2章 集成电路基础

2.1 半导体基础物理

2.1.1 半导体特性

半导体具有许多独特的物理性质，这与半导体中电子的状态及其运动特点有密切关系。为了研究和利用半导体的这些物理性质，必须要了解半导体单晶材料中的电子状态及其运动规律。

1. 半导体的结构及导电特性

重要的半导体材料硅、锗等元素的原子的最外层都具有四个价电子。大量的硅、锗原子组合成晶体靠的是共价键结合。这种结构的特点是：每个原子周围都有四个最近邻的原子组成一个如图 2-1 所示的正四面体结构。这四个原子分别处在正四面体的顶角上，任一顶角上的原子和中心原子各贡献一个价电子为该两个原子所共有，共有的电子在两个原子之间形成较大的电子云密度，通过它们对原子的引力把两个原子结合在一起，这就是共价键。这样，每个原子和周围四个原子组成四个共价键。

在 20 世纪 50 年代初期，锗曾经是最主要的半导体材料，但自 60 年代初期以来，硅已取而代之成为半导体制造的主要材料。现今我们使用硅的主要原因，是因为硅器件工艺的突破，硅平面工艺中，二氧化硅的运用在其中起着决定性的作用，经济上的考虑也是原因之一，可用于制造器件等级的硅材料，远比其他半导体材料价格低廉，在二氧化硅及硅酸盐中硅的含量占地球的 25%，仅次于氧。到目前为止，硅可以说是元素周期表中被研究最多且技术最成熟的半导体元素。




图 2-1 硅、锗的正四面体结构

半导体电阻率介于导体和绝缘体之间，并具有以下特性：

(1) 半导体的电导率随温度升高而迅速增加。半导体对温度敏感，体积又小，热惯性也小，寿命又长，因此在无线电技术、远距离控制与测量、自动化等许多方面都有着广泛的应用价值。

(2) 杂质对半导体材料导电能力的影响非常大。例如，纯净硅在室温下的电阻率为 $2.14 \times 10^7 \Omega \cdot \text{m}$ ，若掺入百分之一的杂质（如磷原子），其电阻率就会降至 $20 \Omega \cdot \text{m}$ 。虽然此时硅的纯度仍旧很高，但电阻率却降至原来的一百万分之一左右，绝大多数半导体器件都利用了半导体的这一特性。

(3) 光照对半导体材料的导电能力也有很大的影响。例如，硫化镉（CdS）薄膜的暗电阻为几十兆欧，然而受光照后，电阻降为几十千欧，阻值在受光照以后改变了几百倍。由于半导体的这种性质，因此成为自动控制中的一个重要元件。

(4) 除温度、杂质、光照外，电场、磁场及其他外界因素（如外应力）的作用也会影响

半导体材料的导电能力。

2. 掺杂半导体的导电性

半导体的导电性可以通过掺入微量的杂质（简称“掺杂”）来控制，这是半导体能够制成各种器件，从而获得广泛应用的一个重要原因。因此，了解掺杂半导体的导电性就成为学习和应用半导体的首要问题。

目前主要的半导体材料大部分是共价键晶体。硅、锗等半导体就是最典型的共价键晶体。以硅为例，在硅原子中有 14 个电子围绕原子核运动，每个电子带电 $-q$ ，原子核带正电 $+14q$ ，整个原子呈电中性。在 14 个电子中，有四个电子处于最外层，如图 2-2 所示。

最外层电子决定硅的物理化学性质，被称为价电子。在硅原子近邻有四个硅原子，每两个相邻原子之间有一对电子，它们与两个原子核都有吸引作用，称为共价键。正是靠共价键的作用，使硅原子紧紧结合在一起，构成了晶体。图 2-3 所示形象地说明了硅原子靠共价键结合成晶体的平面示意图。




图 2-2 硅的电子分布图




图 2-3 硅原子共价键平面图

如果共价键中的电子获得足够的能量，它就可以摆脱共价键的束缚，成为可以自由运动的电子。这时在原来的共价键上就留下了一个缺位，因为邻键上的电子随时可以跳过来填补这个缺位，从而使缺位转移到邻键上去，所以，缺位也是可以移动的。这种可以自由移动的缺位被称为空穴。半导体就是靠电子和空穴的移动来导电的。因此，电子和空穴被称为载流子。

常温下硅的导电性能主要由杂质决定。例如，硅中掺有 V 族元素杂质（磷 P，砷 As，锑 Sb，铋 Bi），这些 V 族杂质替代了一部分硅原子的位置，如图 2-4 所示，因为它们外层有 5 个价电子，其中 4 个与周围硅原子形成共价键，多余的一个电子就成了可以导电的自由电子。所以一个 V 族杂质原子，可以向半导体硅提供一个自由电子而本身成为带正电的离子，通常把这种杂质叫施主杂质，当硅中掺有施主杂质时，主要靠施主提供的电子导电，这种依靠电子导电的半导体叫做 N 型半导体。

另外一种情况是硅中掺有 III 族元素杂质（硼 B，铝 Al，镓 Ga，铟 In），这些 III 族杂质原子在晶体中也是替代一部分硅原子的位置，如图 2-5 所示，但是因为它们外层仅有 3 个价电子，在与周围硅原子形成共价键时，产生一个缺位，这个缺位就要接受一个电子而向晶体提供一个空穴。所以，一个 III 族杂质原子可以向半导体硅提供 1 个空穴，而本身接受了一个电子成为带负电的离子，通常把这种杂质叫受主杂质，当硅中掺有受主杂质时，主要靠受主提供的空穴导电，这种主要靠空穴导电的半导体称为 P 型半导体。

事实上，一块半导体中常常同时含有施主和受主杂质。当施主杂质数量超过受主杂质时，半导体就是 N 型的；反之，受主杂质数量超过施主杂质，则是 P 型的。




图 2-4 半导体中掺杂的五族元素




图 2-5 半导体中掺杂的三族元素

2.1.2 PN 结

在一块半导体材料中，如果一部分是 N 型区，一部分是 P 型区，在 N 型区和 P 型区的界面处就形成 PN 结。PN 结是很多半导体器件的核心，掌握 PN 结的性质是分析这些器件的基础。

PN 结具有单向导电性，这是 PN 结最基本的性质之一。所谓单向导电性就是当 PN 结的 P 区接电源正极，N 区接电源负极，PN 结能通过较大电流，并且电流随着电压的增加很快的增加，称 PN 结处于正向，反之，如果 P 区接电源负极，N 区接正极，则电流很小，而且电压增加时电流趋于“饱和”，称 PN 结处于反向，也就是说，PN 结正向导电性能很好（正向电阻小）；反向导电性能差（反向电阻大），这就是 PN 结单向导电性的含义。这种单向导电性可以用 PN 结的电流-电压关系表示，如图 2-6 所示（I 代表电流，V 代表电压）。




图 2-6 PN 单向导电性

1. 平衡 PN 结

在分析 PN 结导电性能时，我们必须牢牢抓住载流子漂移运动和扩散运动这一对矛盾，正是因为不同条件下载流子漂移运动和扩散运动的相互转化，才形成 PN 结导电性能的一系列特点。由于 N 型半导体中电子是多子、空穴是少子，而在 P 型半导体中空穴是多子、电子是少子，因此在 N 型和 P 型半导体的界面处存在有电子和空穴浓度梯度。N 区中的电子要向 P 区扩散；P 区中的空穴要向 N 区扩散，N 区中的电子向 P 区扩散，在 N 区就剩下带正电的电离施主，形成一个带正电荷的区域，同样，由于 P 区空穴向 N 区扩散，P 区剩下带负电的电离受主，形成一个带负电荷的区域。这样，在 N 区和 P 区交界面的两侧形成了带正、负电荷的区域，叫做空间电荷区，又叫势垒区，如图 2-7 所示。空间电荷区中的正负电荷间