

# 李志堅文集

## (中)



科学出版社  
[www.sciencep.com](http://www.sciencep.com)

# 李志堅文集

(中)

科学出版社

北京

**图书在版编目(CIP)数据**

李志坚文集. 中/李志坚著. —北京:科学出版社, 2010

ISBN 978-7-03-027090-0

I. 李… II. 李… III. 电子技术-文集 IV. TN-53

中国版本图书馆 CIP 数据核字(2010)第 051107 号

责任编辑: 刘红梅 杨 凯 / 责任制作: 董立颖 魏 谨

责任印制: 赵德静

北京东方科龙图文有限公司 制作

<http://www.okbook.com.cn>

**科学出版社** 出版

北京东黄城根北街 16 号

邮政编码: 100717

<http://www.sciencep.com>

北京天时彩色印刷有限公司 印刷

科学出版社发行 各地新华书店经销

\*

2010 年 5 月第 一 版 开本: B5(720×1000)

2010 年 5 月第一次印刷 印张: 110 3/4 插页: 8

印数: 1—1 100 字数: 1 736 000

**定 价: 360.00 元(上中下)**

(如有印装质量问题, 我社负责调换)

# 目 录

## 战 略 展 望

► 21世纪微电子技术发展展望	.....	537
► 铁电-硅微集成系统	.....	542
► 用于通信领域中的 MEMS 器件	.....	550
► 硅基铁电信息存储技术	.....	557
► 微麦克风的研究及展望	.....	563
► 从微电子学到纳电子学——电子科学技术的又一次革命	.....	568

## 器 件 物 理

► 深亚微米沟道 $\delta$ 掺杂 NMOSFET 结构特性和设计	.....	577
► 超薄氮氧化硅( $\text{SiO}_x\text{N}_y$ )栅 NMOSFET 中 GIDL 效应的研究	.....	583
► Self-Heating Effect in SOI MOSFET's		
SOI MOSFET 自加热效应的建模	.....	589
► Optimization of MOSFET's with Polysilicon-Elevated Source/Drain		
多晶提升源漏的 MOSFET 的优化	.....	592
► A Novel Drain/Source on Insulator (DSOI) Structure to Fully		
Suppress the Floating-Body and Self-Heating Effects		
一种新型的全抑制浮体和自加热效应的 DSOI 结构	.....	595
► 深亚微米 PESD MOSFET 特性研究及优化设计	.....	601
► 包含多子带结构的 MOS 器件开启电压量子力学效应修正模型	.....	607
► 包含自加热效应的短沟道 SOI MOSFET 直流模型	.....	614
► A Discussion on the Universality of Inversion		
Layer Mobility in MOSFET's		
MOSFET 反型层迁移率的普适性讨论	.....	620
► 深亚微米 MOSFET 短沟效应的变分法分析	.....	626
► 量子化效应对深亚微米 MOSFET 亚阈区特性的影响	.....	633
► 亚微米及深亚微米常规和 LDD MOSFET 性能研究	.....	638
► 亚 $0.1\mu\text{m}$ 栅衬互连体硅 MOSFET 特性研究	.....	644
► MOSFET 衬底电流模型在深亚微米尺寸下的修正	.....	651

► Effective Density-of-States Approach to QM Correction in MOS Structures	
MOS 结构有效态密度方法的量子力学校正	656
► 基于有效态密度的 MOS 结构电荷控制模型	669
Unified MOSFET Short Channel Factor Using Variational Method	
应用变分方法的统一 MOSFET 短沟道因数	674
► Simplified Method to Investigate Quantum Mechanical Effects in MOS Structure Inversion Layer	
MOS 结构反型层中量子力学效应的简化研究方法	681
► 一种新的 MOS 结构量子化效应修正模型	687
► Solving Schrodinger Equation with Non-Uniform Grids by Scale Transformation Method	
利用不均匀网格的比例变换方法求解薛定谔方程	695
► Validity and Applicability of Triangular Potential Well Approximation in Modeling of MOS Structure Inversion and Accumulation Layer	
MOS 结构反型层和积累层建模中三角电势阱近似的正确性与适用性	701
► Analytical Charge Voltage Model in MOS Inversion Layer Based on Space Charge Capacitance	
MOS 反型层中基于空间电荷电容的电荷电压解析模型	709
► Comprehensive Analytical Charge Control and I-V Model of Modern MOSFET's by Fully Comprising Quantum Mechanical Effects	
包含全部量子力学效应的现代 MOSFET 综合解析电荷控制和 I-V 模型	717
► Characterization and Modeling of Threshold Voltage Shift due to Quantum Mechanical Effects in pMOSFET	
pMOSFET 量子力学效应阈值漂移的表征与建模	725
► A New Charge Model Including Quantum Mechanical Effects in MOS Structure Inversion Layer	
一种包含量子力学效应的 MOS 结构反型层电荷新模型	735
► On the Degeneracy of Quantized Inversion Layer in MOS Structures	
MOS 结构中量子化反型层的简并	746
► Thorough Analysis of Quantum Mechanical Effects on MOS Structure Characteristics in Threshold Region	
MOS 结构阈值区域的量子力学效应的综合分析	754
► 硅基 PZT 铁电薄膜的制备与性能研究	766
► Study of Ferroelectric PbTiO <sub>3</sub> Thin Films	
钛酸铅铁电薄膜研究	772
► Characterization and Modelling of Carrier Distribution and Gate	

Capacitance in MOS Structure Inversion Layer	
MOS 结构反型层中载流子分布和栅电容的表征与建模	776
► Analytical Charge-Control and I-V Model for Submicrometer and Deep-Submicrometer MOSFETs Fully Comprising Quantum Mechanical Effects	
充分考虑量子力学效应的亚微米和深亚微米 MOSFET 解析 电荷控制和 I-V 模型	792
► Analysis of Lattice Thermal Conductivity of Si Thin Films	
硅薄膜晶格热导率分析	807
► 硅基铁电薄膜的电性能研究	812

## 集成电路技术

► 一种用于模式识别的多输入模糊处理器	819
► 一种面向 VLSI 实现的手写体数字识别系统	824
► 单体模糊神经网络:在智能控制中的应用及 VLSI 实现	834
► 双 MOS 晶体管等效电阻	839
► 可编程模糊逻辑控制器芯片的设计	845
► 纹膜结构麦克风的动态特性:使用 EDA/CAD 工具进行 Top-down 设计	852
► Recursive Training for Multi-Resolution Fuzzy Min-Max Neural Network Classifier	
多值模糊最小最大神经网络分类器的递归算法	861

## 系统集成技术

► Theoretical and Experimental Studies of Single-Chip-Processed Miniature Silicon Condenser Microphone with Corrugated Diaphragm	
单芯片纹膜微型硅电容麦克风的理论和实验研究	871
► Single-chip Fabrication of Integrated Fluid Systems (IFS)	
集成流体系统的单芯片制作	883
► MEMS Developments in Tsinghua University	
清华大学 MEMS 技术的研究发展	894
► A Novel Single-Chip Fabrication Technique for Three-dimensional MEMS Structures	
三维 MEMS 结构的单芯片制作新技术	903
► 微流量泵与微流量传感器的系统集成	908
► 新型双轴电容式微加速度传感器优化设计研究	912

利用多层光刻胶工艺的准 LIGA 技术	918
硅集成微型泵系统的优化设计和兼容工艺研究	923
铁电-硅集成微麦克风和扬声器研究	929
Fabrication Process of Wobble Motors with Polysilicon Anchoring Bearing 具有多晶固定轴承的晃动马达制作工艺	934
改进微静电马达的摩擦与磨损	939
Plasma Dry Etched p-Silicon Micromolds for Permalloy Microstructure Array Electrodeposition 用于坡莫合金微结构阵列电沉积的等离子干法刻蚀的 P 型硅微模	944
一种新型硅基 PT/PZT/PT 夹心结构的电性能研究	950
一种采用双面对准的硅 LIGA 掩模制作研究	955
一种新型集成微麦克风和扬声器的设计	961
基于微电子机械系统技术的高灵敏度电容式微传声器的研制	966
集成 MOS 力敏运放压力传感器	975
A Novel Cell and Array Architecture for FET-Type Ferroelectric Nonvolatile Memories 一种新的 FET 型铁电非挥发存储器的单元和阵列结构	980
An Improved Behavioral Model of Ferroelectric Capacitors 一种改进的铁电电容行为模型	987
Study of $\text{Bi}_2\text{Ti}_2\text{O}_7$ -Based Metal-Ferroelectric-Semiconductor (MFS) FET $\text{Bi}_2\text{Ti}_2\text{O}_7$ 基金属-铁电-半导体 FET 研究	992
微机械平面螺旋电感的 Q 值分析与结构优化	996
硅基 PZT 薄膜的制备与刻蚀工艺研究	1002
Dynamic Characteristics of Novel Single-Chip Fabricated Corrugated Diaphragms for Micro-Acoustic Devices 用于微声学器件的新型单芯片纹膜的动态特性	1007
 其       他	
光刻胶灰化工艺与深亚微米线条的制作	1017

# 战略展望



# 21世纪微电子技术发展展望<sup>1)</sup>

Prospects for the Development of the  
Microelectronic Technology in the 21st Century

## 一、集成电路技术的高速发展

几十年来集成电路(IC)技术一直以极高的速度发展。著名的摩尔(Moore)定则指出,IC的集成度(每个微电子芯片上集成的器件数)每3年左右为一代,每代翻两番。对应于IC制作工艺中的特征线宽则每代缩小30%。根据按比例缩小原理(Scaling Down Principle),特征线条越窄,IC的工作速度越快,单元功能消耗的功率越低。所以,IC的每一代发展不仅使集成度提高,同时也使其性能(速度、功耗、可靠性等)大大改善。与IC加工精度提高的同时,加工的硅圆片的尺寸却在不断增大(现在直径已达到8in,不久可望达到12in),生产硅片的批量也不断提高。以上这些导致了微电子产品发展的一种奇妙景观:在集成度一代代提高的同时,芯片的性能、功能不断增强,而价格却不断下跌。这一现象的深远意义在于,随着微电子芯片技术的快速发展,一切微电子产品(计算机、通信及消费类产品等)也加速更新、换代;不仅新一代产品性能、功能大大超过前一代,而且价格的越来越便宜又为电子信息技术的不断推进及其迅速推广应用到各个领域创造了条件,导致了人类信息化社会的到来。

一般常以动态存贮器(DRAM)芯片的存贮容量来代表IC芯片的集成度,用微处理器(MPU)芯片的主频来衡量当时IC芯片能达到的速度。当前IC已达到特大规模集成(ULSI——集成度大于 $10^8$ )阶段,DRAM最高的已达到256兆位(256Mbit),按Moore定则推算,预期到2012年前后可达256吉位(256Gbit,  $1\text{Gbit} = 10^3 \text{Mbit}$ )。一套大百科全书的信息容量约为1Gbit,人脑的信息贮量为4Gbit,这表明当前的3个DRAM芯片已几乎能存下一套大百科全书的全部信息,而到2012年1个256Gbit的DRAM芯片的信息容量将等于64个人的脑子。当前高速PC机的MPU工作频率可达500MHz,预期到2012年左右可达到10吉赫( $10\text{GHz}, 1\text{GHz} = 10^3 \text{MHz}$ )或更高。上述数值举例表明,进入21世纪,微电子技术仍将高速发展。

1) 载:科技导报,1999(3):11—13。

## 二、信息技术发展是 ULSI 发展的推动力

人们容易看到微电子芯片一代代发展所推动的计算机、通信和消费电子产品的快速更新换代，而忽视了正是这些电子信息产品的发展需要推动着 IC 技术的高速进展。当前，要建立一条 8in 硅圆片、 $0.5\sim0.35\mu\text{m}$  的 ULSI 生产工艺线需要约 10 亿美元以上的投资，这一投资必须在 3~5 年内收回，因为 3~5 年后将用新一代技术。新一代的投资将不是 10 亿美元，而或许是 20 亿美元。不仅如此，在这 3~5 年内还必须投入更大(几十倍)的研究、开发资金，才能保持技术领先。很显然，如果没有蓬勃发展的市场需求，这种几乎是无止境的连续投入是不可设想的，而一旦投入减缓或终止，技术进步也就停止了。技术进步促进市场需求，市场需求推动技术进步，这是当今社会技术发展的明显规律。

当前集成电路世界市场(包括一些半导体其他产品)约为 1500 亿美元，预计 2010 年可达到 10 000 亿美元以上，更重要的是，正是 IC 技术支撑着近 7 倍左右的电子工业市场和数十倍乃至百倍的信息产业市场。而又正是这些市场的驱动，使人们有意愿不断地向微电子基础技术——ULSI 技术进行高额的科技和工业设施投入，从而促成了 IC 技术发展的良性循环。

21 世纪初期信息技术发展的方向是多媒体(智能化)、网络化、个人化，计算机、通信和消费电子的一体化(C<sup>3</sup>化)。这要求电子信息系统能获取、存贮和处理容量更大的信息，更精确、更高速地传输和处理这些信息，并准确、实时地显示和应用这些信息。总结起来说，以上这些对微电子芯片的要求是：存贮密度更高，工作速度更快，功能更强和功耗更小。我们可以扼要地把上述要求归结为：把当前的 3G 指标推进到 21 世纪初期的 3T 指标( $G=吉$ ,  $T=太$ ,  $1T=10^3G$ )，即存贮容量由 Gbit 计发展到以 Tbit 计；处理速率由 GOPS(每秒作吉次操作)计发展到 TOPS(每秒作太次操作)计；传输速率则从 Gbps(每秒传输吉位数字信息)计发展到 Tbps(每秒传输太位信息)计。也就是说，要把芯片的存贮容量、工作速度和传输能力(实现远距离光纤传输包括对光纤技术的要求)再提高千倍。这个指标，和上节中我们对 ULSI 技术发展所作的推算结果是大致相符的，表明至少在 21 世纪前期微电子技术的高速发展不仅是可能的而且是十分迫切需要的。

## 三、ULSI 发展的两个方向

ULSI 技术发展在 21 世纪有两个紧密联系的方向。其一是上面已提到的，依靠加工特征线宽的不断缩小使集成密度、速度不断提高和功耗不断降低，以制作出功能更强、性能更好、用途更广的 IC 芯片。当前工业大生产的特征线宽为  $0.25\mu\text{m}$ ，小批量试生产可达到  $0.18\mu\text{m}$ ，预计到 2010~2012 年可达到  $0.07\sim0.04\mu\text{m}$ ，相应的门电路延时则由今天的纳秒(ns)级进步到皮秒(ps)级。为了达到这个目标，首要的技术问题

是光刻精度问题。用当前的光学曝光技术,通过不断缩短光源波长,达到 $0.18\mu\text{m}$ 似乎不成问题,但要到 $0.1\mu\text{m}$ 和亚 $0.1\mu\text{m}$ 级,大生产中将使用何种光刻机(超远紫外OEVV,电子束,X射线)是尚待研究开发的问题。ULSI中的连线技术是这个方向中的又一重要课题。ULSI中互连线所占的芯片面积往往可达70%之多,布线层也可达5~7层,且因RC延时并不随尺寸比例的减小而改变,逐使其对IC的重要性更为突出。为此,多层布线和平面化技术、选用电导更高的金属连线材料、介电常数低的绝缘膜作布线层间隔离层介质等项新技术均需加速研究。器件结构的优化是实现 $0.1\mu\text{m}$ 和亚 $0.1\mu\text{m}$ ULSI技术的一项重要研究课题,这包括利用掺杂和源漏工程等技术抵制不利的二级效应;发展独特的结构和充分利用速度过冲等效应以有利于提高器件的电流驱动能力和降低功耗等。

ULSI发展的另一个方向是系统芯片(System on a chip——SOC)。简单地说就是由今天的IC(Integrated Circuit)发展为日后的IS(Integrated System)。迄今为止,我们接触到的微电子系统是基于多芯片集成的;系统工程师根据系统的功能和性能选用多种IC芯片产品(也有定制一些专用集成电路——ASIC),然后通过印刷电路(PCB)等办法加以集成为系统。这种多芯片技术,随着系统功能和性能的日益提高,将越来越不能满足要求。例如,我们知道,即使是光速,通过1cm距离其信号传输延时也要超过33ps,而我们今后要达到的高速电路延时为1ps量级。所以,SOC技术是微电子的一个必然发展方向。

SOC技术在90年代后期已受到广泛的重视。现在有3种方式可实现SOC:第一种是以MPU为核(Core)把一个系统所需要的存贮器、ADC、DAC、I/O电路及其他功能块集成于一个芯片上去,以组成系统芯片;第二种是以DSP(数字信号处理器)为核组成;第三种则是直接根据系统算法设计制作系统芯片。这三种方式各有优缺点。第一种可利用现成的MPU及一系列现成的IC功能块库的资源,组成的系统具有较大的灵活性,可以通过一般编程应用于多种场合;其缺点则是占用芯片面积大,在专用场合其性能也难以达到最优化;第二种方式,DSP也有较多形式的模块库可资利用,且因DSP中已安排了某些高速算法与ULSI结构相结合,所以芯片利用率及某些特定应用的性能均高于第一种方式,但其灵活性相应地也降低了,且要有专门的排程技术;第三种途径可以把特定系统的最优化算法与ULSI结构框架作最有效的结合,可以用最小的器件和芯片成本达到最佳的性能,不需排程序,但失去了灵活性,而且设计周期(Turn Around Time)较长。众所周知,系统和ULSI设计方法学上的革新是IC向IS发展的灵魂,是SOC进一步发展的关键。以已有的微电子系统为例,在CISC(复杂指令集计算机)时代要达到IMOPS的处理率,大约要花费 $10^6$ 个晶体管,但用RISC(精简指令集计算机)算法,并把高速暂存存贮器和一些外围部件集成在一起实现IS,则用同样数量的晶体管可实现1GOPS的处理率;进一步,如采用专用SOC技术,即充分地把优化算法与ULSI结构相结合,为达到同样的1GOP处理速率只需几千个晶体管即可。

SOC的发展对ULSI提出了许多研究课题:多种工艺(如存贮器与逻辑IC工艺

等)和多种电路(如数字电路与模拟电路)技术的兼容;多层互连;系统级及自上而下的设计工具(特别是系统设计人员、ULSI 结构和电路设计人员和工艺设计人员协同工作的环境与工具)的开发;新的系统思想和 SOC 设计方法学等。

## 四、两种极限及其突破

随着 ULSI 器件尺寸的不断缩小,人们经常提出其极限问题,即特征线宽的缩小和芯片集成度的提高到底有没有限制?对 IC 级来说有两类“极限”,一是工艺上的,即工艺上再也达不到更窄的线宽,主要是光刻精度的问题,这一问题可用不断缩短曝光光源的波长,乃至用带电或中性粒子(其德波洛伊波波长可以十分短)“曝光”方法使之不断向更高精度推移,现在尚不认为会构成限制性的基本因素;另一方面,由于集成器件的尺寸不断缩小,一些物理效应将影响器件的正常工作,最后使之失效,这势将使当前以 CMOS 场效应晶体管为基础的 ULSI 技术达到其极限。但是对这一极限也要有一个动态的看法,例如本来认为因为隧道电流及场致缺陷的原因,人们预期 MOS 晶体管中的栅氧化层厚度将以 3nm 为其“极限”,按比例缩小原则,为避免二级效应这一“极限”,将限定器件的最小尺寸;但是最近的实验表明用 1.5nm 的栅  $\text{SiO}_2$  仍可制作高性能的、微小的 MOS 晶体管,从而把这一“极限”向前推进一大步;进而如果我们成功采用更高介电常数的介质膜来替代  $\text{SiO}_2$ ,这一“极限”将被进一步大大地向前推移。源漏两个 PN 结的穿通将最后导致器件不能工作,这当然是 MOS 晶体管沟道缩小的最后限制,也是今天人们把 ULSI 高速发展只推测到 2012 年的  $0.04\sim0.05\mu\text{m}$  的原因。即使对这一点,随着技术的发展也是允许人们改变其看法的,不久前这个限值还曾被公认为  $0.07\mu\text{m}$ 。

但是无论如何,到 21 世纪前叶 CMOS 为基础的 ULSI 技术的集成度终将接近其极限,而由高速发展期进入成熟期。为此人们正在积极研究新一代的器件如量子器件、分子器件和功能器件等,以期有朝一日能替代 CMOS 晶体管,发展新的 ULSI 微电子技术。这种努力当然是十分必需的。但硅基 CMOS ULSI 已达到如此成熟的程度,毕竟已成为人类十分宝贵的技术资源,真想要发展它的继承者,必须进行长期的艰苦卓绝的奋斗。所以,除非像 1949 年发明晶体管一样出现一种惊人的新发明,这种取代并非易事。

我们认为随着 ULSI(CMOS 为基础)的日益趋近成熟,从系统级出发,考虑当前以冯·诺依曼串行数值计算、数学模型驱动为基础的信息处理系统的处理能力的“极限”如何,是有意义的。当 ULSI 的最高性能限定后,这类系统处理人类知识能力就是有限的。如果在智能处理系统的根本原理和结构上能有所突破,用哪怕是已有的 ULSI 技术的能力,也可望去解决难以想象的比今日复杂得多的问题。所以这一层次上的“极限”的研究更具有挑战意义。在这一方面,上节中所提出的 SOC 技术似乎提供了一些线索。现今人们正在探索如何把神经元网络技术、模糊决策论、混沌理论等一系列新的理论和其他脑科学和认知科学的研究的一些新成果,用于构作新一代知识处

理系统芯片。这一类研究的成果必将导致系统的功能和性能大大提高,有可能把微电子 ULSI 技术的利用效率提高到更高的水平。

## 五、结束语

微电子 ULSI 技术发展极为迅速。受到电子信息技术发展的强大推动,21 世纪这种高速发展的趋势将会继续。以 CMOS 技术为基础的 ULSI 的发展存在一些基本限制因素,当其接近到难于克服的极限时,这一技术将进入发展的成熟期,这种态势在 21 世纪前叶可能出现。有两种打破这种极限的解决前景,一种是发明出新的原理的集成微电子器件,产生全新一代的微电子技术;但更有可能的是另一种前景,即在成熟的极高水平的 CMOS ULSI 基础上,沿着近年发展起来的系统芯片(SOC)的发展道路,突破传统上基于当代计算机系统处理人类知识问题的能力极限,创造出基于更新的原理和结构的系统芯片。

21 世纪人类将全面进入信息化社会,对微电子信息技术和微电子 ULSI 基础技术将不断提出更高的发展要求,微电子技术仍将继续是 21 世纪若干年代中最为重要的和最有活力的高科技领域之一。

# 铁电-硅微集成系统<sup>1)</sup>

**摘要** 铁电-硅微集成系统(FSMIS)是铁电材料与硅工艺相结合的产物,在微电子机械系统(MEMS)、存储器等多方面具有极为重要的应用价值。本文介绍了几种重要的硅基铁电膜的制备方法和几种典型的FSMIS应用方向,并对FSMIS领域的未来发展做出展望。

EEACC 2810F 2860 2560 2575

## Ferroelectrics-Silicon Microelectronic Integrated System

**Abstract** Ferroelectrics-Silicon Microelectronic Integrated System (FSMIS) is a product of combination of ferroelectric materials and silicon techniques. It has great meaning for the Microelectro-mechanical System (MEMS), memory and many other important fields. Here, several preparation methods of ferroelectric films on Si and some typical FSMIS applications are introduced, and the prospect of FSMIS in the future is reviewed.

### 一、引言

铁电薄膜材料有着优良的铁电、压电、热释电、电光、声光及非线性光学特性,它集力、热、电、光等性能于一体,具有其他材料不可比拟的优越性能。目前,人们已成功地研制出力敏传感器、热释电探测器、铁电存储器、光波导等器件。随着射频磁控溅射、溶胶-凝胶(Sol-Gel)、金属有机化学气相沉积(MOCVD)、脉冲激光沉积(PLD)、分子束外延(MBE)等外延铁电薄膜技术的发展,人们越来越可以得到更高品质的铁电器件。

硅在集成电路生产中具有极为广泛的应用,但这仅仅是利用了其电特性。目前,硅集成电路工艺已达到相当高的水平,以硅集成电路工艺为代表的微电子技术已成为

1) 载:半导体学报,1999,20(3):177—182(合作者:任天令、刘理天)。

衡量当今世界各国技术发达程度的重要标准。20世纪80年代兴起的微电子机械系统(MEMS)利用了硅的机械特性,或者同时利用了其机械和电特性,从而导致了一项重要新技术的产生。人们甚至认为MEMS技术的重要价值将可以同集成电路相比拟。近年来,与MEMS相关的硅基加工技术发展迅速,已形成表面加工(牺牲层技术)、体加工(各向异性刻蚀技术)、SDB(硅直接键合)、LIGA等多种较为成熟的工艺。当今铁电薄膜材料制备技术的日益成熟,以及与MEMS相关的硅微电子工艺的迅速发展,使人们可以将铁电膜材料优越的性能与工业化、高技术化的硅工艺相结合,从而产生出一类崭新的微电子器件,我们称之为铁电-硅微电子集成系统,简称铁电-硅微集成系统(Ferroelectrics-Silicon Microelectronic Integrated System,FSMIS)。本文将简要介绍当前世界范围内FSMIS的研究状况,并对其发展趋势进行评述。

## 二、FSMIS的提出

当前,硅微加工技术已达到极为完善的阶段,以至把整个电子系统集成于一个芯片已成为可能。为了扩展这一成果,人们正致力于寻找新的材料与之配合,其目的有二:一是尽量提高集成芯片的功能和性能;二是开发和扩展芯片的处理能力。例如,为了提高集成存储器件的电容量(某一单元面积下)和MOS器件的跨道指标,要求以高介电常数的介质膜替代 $\text{SiO}_2$ 膜;又如,为了把信息获取的传感器和信息应用的执行器与IC集成在一起组成智能化的微系统(如MEMS),要求热、光、压力敏感度大的材料与硅相配合。硅材料本身虽与硅工艺相兼容,但难以很好地完成上述功能要求。作为选择,铁电材料是极其优秀的候选材料,具有很好的利用前景。

铁电材料是一类在某些温度范围内具有自发极化,且其自发极化强度能因外电场的作用重新取向的压电材料。典型的铁电材料如BT、PZT等。压电材料是指具有压电性的材料。所谓压电控是指当材料在外力作用下发生形变时,在它的某些相对应的面上产生异号电荷,即无电场作用,只是由于形变而产生极化的现象。压电性实际上反映了压电体的弹性和介电性的相互耦合作用。因为铁电体本身就具有自发极化,所以它一般具有比非铁电性的压电材料更优越的压电性能。例如,PZT的机电耦合系数与压电常数比典型的压电材料 $\text{ZnO}$ 大一个量级左右。另外,铁电材料的极化反转、热释电及可能具有的高介电常数、电光、声光等特性更使其成为压电材料中的佼佼者。

正因为这些突出的力、电、热、光耦合性能满足了前面指出的当今微电子集成系统发展的要求,使得人们可以将铁电膜和硅工艺相结合,从而构建出一类既能发挥铁电膜的优异性能又能利用先进的硅加工技术实现微型化与工业化的新型微电子集成系统,我们称之为铁电-硅微集成系统,即FSMIS。可以说,FSMIS是微电子科学发展的要求也是各类学科日趋交叉化的产物。与MEMS概念不同,FSMIS概念的提出是以系统的材料类型为出发点的,而MEMS是以系统的功能类型为出发点的。从范畴上讲,FSMIS与MEMS相互交叉,是不能被对方完全包容的。FEMIS器件的核心是硅基铁电膜材料,其构建过程一般要用到硅基铁电膜生长技术以及硅工艺特别是

MEMS 技术中的硅的表面和体加工等技术。

一般而言,相对于由其他方式实现的同种器件,FSMIS 器件中不需多种组件的耦合即可得到所需的功能,因而具有结构简单,可靠性高的优势,甚至有着其他器件难以实现的优越性能。

### 三、硅基铁电膜的制备

已如前所述,制作 FSMIS 的关键是把这些铁电膜材料生长到硅基上去,以有机地形成系统,达到良好的系统功能。当前这方面的工作正在发展之中。从现在 FSMIS 常用的铁电膜材料的种类看有 PZT、BT、BST、PLZT 等,常用制备方法主要有射频磁控溅射、Sol-Gel 法、MOCVD 及厚膜印刷(thick-film printing)技术<sup>[1]</sup>等。

#### 1. 射频磁控溅射

铁电材料是绝缘化合物,若采用直流溅射会使轰击靶子的离子难以离开靶,使靶的电位上升,排斥正离子,从而使溅射难以进行;若采用射频溅射就不存在上述问题。而采用射频磁控溅射方法能进一步增加电子的行程,加强电离和离子轰击效果,从而有效提高溅射效率及铁电膜的均匀性。近几年来,人们探索用射频磁控溅射的方法来制备硅基铁电薄膜,使溅射膜在均匀性等方面有了显著提高。目前已成功地用射频磁控溅射方法制备出 PZT、ZnO 等铁电或压电薄膜<sup>[2,3]</sup>。以文献[2]为例,它以 PZT 陶瓷为靶,以单晶硅为基片,Pt/Ti 为基电极(Ti 膜用于增加 Pt 对 Si 的附着力,并阻止高温下 Si、Pb 的层间扩散),用射频磁控溅射法制备了硅基 PZT 铁电膜。发现铁电膜的结构强烈依赖于基片温度、底电极材料、薄膜厚度以及热处理工艺等因素。在此文中的基片条件下,PZT 膜在热处理结晶过程中,[110]取向为晶体生长的择优取向。在溅射完成后,考虑到与硅工艺的兼容性,一般对硅基铁电膜进行快速热退火(RTA)处理,以减少膜表面和界面的粗糙度及 Pb 的损耗,并从而使非晶相单一变成铁电相。值得注意的是,对于 FSMIS 铁电存储器件,溅射膜中的缺陷、空位、杂质等对漏电流、极化疲劳等品质有重要影响,这是在选择电极材料、热处理温度和时间等溅射条件时要特别注意的问题。

总体来说,射频磁控溅射法制备硅基铁电膜有重复性好、易于控制的优点,其缺点是工艺有一定难度,薄膜的厚度受一定限制。

#### 2. Sol-Gel 法

Sol-Gel 工艺的基本过程是这样的:在有机溶剂中加入含有所需元素的化合物形成均匀溶胶 Sol,通过 Sol 的水解与缩聚反应形成凝胶 Gel,再通过热处理除去 Gel 中的有机成分并形成所要得到的铁电薄膜。一般来说 Sol-Gel 法制备铁电薄膜具有均匀性好、成本低、易大面积成膜等突出优点。

在进行硅基铁电膜的制备时,考虑到硅与铁电膜的粘附性、晶格匹配性及电极的