

包海涛 编著



超低压SoC处理器 C8051F9XX应用解析



北京航空航天大学出版社

超低压 SoC 处理器 C8051F9xx 应用解析

包海涛 编著

北京航空航天大学出版社

内 容 简 介

本书介绍新型超低压、超低功耗 SoC 处理器 C8051F9xx，共分为 17 章，具体内容包括：C8051F9xx 内核与功能总汇，可编程输入/输出端口与外设资源匹配，片上可编程基准电路与比较器，10 位低功耗突发模式自动平均累加 A/D 转换器，片上 DC/DC 转换器与高效率稳压器，具有加密功能的数据程序 Flash 存储器，增强型循环冗余检查单元（CRC0），多模式外设总线扩展和片上 XRAM 的访问，系统复位源，多模式时钟发生源，smaRTClock 时钟单元，SMBus 总线，异步串口 UART0，增强型全双工同步串行外设接口 SPI0/SPI1，定时器，可编程计数器阵列，综合实例应用。综合实例应用中的例子均在 C8051F930 平台上调试通过，具有较强的针对性，读者可放心使用。本书所有的程序均采用 C 语言编程，有较强的可读性和移植性。

本书可作为工程技术人员进行 C8051F 系列单片机开发时的硬件和软件设计参考书，对其他类型单片机的开发也具有一定的参考借鉴价值。

图书在版编目(CIP)数据

超低压 SoC 处理器 C8051F9xx 应用解析 / 包海涛 编著。

—北京：北京航空航天大学出版社，2010.5

ISBN 978 - 7 - 5124 - 0047 - 4

I . ①超… II . ①包… III . 微处理器 IV .

①TP332

中国版本图书馆 CIP 数据核字(2010)第 047878 号

版权所有，侵权必究。

超低压 SoC 处理器 C8051F9xx 应用解析

包海涛 编著

责任编辑 张少扬 孟 博 纪宁宁

*

北京航空航天大学出版社出版发行

北京市海淀区学院路 37 号(邮编 100191) <http://www.buaapress.com.cn>

发行部电话：(010)82317024 传真：(010)82328026

读者信箱：bhpress@263.net 邮购电话：(010)82316936

北京市媛明印刷厂印装 各地书店经销

*

开本：787×1 092 1/16 印张：27.25 字数：698 千字

2010 年 5 月第 1 版 2010 年 5 月第 1 次印刷 印数：4 000 册

ISBN 978 - 7 - 5124 - 0047 - 4 定价：49.00 元

前言

微处理器技术应用越来越普及,几乎渗透到了各行各业。随着技术的进步与市场的划分,处理器大致可分为4位、8位、16位、32位几大类。

32位系列是最近几年才发展起来的新系列,应用领域在迅速扩大,尤其是在一些信息量较大基于操作系统以及文件系统的应用场合,如掌上设备,便携媒体工具;其典型芯片有各公司生产的基于ARM内核的产品。16位产品种类较少,MCS96系列产品注定只能充当过渡角色,现在已很少见了,影响较大的如MSP430,走着低功耗手持应用的道路。16位机不能成为主流的原因有两个:一是在运算量小控制要求不是很复杂的中低端场合,4位或8位机更具性价比优势;二是中高端应用场合,其性能又无法和32位机相比,其价格优势也并不明显。

8位机是低端控制领域的主力军,这种趋势短时期不会改变。它所具有的结构简单、应用灵活方便、性价比高的特点使其很好地适应了中低端市场,并具有旺盛的生命力。在我国,普及程度最高的8位机非MCS51莫属,其实51系列相对于其他种类的8位机并没有绝对技术优势,甚至还有先天劣势,但认同就是硬道理。几十年的应用与普及,使其影响巨大,因此,各家公司开发的产品,许多都是基于51内核的。现在基于MCS51内核的系列单片机都进行了技术层面的发展与进步,性能提高与功能多样是改造的方向,新产品一般都比传统产品性能高出许多,同时片内集成了多种常用外设。处理器技术的革新使得单片机在CPU结构、外围模块及总线和集成开发环境等各个方面,都发生了巨大变化。单片机的设计也已经从积木扩展模式跨入了集成度、可靠性、性价比更高的片上系统SoC时代。

继承与创新是相辅相成的,二者不可偏废。绝大多数新型51系列产品都是在原有地址空间上增加外设及相应的控制寄存器,内核一般都继承了原有的指令,指令的执行效率因此大大提高。C8051F系列SoC单片机就是这样的改造路线。它最大程度地兼容了传统的MCS51,保留了所有MCS51的指令与8052的所有资源,同时尽可能地提升性能。该系列单片机把原51内核改造为功能更强大的CIP51内核,废除了原51单片机中的机器周期,由原来12个时钟执行1条指令改进为1个时钟执行1条单周期指令。大多数指令执行所需的时钟周期数与指令的字节数相同,运行速度和性能大大提高,平均性能约为同频MCS51的10倍。除此之外,还改变了原51系统外围模块单一、复杂系统必须扩展的缺陷,在片内扩展了丰富的外设,如Flash、XRAM、A/D转换器、D/A转换器、时钟源、基准源、PCA单元以及温度传感器,有的还扩展了smaRTClock、CRC引擎、触感输入等,使用户设计时不需要考虑太多的扩展,甚至可以单片完成设计任务。编译环境得到了KEIL C支持,而开发过程并没有改变,很好地适应了过去51



开发的方法和习惯。C8051F 系列 Soc 单片机采用强大的非侵入式 JTAG/C2 在系统调试手段,非传统仿真器调试模式所能比拟;内核和全部资源完全透明化和可操作化,可以方便地完成下载、硬件仿真,并且还不占用片内资源;C2 接口更是通过共享技术实现 I/O 口 0 占用;支持多种总线模式,除了 SMBus/I²C、SPI、UART 这些必备的接口外,有的产品线还支持 CAN、USB、LIN 等;晶振和片上温度传感器等外设集成一体,除大幅减小 PCB 的占用面积外,还带来了可靠性的提高。交叉开关可灵活地将片内资源分配到 I/O 端口,使开发人员可以根据需要分配外设,对系统的总体规划非常有益。系统可以根据需要工作在多种电源模式下,使系统功耗进一步降低。

C8051F 系列产品划分为许多类,如通用型 C8051F02x、数据采集型 C8051F06x、USB 型 C8051F32x/F34x 等。不同系列有一个最佳应用方向,此举满足了产品设计科学化、个性化的需求。本书所论述的 C8051F9xx 是一个崭新的系列,它是面向超低压超低功耗场合设计的,这些场合一般使用电池供电,系统大多数时间处于低功耗的休眠态,仅在必要时内核处在活动态。这些特点使其对电池寿命有了苛刻的要求,电池的典型预期寿命会超过 3 年,有的场合甚至长达 15 年。为了提高电池使用效率以及能源管理的方便,在芯片内集成了 DC/DC,使电源电压降至 0.9 V 仍能保证系统正常工作。其供电范围为 0.9~3.6 V,包含了大部分电池的正常工作电压。

该芯片的设计思想就是低功耗,在内核与外设的应用细节处理上无不贯穿这一主线。片内多种基准源、多种振荡时钟源及多种唤醒源,尽可能地降低了模拟外设的工作电压,同样也是这一思想的体现。低功耗并不意味着低性能,它最大程度地兼容了 C8051F 系列的通用外设,前面所述的外设均集成在片内。除此之外,还扩展了外设的功能,比如增加了 CRC 单元、smaRTClock 单元、A/D 数据硬件累加功能,扩展了比较器的触感输入功能,扩展了定时器与 PCA 功能。

为了更准确地掌握芯片的使用,作者在编写本书时,参阅了英文原版资料,尽量使用第一手资料;各外设的应用代码,均经过在系统调试通过,所得到的数据也来源于实测。本书提供所有程序代码,需要的读者请到北航出版社网站 <http://www.buaapress.com.cn> 的“下载中心”中单击“超低压 SoC 处理器 C8051F9xx 应用解析”链接下载即可。

本书在编辑过程中得到了新华龙电子有限公司的大力支持,特别感谢门铎工程师,他为本书的编写给予了大力支持。参与本书编写工作的还有韩素英、包明洲、武丽敏、包初胜等,对他们的辛勤劳动表示衷心的感谢。

大连理工大学数字化研究所的各位同仁在本书的编写过程中给予了大力协助,他们是高媛、马雅丽、朱林剑、孙守林、毛范海、董蕙敏、梁丰、陈庆红、杨光辉、钱峰、姜立学、陈观慈等。特别感谢所长王德伦教授的大力支持。

另外,韩素英、包明周、武丽敏、包初胜、尹云、王皓、刘建伟完成了资料收集与文字校对工作,在此一并感谢。

尽管作者非常认真地完成了本书的编写,但限于水平,肯定还存在一些缺陷,非常希望阅读此书的读者能批评指正。作者的联系方式是:soc_reader@yahoo.com.cn。作者还准备了一些测试板,需要请联系。

包海涛

2010 年 3 月

于大连理工大学东山

目 录

第 1 章 C8051F9xx 内核与功能总汇	1
1.1 内核的兼容性与差异性	2
1.2 功能的改进与扩展	3
1.3 存储空间的映射	4
1.4 扩展的中断系统	5
1.4.1 中断源和中断向量	6
1.4.2 中断的优先级与响应时间	7
1.4.3 外部中断源	8
1.4.4 中断控制寄存器的使用与说明	8
1.5 内核指令集说明	13
1.6 C8051F9xx 的工作状态	13
1.6.1 内核的几种工作模式	13
1.6.2 各工作状态的设置与功耗特点	14
1.6.3 工作状态唤醒源的配置与识别	16
1.6.4 与工作方式相关的配置寄存器	18
1.7 特殊功能寄存器	19
1.7.1 寄存器的分页	19
1.7.2 特殊功能寄存器的分布	19
1.7.3 特殊功能寄存器的定义	21
1.8 芯片的仿真与调试和 C2 端口共享	21
1.8.1 内置的 C2 仿真接口	21
1.8.2 C2 引脚共享	23
1.9 芯片引脚定义及电气参数	24
1.10 应用实例	25
中断设置与应用	25
第 2 章 可编程输入/输出端口与外设资源匹配	29
2.1 I/O 口优先权交叉开关译码器原理	30
2.2 外设资源初始化与配置	32
2.2.1 端口引脚分配模拟功能	33
2.2.2 端口引脚分配数字功能	33



2.2.3 端口引脚分配外部数字及数字捕捉功能	33
2.3 交叉开关译码功能寄存器的配置	34
2.4 通用端口 I/O 功能配置	36
2.4.1 端口匹配功能的设置	36
2.4.2 端口 I/O 配置的特殊功能寄存器	37
2.5 端口 I/O 的电气参数	43
2.6 I/O 匹配应用实例	43
第 3 章 片上可编程基准电路与比较器	48
3.1 片上基准源	48
3.1.1 基准原理概述	48
3.1.2 程控电流基准(IREF0)	49
3.1.3 程控电压基准(REF0)与模拟地参考基准(GND)	50
3.2 比较器	53
3.2.1 比较器基本的输入输出特性	53
3.2.2 比较器输入输出设置	55
3.2.3 比较器容性触感模拟多路分配器	58
3.2.4 容性触感模拟多路分配器设置	59
3.2.5 比较器电气参数	61
3.3 应用实例	62
可编程电流基准测试	62
第 4 章 10 位低功耗突发模式自动平均累加 A/D 转换器	68
4.1 A/D 转换器结构和功能框图	68
4.2 片内 10 位 A/D 转换器的主要特性	69
4.3 ADC0 的基本操作与配置	69
4.4 A/D 转换器输入端选择	71
4.5 A/D 转换的启动源选择	73
4.6 单次及累加模式下输出码格式选择	73
4.7 A/D 输入信号的跟踪方式	75
4.8 低功耗突发工作方式	76
4.9 采样时间与增益控制	77
4.10 可编程窗口检测	78
4.11 片内温度传感器	80
4.11.1 温度传感器的校准	81
4.11.2 温度传感器校准所使用的寄存器	82
4.12 A/D 转换应用实例	82
4.12.1 立即更新	82
4.12.2 时控触发源方式	85

4.12.3 硬件累加器应用	89
4.12.4 中断采样处理	94
4.12.5 外部 CNVSTR 采样应用	98
4.12.6 硬件门限比较	103
4.12.7 片内温度传感器	109
4.12.8 ADC0 的突发工作方式	113
第 5 章 片上 DC/DC 转换器与高效率稳压器	118
5.1 片上 DC/DC 的工作原理	118
5.2 DC/DC 的外部电路连接	120
5.3 DC/DC 寄存器定义与说明	121
5.4 片上稳压器设置	122
5.5 电气参数	124
第 6 章 具有加密功能的数据程序 Flash 存储器	125
6.1 Flash 存储器编程操作	125
6.1.1 Flash 编程锁定和关键字设置	125
6.1.2 Flash 擦写的操作	126
6.2 Flash 数据的安全保护	128
6.3 Flash 可靠写和擦除的几点要求	129
6.3.1 电源和电源监视器的要求	129
6.3.2 写允许操作位 PSWE 的操作	130
6.3.3 系统时钟稳定性	130
6.4 Flash 读定时设置与电气特性	131
6.5 Flash 存储器的电气特性	131
6.6 Flash 存储器应用设计	131
6.6.1 Flash 非易失临时存储页应用	131
6.6.2 Flash 非易失数据全地址随机读写	137
第 7 章 增强型循环冗余检查单元	143
7.1 循环冗余检查单元原理图	143
7.2 片内 CRC 单元计算过程及输出示例	143
7.3 CRC 单元的配置	144
7.4 CRC 功能寄存器说明与应用	145
7.5 CRC 的位反转功能	147
7.6 CRC 数据检验功能演示	147
7.6.1 16 位 CRC 数据校验功能示例	147
7.6.2 位序反转及软件 CRC 功能示例	151



第 8 章 多模式外设总线扩展和片上 XRAM 的访问	157
8.1 片外可寻址 XRAM 空间的配置	157
8.2 外部存储器总线的扩展	158
8.3 XRAM 地址空间的访问模式	159
8.3.1 仅访问片上 XRAM	159
8.3.2 以不分页的方式访问地址空间重叠的片内外 XRAM	160
8.3.3 以分页的方式访问片内外地址空间重叠的片内外 XRAM	160
8.3.4 仅访问片外 XRAM	160
8.4 外部 XRAM 扩展的时序	160
8.5 总线匹配寄存器的定义与设置	163
8.6 应用实例	165
片上 4 KB 环形 RAM 的应用	165
第 9 章 系统复位源	169
9.1 系统复位概述	169
9.2 C8051F9xx 的复位源	171
9.2.1 上电复位	171
9.2.2 掉电复位和 VDD/DC+监视器	171
9.2.3 外部复位	173
9.2.4 时钟丢失检测器复位	174
9.2.5 比较器 0 复位	174
9.2.6 PCA 看门狗定时器复位	175
9.2.7 Flash 错误复位	175
9.2.8 smaRTClock (实时时钟) 复位	175
9.2.9 软件复位	175
9.3 复位源的设置与使用	176
9.3.1 软件复位实例	176
9.3.2 看门狗复位应用	178
第 10 章 多模式时钟发生源	183
10.1 片内振荡器的设置	184
10.1.1 可编程内部精密振荡器	184
10.1.2 低功耗内部振荡器	185
10.2 外部振荡器的配置与使用	185
10.2.1 外部晶体模式	185
10.2.2 外部 RC 模式	186
10.2.3 外部电容模式	187
10.2.4 外部 CMOS 时钟方式	187

10.3 时钟源配置功能寄存器说明.....	187
10.4 时钟源配置与使用.....	189
10.4.1 片外电容振荡器模式.....	189
10.4.2 片内低功耗振荡器模式.....	191
10.4.3 片内精密振荡器模式.....	193
10.4.4 片内精密振荡器频率调整.....	195
10.4.5 使用 smaRTClock 振荡器作为系统振荡器	200
第 11 章 smaRTClock 时钟单元	203
11.1 smaRTClock 时钟结构和功能概述	203
11.2 smaRTClock 全局寄存器	204
11.2.1 smaRTClock 全局寄存器功能解析	204
11.2.2 smaRTClock 锁定与解锁	205
11.2.3 smaRTClock 全局寄存器访问方式示例	206
11.3 smaRTClock 的时钟源定义与设置	207
11.3.1 标准晶振模式	207
11.3.2 片内自激振荡模式	208
11.3.3 可编程容性匹配负载设置	208
11.3.4 时钟故障检测和保护	209
11.4 smaRTClock 定时和报警功能	209
11.4.1 定时功能的设置与使用	210
11.4.2 报警功能的设置与使用	210
11.4.3 smaRTClock 报警的双模式选择	210
11.5 smaRTClock 内部寄存器定义	211
11.6 smaRTClock 功能应用	213
smaRTClock 唤醒源在低功耗系统中的应用	213
第 12 章 SMBus 总线	219
12.1 SMBus 配置与外设扩展	219
12.2 SMBus 的通信概述	221
12.2.1 总线的仲裁	221
12.2.2 总线的时序	221
12.2.3 总线的状态	221
12.3 SMBus 寄存器的定义与配置	222
12.3.1 SMBus 初始配置寄存器	223
12.3.2 SMBus 状态控制寄存器	225
12.3.3 硬件从地址识别	227
12.3.4 SMBus 数据收发寄存器	228
12.4 SMBus 工作方式选择	229



12.4.1 主发送方式	229
12.4.2 主接收方式	229
12.4.3 从接收方式	230
12.4.4 从发送方式	231
12.5 SMBus 状态译码	232
12.6 SMBus 总线扩展应用实例	235
64 KB 非易失铁电存储器 FM24C512 应用	235
第 13 章 异步串口 UART0	245
13.1 增强的波特率发生器	245
13.2 串行通信工作方式选择	247
13.2.1 8 位通信模式	248
13.2.2 9 位通信模式	248
13.3 多机通信	249
13.4 串行通信相关寄存器说明	250
13.5 串口 UART0 实例	251
串口自环调试实例	251
第 14 章 增强型全双工同步串行外设接口 SPI0/SPI1	256
14.1 SPI0 的信号定义	256
14.2 SPI0/SPI1 主工作方式	258
14.3 SPI0/SPI1 从工作方式	259
14.4 SPI0/SPI1 中断源说明	260
14.5 串行时钟相位与极性	260
14.6 SPI 特殊功能寄存器	262
14.7 SPI 主工作方式下扩展实例	267
第 15 章 定时器	268
15.1 定时器 0 和定时器 1	268
15.1.1 定时器 0/定时器 1 的方式 0——13 位计数器/定时器	269
15.1.2 定时器 0/定时器 1 的方式 1 和方式 2	270
15.1.3 定时器 0 的方式 3	271
15.1.4 定时器 0/定时器 1 的相关寄存器	271
15.2 定时器 2	275
15.2.1 定时器 2 的 16 位自动重装载方式	275
15.2.2 定时器 2 的 8 位自动重装载定时器方式	276
15.2.3 比较器 0/smaRTClock 捕捉方式	277
15.2.4 定时器 2 的相关寄存器	278
15.3 定时器 3	280

15.3.1 定时器3的16位自动重装载方式	280
15.3.2 定时器3的8位自动重装载定时器方式.....	280
15.3.3 比较器1/外部振荡器捕捉方式	281
15.3.4 定时器3的相关寄存器.....	283
15.4 定时器应用实例.....	285
15.4.1 利用定时器测试比较器的输出.....	285
15.4.2 利用定时器实现节拍时控系统.....	289
第16章 可编程计数器阵列	294
16.1 PCA计数器/定时器与中断源	295
16.2 PCA的捕捉/比较模块	297
16.2.1 PCA边沿触发的捕捉方式	297
16.2.2 PCA软件定时器方式	298
16.2.3 PCA高速输出方式	298
16.2.4 PCA频率输出方式	299
16.2.5 8、9、10、11位脉宽调制器方式	300
16.2.6 16位脉宽调制器方式	301
16.3 看门狗定时器方式	303
16.3.1 看门狗定时器操作	303
16.3.2 看门狗定时器的配置与使用	304
16.4 PCA寄存器说明	304
16.5 PCA应用实例	309
16.5.1 8位PWM发生程序	309
16.5.2 16位PWM发生程序	312
16.5.3 11位PWM波输出	316
16.5.4 方波发生输出	320
16.5.5 频率捕捉功能应用	322
16.5.6 软件定时器功能应用	326
第17章 综合实例应用	330
17.1 USB接口的扩展	330
17.1.1 UART串口应用实际	330
17.1.2 UART转USB功能实现	331
17.2 基于等效面积法的SPWM波发生	341
17.2.1 SPWM技术基本原理	341
17.2.2 SPWM波发生算法与方式	342
17.2.3 SPWM波在C8051F9xx上的实现	343
17.2.4 互补SPWM波的发生程序	343
17.3 利用PWM实现D/A输出	348



17.3.1 PWM 转 D/A 的技术特点分析	348
17.3.2 简易 PWM 转 D/A 的方案	349
17.3.3 高分辨率 D/A 转换设计	351
17.3.4 PWM 转 D/A 程序设计	353
17.4 大容量串行 DataFlash 存储器扩展	357
17.4.1 NOR Flash 和 NAND Flash 技术与性能比较	357
17.4.2 串行 DataFlash	358
17.4.3 AT45DB161B 芯片引脚和功能简介	358
17.4.4 存储器与单片机接口实例	363
17.5 温湿度数字传感器应用	376
17.5.1 单片数字温度、湿度传感器 SHT1x / SHT7x	376
17.5.2 数字传感器 SHT1x 相关内容	377
17.5.3 数字温湿传感器扩展应用	382
17.6 电容式触摸按键扩展	391
17.6.1 概述	391
17.6.2 电容式触摸按键的原理	392
17.6.3 电容式触摸按键的影响因素	395
17.6.4 触摸开关的校准	398
17.6.5 触摸按键的软件设计思路	399
17.6.6 触摸按键软硬件设计实例	399
附录 A CIP51 指令集	413
附录 B 特殊功能寄存器	417
附录 C C8051F9xx 引脚定义及说明	421
参考文献	424

C8051F9xx 内核与功能总汇

C8051Fxxxx 单片机是混合信号系统级芯片,具有与 8051 兼容的微控制器内核,并且该内核有与传统 MCS51 兼容的指令集。它除了具有标准 8052 的数字外设部件之外,片内还集成了数据采集和控制系统中常用的模拟部件和其他数字外设及功能部件。

MCU 中的外设或功能部件包括模拟多路选择器、可编程增益放大器、A/D 转换器(ADC)、D/A 转换器(DAC)、电压比较器、电压基准、温度传感器、SMBus/I²C、UART、SPI、可编程计数器/定时器阵列(PCA)、定时器、数字 I/O 端口、电源监视器、看门狗定时器(WDT)和时钟振荡器等。所有器件都有内置的 Flash 程序存储器和 256 字节的内部 RAM,有些器件内部还有位于外部数据存储器空间的 RAM,即 XRAM。

C8051Fxxxx 单片机采用流水线结构,机器周期由标准的 12 个系统时钟周期降为 1 个系统时钟周期,处理能力大大提高,峰值性能可达 25 MIPS。

C8051Fxxxx 单片机是真正能独立工作的片上系统(SoC)。每个 MCU 都能有效地管理模拟和数字外设,可以关闭单个或全部外设以节省功耗。Flash 存储器还具有在系统重新编程能力,可用于非易失性数据存储,并允许现场更新 8051 固件。

应用程序可以使用 MOVC 和 MOVX 指令对 Flash 进行读或改写,每次读或写一个字节。这一特性允许将程序存储器用于非易失性数据存储以及在软件控制下更新程序代码。

片内集成了调试支持功能,允许使用安装在最终应用系统上的产品 MCU 进行非侵入式(不占用片内资源)、全速、在系统调试。该调试系统支持观察和修改存储器和寄存器,支持断点、单步、运行和停机命令。在使用 JTAG 调试时,所有的模拟和数字外设都可全功能运行。

不同系列的单片机,其扩展的中断系统的中断源不同系列最多达到 22 个,而标准 8051 只有 7 个中断源,允许大量的模拟和数字外设中断微控制器。一个中断驱动的系统需要较少的 MCU 干预,却有更高的执行效率。在设计一个多任务实时系统时,这些增加的中断源是非常有用的。

SiliconLabs 根据市场的需要开发了小体积、低功耗、高性能、低价格的新产品。C8051F9xx 系列也符合这样的思想,但它与其他小体积的产品又有着不同的市场定位。该产品的主要应用目标是使用可换电池的系统。这些装置往往并不希望经常更换电池,有时可能不方便更换,可能期望电池的寿命超过 3 年,有些场合可能要长达 15 年。

为保证有效工作时间,对功耗的要求是非常严格的,通常这类系统主要的时间都是花费在超低电流睡眠状态,必要时或周期性地唤醒执行测量任务,然后再迅速地返回到它们的低功耗睡眠模式。

C8051F9xx 系列器件采用先进的 0.18 μm 的 CMOS 处理工艺制造。相对于绝大多数 8 位 MCU 所使用的 0.25 μm 和 0.35 μm 工艺,它可以在较高的运行速度下只需要较低的电压



支持以及电流消耗。它可以使众多的功能集成在一个 5 mm×5 mm 和 4 mm×4 mm 的 QFN 封装内。由于使用了 0.18 μm 的工艺水平,消耗电流做到 170 μA/MHz,这样就获得了较好的运行态电流消耗。

这是世界上第一款可工作在 0.9 V 的 51 内核微处理器,尽管还有一些其他内核的产品也宣称可以在 0.9 V 工作,但它们与 C8051F9xx 是有区别的。它们实现的方式无外乎两种情况。

- 为实现某一专用目的或特定要求而进行了相应的裁剪。应该说这样的芯片是不具备通用性的,只能工作在设计的范畴中,比较典型的如 MP3 播放器芯片。
- 一些低性能的 MCU 往往用在助听器、寻呼机及手表,它们对性能要求很低,靠低速度换来低功耗。一般指令执行能力低于 1 MIPS,这样的低性能也会对其应用产生制约。

反观 C8051F9xx 你会发现,它是一个通用的可在 0.9 V 运行的 Flash MCU,在以上 MCU 需求宽阔的中间地带,没有应用的限制;运行速度为 1~25 MIPS,Flash 为 8~64 KB,常用丰富的模拟和数字接口,这是 MCU 产品应用最常用的领域。

C8051F9xx 无疑是独一无二的可以在 0.9 V 以下运行的产品,也是具有竞争性的 MCU,当然你也可以把它应用在 3 V 供电的系统中。

C8051F9xx 系列超低功耗单片机继承了 C8051Fxx 系列的优点,其内部核心是相同的,区别只是制造工艺与片上外设。本章将主要介绍它的内核。

1.1 内核的兼容性与差异性

C8051F9xx 系列器件使用的微控制器核是 CIP51。这是一种脱胎于 MCS51 的内核,指令集与其完全兼容,因此与传统 51 系列编译器兼容。丰富的外设使它区别于一般的单片机,它除了保留 8052 全部的功能外,在此基础上还增加了许多有用的外设,使其功能更强大。

为改善指令执行的累加器瓶颈,CIP51 采用流水线结构,为提高指令的执行效率缩短了指令的执行周期,与标准的 8051 结构相比,指令执行速度提高很大。在标准的 8051 中,一般至少需要 12 个系统时钟周期,MUL 和 DIV 所需周期就更长。而对于 CIP51 核,70% 的指令的执行时间为 1 或 2 个系统时钟周期,最长的指令亦可 8 个系统时钟周期完成。图 1.1 是 CIP51 内核原理图。

CIP51 内核工作在 25 MHz 的时钟频率时,指令执行的峰值速度可达到 25 MIPS。它的综合性能是普通 8051 的 10 倍左右。

表 1.1 列出了指令执行周期数分布关系。内核的 109 条指令执行的周期数是有差异的,具体指令对应的周期数见附录 A。

表 1.1 指令执行周期数与指令数对应关系

执行周期数	1	2	2/3	3	3/4	4	4/5	6	8
指令数	26	50	5	14	7	3	1	2	1




图 1.1 CIP51 内核原理图

1.2 功能的改进与扩展

C8051F9xx 系列在 CIP51 内核和外设方面有几项关键性的改进，提高了整体性能，更易于在系统中应用。

- 扩展的中断源。内核对众多外设的有效控制可通过中断系统协调，C8051F9xx 与传统 8051 相比增加了中断源的数量，允许大量的模拟和数字外设独立于微控制器工作，只在必要时中断微控制器。这样既保证了内核的工作效率，同时实时性也得到了保证。一个中断驱动的系统只需要较少的微控制器的干预，具有更高的执行效率，对多任务实时系统的实现很有帮助。

- 多模式复位保护。复位是微处理器对系统保护的一种措施,复位源多意味着系统保护才会全面。C8051F9xx 系列有 9 个复位源:上电复位电路、片内 VDD 监视器、看门狗定时器、时钟丢失检测器、由比较器 0 提供的电压检测器、智能时钟报警与智能时钟丢失检测器复位、软件强制复位、外部复位引脚复位和 Flash 非法访问保护电路复位。其中,上电复位、输入引脚 RST 及 Flash 操作错误这 3 个复位源是不可屏蔽的,其他复位源都可以被软件禁止。每次上电复位后看门狗都被允许。
- 多种可选振荡器。振荡源是数字电路乃至微处理器的心脏,同时也关系到系统的稳定性。新一代的微处理器一般都集成了振荡源,这样不但给使用带来了方便,同时可降低成本。C8051F9xx 器件的片内集成了多种振荡器,这些振荡源包括一个经过校准为 24.5 MHz 的可编程振荡器,精度可达到±2%;一个低功耗内部振荡器,也是复位后的默认时钟,频率为 20 MHz,精度为±10%;器件还集成了外部振荡源的驱动电路,允许使用外部晶体、陶瓷谐振器、电容、RC 或 CMOS 时钟源产生的系统时钟;以及 smaRT-Clock 实时时钟振荡器。该时钟振荡器可以完全脱离内核运行,即内核在休眠时它仍可以计数,允许在 MCU 不供电或内部振荡器被挂起的情况下使系统维持精确的时间,同时还可用于使 MCU 复位或唤醒内部振荡器。
- 片内集成了 DC/DC 转换器和低压差线性稳压器。其中,DC/DC 转换器支持的电压是 0.9~1.8 V,即 1 节电池的电压范围;低压差线性稳压器支持的电压范围是 1.8~3.6 V,内核所需的电压是 1.8 V。
- 内部集成了硬件的 CRC 备份检查单元,可以使用 16 位或 32 位的多项式进行运算,同时还具有位序反转的寄存器,对一些有位序变换的算法如 FFT 非常有帮助。
- 扩展了比较器的功能。在不增加元件的前提下把比较器 0/1 的输入扩展为容性的触摸开关。这样对扩展新颖的触摸式开关输入方式帮助很大。
- 相对于早期的 C8051F 系列产品,PCA 功能有较大扩展,原来 PCA 的 PWM 只有低精度的 8 位和高精度但频率低的 16 位方式,C8051F9xx 系列扩展了 9、10、11 位方式,使其应用更广泛。
- C8051F9xx 器件具有片内 2 线 C2 接口调试电路,支持使用安装在最终应用系统中的产品器件进行非侵入式、全速的在系统调试。调试系统支持观察、修改存储器和寄存器,支持断点和单步执行。不需要额外的目标 RAM、程序存储器、定时器或通信通道。在调试时,所有的模拟和数字外设都正常工作。当 MCU 单步执行或遇到断点而停止运行时,所有的外设(ADC 和 SMBus 除外)都停止运行,以保持与指令执行同步。

1.3 存储空间的映射

C8051F9xx 程序与数据总线共用,与标准 8051 兼容。片内包括 256 字节的数据 RAM,其中高 128 字节为双映射。用间接寻址访问通用 RAM 即 IDATA 空间,用直接寻址访问 128 字节的寄存器地址空间。数据 RAM 的低 128 字节可用直接或间接寻址方式访问。前 32 字节为 4 个通用寄存器区,接下来的 16 字节是位寻址区,可以按位寻址。

C8051F9xx 片内包括了 Flash 存储器,其中 C8051F92x 的程序存储器为 32 KB,C8051F93x 的程序存储器为 64 KB。Flash 存储器可重复擦写,以 1 024 字节为一个扇区,可